CN108885407A - 叠加方差稳定化方法及系统 - Google Patents

叠加方差稳定化方法及系统 Download PDF

Info

Publication number
CN108885407A
CN108885407A CN201780021326.4A CN201780021326A CN108885407A CN 108885407 A CN108885407 A CN 108885407A CN 201780021326 A CN201780021326 A CN 201780021326A CN 108885407 A CN108885407 A CN 108885407A
Authority
CN
China
Prior art keywords
group
term coefficient
modeled
validity
model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780021326.4A
Other languages
English (en)
Other versions
CN108885407B (zh
Inventor
H·浩
W·皮尔逊
J·纳贝特
S·全
O·N·德米雷尔
M·加西亚-梅迪纳
S·乌巴拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of CN108885407A publication Critical patent/CN108885407A/zh
Application granted granted Critical
Publication of CN108885407B publication Critical patent/CN108885407B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供用于提供叠加校正的方法及系统。一种方法可包含：选择经配置以对晶片执行叠加建模的叠加模型；从所述叠加模型获得第一组经建模结果，所述第一组经建模结果指示适用于所述叠加模型的多个项系数的调整；计算指示所述多个项系数的有效性的有效性矩阵；基于所述经计算有效性矩阵而识别所述多个项系数当中的至少一个较低有效项系数；从所述叠加模型获得第二组经建模结果，所述第二组经建模结果指示适用于除所述经识别至少一个较低有效项系数之外的所述多个项系数的调整；及提供所述第二组经建模结果以促进叠加校正。

Description

叠加方差稳定化方法及系统
相关申请案交叉参考
本申请案根据35 U.S.C.§119(e)主张2016年2月2日提出申请的美国临时申请案第62/290,185号的权益，所述美国临时申请案第62/290,185号据此以其全文引用的方式并入。
技术领域
本发明一般来说涉及校正方法及系统的领域，且特定来说涉及叠加校正方法及系统。
背景技术
薄的经抛光板(例如硅晶片等等)是现代技术的极重要部分。举例来说，晶片可指集成电路及其它装置的制作中所使用的半导体材料的薄切片。薄的经抛光板的其它实例可包含磁盘衬底、规块等等。虽然所描述技术在此处主要指晶片，但应理解，所述技术还适用于其它类型的经抛光板。在本发明中，术语晶片及术语薄的经抛光板可互换地使用。
制作半导体装置通常包含：使用若干个半导体制作过程来处理例如半导体晶片等衬底。在半导体制造过程期间的各种步骤处使用度量过程来监测并控制一或多个半导体层过程。被监测及被控制的特性中的一者是叠加误差。叠加测量通常规定第一经图案化层相对于安置于其上方或下方的第二经图案化层进行对准的准确程度或者第一图案相对于安置于同一层上的第二图案进行对准的准确程度。可关于具有形成于工作件(例如，半导体晶片)的一或多个层上的结构的叠加目标而确定叠加误差。如果两个层或图案恰当地形成，那么一个层或图案上的结构倾向于相对于另一层或图案上的结构对准。如果两个层或图案未恰当地形成，那么一个层或图案上的结构趋向于相对于另一层或图案上的结构偏移或不对准。叠加误差是半导体制作过程的不同阶段处使用的图案中的任何者之间的不对准。
当观察到叠加误差时，可使用叠加测量来施加校正以将叠加误差保持在所要限制内。举例来说，可将叠加测量馈入到可计算可适用扫描器校正的分析例程中以优选地对准制作过程中所使用的处理工具(例如，光刻工具)。
通常使用固定模型(例如线性模型、高阶校正(HOPC)模型、场内高阶校正(i-HOPC)模型、级联模型、泽尼克(Zernike)模型、勒让德(Legendre)模型等等)来校正叠加误差。应注意，线性及级联模型并非充分有效的。另一方面，HOPC及iHOPC模型并非充分稳健的。其中存在对于提供有效且稳健叠加校正方法及系统的需要。
发明内容
本发明针对于一种方法。所述方法可包含：选择经配置以执行晶片的叠加建模的叠加模型；从所述叠加模型获得第一组经建模结果，所述第一组经建模结果指示适用于所述叠加模型的多个项系数的调整；计算指示所述多个项系数的有效性的有效性矩阵；基于所述经计算有效性矩阵而识别所述多个项系数当中的至少一个较低有效项系数；从所述叠加模型获得第二组经建模结果，所述第二组经建模结果指示适用于除所述经识别至少一个较低有效项系数之外的所述多个项系数的调整；及提供所述第二组经建模结果以促进叠加校正。
本发明的另一实施例针对于一种系统。所述系统可包含经配置以从一组晶片获得度量数据的叠加度量工具。所述系统还可包含与所述叠加度量工具進行通信的分析器。所述分析器可经配置以：选择经配置以执行所述组晶片的叠加建模的叠加模型；从所述叠加模型获得第一组经建模结果，所述第一组经建模结果指示适用于所述叠加模型的多个项系数的调整；计算指示所述多个项系数的有效性的有效性矩阵；基于所述经计算有效性矩阵而识别所述多个项系数当中的至少一个较低有效项系数；从所述叠加模型获得第二组经建模结果，所述第二组经建模结果指示适用于除所述经识别至少一个较低有效项系数之外的所述多个项系数的调整；及提供所述第二组经建模结果以促进叠加校正。
本发明的额外实施例针对于一种系统。所述系统可包含经配置以从一组晶片获得度量数据的叠加度量工具。所述系统还可包含与所述叠加度量工具進行通信的分析器。所述分析器可经配置以：从所述组晶片选择多个取样点且基于所述多个取样点而选择经配置以执行叠加建模的叠加模型；从所述叠加模型获得第一组经建模结果，所述第一组经建模结果指示适用于所述叠加模型的多个项系数的调整；计算指示所述多个项系数的有效性的有效性矩阵；及基于所述有效性矩阵而修改经选择用于叠加建模的所述多个取样点。
应理解，前述一般描述及以下详细描述两者均仅为示范性及解释性的，且未必限制本发明。并入本说明书中且构成本说明书的一部分的附图图解说明本发明的标的物。所述描述与图式一起用于解释本发明的原理。
附图说明
所属领域的技术人员可通过参考附图较好地理解本发明的众多优点，在附图中：
图1是描绘根据本发明的实施例配置的叠加建模方法的流程图；
图2是描绘根据本发明的实施例配置的另一叠加建模方法的流程图；
图3是描绘根据本发明的实施例配置的另一叠加建模方法的流程图；
图4是描绘根据本发明的实施例配置的另一叠加建模方法的流程图；
图5是描绘利用项系数的所确定有效性将历史数据加权的流程图；
图6是描绘利用项系数的所确定有效性来确定是否修改取样点的流程图；且
图7是描绘根据本发明的实施例配置的叠加校正系统的框图。
具体实施方式
现在将详细参考在附图中图解说明的所揭示标的物。
根据本发明的实施例针对于用于提供叠加校正的方法及系统。根据本发明的实施例配置的叠加建模方法可利用有效性矩阵来帮助识别及移除/移动建模步骤或将叠加模型的项加权来使叠加模型较稳健以用于校正叠加误差。举例来说，有效性矩阵可经配置以使用输入信息(例如项系数、叠加测量图(例如，点/场、点/晶片、场/晶片及点/批)、所估计Σ、最大或最小值、项的概率等等)来预测模型项系数的有效性。有效性矩阵还可经配置以将特定模型项加权及/或促进从基础(第一)模型自动移除特定模型项以帮助建立较稳健(第二)模型。由于有效性矩阵不需要打破叠加模型中的任何项相关性，因此以此方式建立的第二模型可既稳健又稳定。接着可使用第二模型来计算可用于扫描器叠加校正的第二系数组。
现在参考图1，展示描绘根据本发明的实施例配置的叠加建模方法100的流程图。叠加建模方法100可通过在初始化步骤102中选择一或多个取样点而开始。替代地，可在初始化步骤102中选择全晶片图。初始化步骤102还可选择充当基础(第一)模型的叠加模型。可从各种类型的叠加模型(举例来说，包含线性模型、高阶校正(HOPC)模型、场内高阶校正(i-HOPC)模型、级联模型、泽尼克模型、勒让德模型等等)选择基础模型。在已选择取样点及基础叠加模型的情况下，可实施第一叠加建模步骤104且因此可获得第一组经建模结果。第一组经建模结果可指示哪些项系数应被调整(及应如何调整所述项系数)以帮助校正叠加误差。
应注意，初始化步骤102中还提供阈值。可利用此阈值来帮助确定基础模型中所使用的一或多个项系数的有效性。因此，此阈值可称作有效性阈值。
在一些实施例中，基于基础模型中所使用的项系数对经建模结果的影响而确定所述项系数的有效性。更具体来说，如图1中所展示，可在步骤106中计算基础模型中所使用的各种项系数的影响。可以统计项(例如绝对最大值、标准偏差等等)来表达所述影响。
接着可基于步骤108中的影响而计算项系数的有效性。项系数的有效性可共同地称作有效性矩阵，所述有效性矩阵被理解为示范性项且并非意在为限制性的。预期可在不背离本发明的精神及范围的情况下将有效性矩阵称作有效性表或有效记录(以及各种其它术语)。
在一些实施例中，如果确定特定项系数对经建模结果具有低影响，那么所述特定项系数可被视为较低有效的且可在步骤110中从基础模型移除。预期从基础模型移除较低有效项系数(例如，低于特定阈值或与其它项系数相比排名较低)可帮助稳定化叠加方差，这是因为具有较少项系数的模型可为较稳定的。具有以此方式被移除的一或多个项系数的基础模型可称作第二模型，接着可在步骤112中利用所述第二模型再次将叠加建模且在步骤114中提供第二组经建模结果。类似于第一组经建模结果，第二组经建模结果也可指示哪些项系数应被调整(及应如何调整所述项系数)以帮助校正叠加误差。然而，应注意，与使用基础模型获得的第一组经建模结果相比，在步骤114中提供的第二组经建模结果可为较稳健且较稳定的。
还应注意，虽然可基于项系数对经建模结果的影响来确定所述项系数的有效性，但此确定技术仅为示范性的且并非意在为限制性的。预期可在不背离本发明的精神及范围的情况下利用其它确定技术来确定项系数的有效性。
举例来说，在一些实施例中，可基于t统计、项系数方差及/或协方差来确定项系数的有效性，如图2中所展示。更具体来说，叠加建模方法200可通过在初始化步骤202中选择基础模型及一或多个取样点且以类似于上文所描述的方式的方式实施第一叠加建模步骤204而开始。接着，可在步骤206中基于t统计、项系数的方差及/或协方差值计算项系数的有效性。应注意，特定项系数的协方差值可指示所述特定项系数对数据变化的敏感度且提供项系数中的置信水平。举例来说，高协方差值可指示低敏感度。另一方面，低协方差值可指示高敏感度。如果项系数随多个批运行而变化且其协方差值为高的，那么此项系数可被视为较低有效的且基于此项系数做出校正可能并不产生叠加误差的有效改进。因此，可在步骤208中将如此识别的项系数从基础模型移除以建立第二模型，接着可在步骤210中利用所述第二模型再次将叠加建模且在步骤214中提供第二组经建模结果。
替代地，在一些实施例中，代替移除被视为较低有效的项系数，可在步骤214中将这些项系数自动级联，如图3中所展示。以此方式建立的第二模型可经配置以将其余项系数单独地建模且使经级联项系数保持未被建模。在其它实施例中，如图4中所展示，可在步骤208中将经移除项系数加权(例如，基于其对应有效性)且可利用所述加权帮助校正所述经移除项系数。
此外，在一些实施例中，可利用根据本发明的实施例确定的项系数的有效性来促进反馈自动化过程控制或前馈自动化过程控制。举例来说，如图5中所展示，可使用项系数的有效性来将历史数据(例如，从先前批所收集)加权，使得可修改过程校正值。预期，以此方式利用项系数的有效性可有效地实现统计过程控制机制，所述统计过程控制机制在制作过程的各种阶段(举例来说，包含曝光校正建模及/或扫描器的对准控制等等)中可为有用的。
预期还可利用根据本发明的实施例确定的项系数的有效性来帮助修改最初在初始化步骤(上文描绘为步骤102/202)中选择的取样点。举例来说，如图6中所展示，可利用项系数的有效性来确定最初在初始化步骤中选择的取样点是否满足特定要求。假设(举例来说)如果项系数展示较大变化(例如，超过特定阈值)，那么通过选择不同组取样点而减小方差可为有益的。应理解，可自动实施此选择过程以帮助稳定化叠加模型。还应理解，在不背离本发明的精神及范围的情况下，此选择过程可被配置为任选的。
如依据上文将明了，根据本发明的实施例配置的叠加建模方法可利用项系数的有效性来帮助识别及移除/移动建模步骤或将叠加模型的项加权以使叠加模型较稳健且较稳定。还可利用项系数的有效性(根据本发明还称作有效性矩阵)来测试取样点作为用以进一步改进叠加模型的稳健性且用以进一步减小叠加变化的方式。
预期根据本发明的实施例配置的叠加建模方法可利用正交模型(例如泽尼克模型及勒让德模型)尤其良好地工作，这是因为虽然针对规则非正交模型(例如，线性、HOPC或i-HOPC模型)移除所述项中的一些项可影响其它项的值，但针对正交模型此影响可最小化。应注意，根据本发明的实施例配置的叠加建模方法不需要打破基本基础模型中的任何项相关性(仅修改项系数)，从而使叠加建模方法易于实施且缩短建立稳健模型所需要的循环时间。还应注意，由于根据本发明的实施例配置的叠加建模方法可支持通常用于半导体装置制造中的自动化过程控制技术，因此可有效地控制/减小机器变化(例如，扫描器、度量、晶片变形、化学机械抛光量变曲线等等)以改进半导体装置制造中产生的装置。
现在参考图7，展示描绘根据本发明的实施例配置的叠加校正系统700的框图。系统700可包含经配置以收集原始叠加特征的叠加度量工具702。系统700还可包含经配置以从一组晶片708收集晶片几何数据的几何度量工具704。几何度量工具704可包含晶片几何工具或能够收集晶片几何数据的任何成像装置，例如来自科磊半导体公司(KLA-Tencor)的WaferSight度量系统。应理解，可将叠加度量工具702及几何度量工具704实施为单独装置。替代地，可将能够测量经图案化晶片的集成度量系统用于叠加度量及晶片几何测量两者。
系统700还可包含与叠加度量工具702及几何度量工具704两者进行通信的分析器706。可在能够实施先前所描述的基于各种有效性矩阵的建模过程的计算机处理器、电路等等上实施分析器706。在一些实施例中，分析器706还可经配置以促进对上文所描述的一或多个处理工具710(例如，扫描器、度量工具、化学机械抛光工具等等)的反馈控制或前馈控制。
预期虽然上文的实例中的一些实例是指某些特定处理工具，但根据本发明的系统及方法适用于也可获益于经改进重叠控制的其它类型的处理工具而不背离本发明的精神及范围。另外，预期虽然上文的实例是指晶片，但根据本发明的系统及方法也适用于其它类型的经抛光板而不背离本发明的精神及范围。本发明中所使用的术语晶片可包含用于集成电路及其它装置的制作中的半导体材料的薄切片，以及例如磁盘衬底、规块等等其它薄的经抛光板。
预期本发明中所描述的方法可通过单个生产装置及/或通过多个生产装置而在各种晶片几何测量工具中实施为由一或多个处理器执行的指令集。此外，应理解，所揭示的方法中的步骤的特定次序或层次为示范性方法的实例。基于设计偏好，应理解，可在保持于本发明的范围及精神内的情况下重新布置所述方法中的步骤的特定次序或层次。所附方法权利要求书以样本次序呈现各种步骤的元素，且未必意在限制于所呈现的特定次序或层次。
据信，通过前述描述将理解本发明的系统及设备以及其许多随附优点，且将明了，可在不背离所揭示的标的物或不牺牲所有其材料优点的情况下在组件的形式、构造及布置上做出各种改变。所描述的形式仅为阐释性的。

Claims (23)

1.一种方法，其包括：
选择经配置以对晶片执行叠加建模的叠加模型；
从所述叠加模型获得第一组经建模结果，所述第一组经建模结果指示适用于所述叠加模型的多个项系数的调整；
计算指示所述多个项系数的有效性的有效性矩阵；
基于所述经计算有效性矩阵而识别所述多个项系数当中的至少一个较低有效项系数；
从所述叠加模型获得第二组经建模结果，所述第二组经建模结果指示适用于除所述经识别至少一个较低有效项系数之外的所述多个项系数的调整；及
提供所述第二组经建模结果以促进叠加校正。
2.根据权利要求1所述的方法，其中至少部分地基于每一项系数对所述第一组经建模结果的影响而计算有效矩阵。
3.根据权利要求1所述的方法，其中至少部分地基于每一项系数的方差及协方差而计算有效矩阵。
4.根据权利要求1所述的方法，其中在获得所述第二组经建模结果时，从所述叠加模型移除所述经识别至少一个较低有效项系数。
5.根据权利要求1所述的方法，其中将所述经识别至少一个较低有效项系数级联且连同所述第二组经建模结果一起提供以促进叠加校正。
6.根据权利要求1所述的方法，其中基于所述经识别至少一个较低有效项系数的对应有效性而将其加权且连同所述第二组经建模结果一起提供以促进叠加校正。
7.根据权利要求1所述的方法，其进一步包括：
基于所述有效性矩阵而提供对至少一个处理工具的反馈控制或前馈控制。
8.根据权利要求1所述的方法，其中基于针对所述晶片选择的多个取样点而执行所述叠加建模。
9.根据权利要求8所述的方法，其进一步包括：
基于所述有效性矩阵而修改所述多个所选择取样点。
10.根据权利要求1所述的方法，其中所述叠加模型为正交模型。
11.一种系统，其包括：
叠加度量工具，其经配置以从一组晶片获得度量数据；及
分析器，其与所述叠加度量工具进行通信，所述分析器经配置以：
选择经配置以对所述组晶片执行叠加建模的叠加模型；
从所述叠加模型获得第一组经建模结果，所述第一组经建模结果指示适用于所述叠加模型的多个项系数的调整；
计算指示所述多个项系数的有效性的有效性矩阵；
基于所述经计算有效性矩阵而识别所述多个项系数当中的至少一个较低有效项系数；
从所述叠加模型获得第二组经建模结果，所述第二组经建模结果指示适用于除所述经识别至少一个较低有效项系数之外的所述多个项系数的调整；及
提供所述第二组经建模结果以促进叠加校正。
12.根据权利要求11所述的系统，其中所述分析器经配置以至少部分地基于每一项系数对所述第一组经建模结果的影响而计算有效矩阵。
13.根据权利要求11所述的系统，其中所述分析器经配置以至少部分地基于每一项系数的方差及协方差而计算有效矩阵。
14.根据权利要求11所述的系统，其中所述分析器经配置以在所述分析器获得所述第二组经建模结果时从所述叠加模型移除所述经识别至少一个较低有效项系数。
15.根据权利要求11所述的系统，其中所述分析器经配置以将所述经识别至少一个较低有效项系数级联且连同所述第二组经建模结果一起提供所述经识别至少一个较低有效项系数以促进叠加校正。
16.根据权利要求11所述的系统，其中所述分析器经配置以基于所述经识别至少一个较低有效项系数的对应有效性而将其加权且连同所述第二组经建模结果一起提供所述经加权至少一个较低有效项系数以促进叠加校正。
17.根据权利要求11所述的系统，其中所述分析器进一步经配置以基于所述有效性矩阵而提供对至少一个处理工具的反馈控制或前馈控制。
18.根据权利要求11所述的系统，其中基于针对所述组晶片选择的多个取样点而执行所述叠加建模。
19.根据权利要求18所述的系统，其中所述分析器进一步经配置以基于所述有效性矩阵而修改所述多个所选择取样点。
20.根据权利要求11所述的系统，其中所述叠加模型为正交模型。
21.一种系统，其包括：
叠加度量工具，其经配置以从一组晶片获得度量数据；及
分析器，其与所述叠加度量工具进行通信，所述分析器经配置以：
从所述组晶片选择多个取样点且基于所述多个取样点而选择经配置以执行叠加建模的叠加模型；
从所述叠加模型获得第一组经建模结果，所述第一组经建模结果指示适用于所述叠加模型的多个项系数的调整；
计算指示所述多个项系数的有效性的有效性矩阵；及
基于所述有效性矩阵而修改经选择用于叠加建模的所述多个取样点。
22.根据权利要求21所述的系统，其中所述分析器经配置以在所述多个项系数中的至少一个项系数的方差超过阈值时修改经选择用于叠加建模的所述多个取样点。
23.根据权利要求21所述的系统，其中所述分析器进一步经配置以基于所述经修改取样点而执行叠加建模。
CN201780021326.4A 2016-02-02 2017-01-26 叠加方差稳定化方法及系统 Active CN108885407B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662290185P 2016-02-02 2016-02-02
US62/290,185 2016-02-02
US15/256,410 2016-09-02
US15/256,410 US10691028B2 (en) 2016-02-02 2016-09-02 Overlay variance stabilization methods and systems
PCT/US2017/015063 WO2017136213A1 (en) 2016-02-02 2017-01-26 Overlay variance stabilization methods and systems

Publications (2)

Publication Number Publication Date
CN108885407A true CN108885407A (zh) 2018-11-23
CN108885407B CN108885407B (zh) 2020-12-08

Family

ID=59387512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780021326.4A Active CN108885407B (zh) 2016-02-02 2017-01-26 叠加方差稳定化方法及系统

Country Status (5)

Country Link
US (1) US10691028B2 (zh)
KR (1) KR20180102198A (zh)
CN (1) CN108885407B (zh)
TW (1) TWI747875B (zh)
WO (1) WO2017136213A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10296702B2 (en) * 2017-03-15 2019-05-21 Applied Materials Israel Ltd. Method of performing metrology operations and system thereof
US10120973B2 (en) 2017-03-15 2018-11-06 Applied Materials Israel Ltd. Method of performing metrology operations and system thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1626310A1 (en) * 2004-07-08 2006-02-15 ASML Netherlands B.V. Lithographic projection apparatus and device manufacturing method
US20060050953A1 (en) * 2004-06-18 2006-03-09 Farmer Michael E Pattern recognition method and apparatus for feature selection and object classification
US20080201117A1 (en) * 2007-02-16 2008-08-21 Alan Wong Dynamic sampling with efficient model for overlay

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6535774B1 (en) 1999-08-12 2003-03-18 Advanced Micro Devices, Inc. Incorporation of critical dimension measurements as disturbances to lithography overlay run to run controller
US6440612B1 (en) 1999-09-01 2002-08-27 Micron Technology, Inc. Field correction of overlay error
TW563042B (en) * 2001-02-26 2003-11-21 Macronix Int Co Ltd Overlay error mode, its sampling strategy procedure and device using the mode and strategy procedure
US7804994B2 (en) 2002-02-15 2010-09-28 Kla-Tencor Technologies Corporation Overlay metrology and control method
US20050095515A1 (en) * 2003-08-29 2005-05-05 Inficon Lt, Inc. Methods and systems for processing overlay data
US6967709B2 (en) 2003-11-26 2005-11-22 International Business Machines Corporation Overlay and CD process window structure
US7288779B2 (en) 2003-12-17 2007-10-30 Asml Netherlands B.V. Method for position determination, method for overlay optimization, and lithographic projection apparatus
US7508976B1 (en) 2003-12-29 2009-03-24 Nanometric Incorporated Local process variation correction for overlay measurement
US7261985B2 (en) 2004-03-12 2007-08-28 Litel Instruments Process for determination of optimized exposure conditions for transverse distortion mapping
US7197722B2 (en) * 2004-09-30 2007-03-27 Intel Corporation Optimization of sample plan for overlay
KR100817092B1 (ko) 2007-03-14 2008-03-26 삼성전자주식회사 중첩계측오차를 보정하기 위한 계측시스템 및 이를 이용한계측방법
US7783444B2 (en) 2008-03-26 2010-08-24 Qimonda Ag Systems and methods of alternative overlay calculation
DE102008035814B4 (de) 2008-07-31 2011-06-01 Advanced Micro Devices, Inc., Sunnyvale Verfahren und System zum Reduzieren der Überlagerungsfehler in der Halbleitermassenproduktion unter Anwendung eines Mischanlagenszenarios
KR20100078603A (ko) 2008-12-30 2010-07-08 주식회사 동부하이텍 반도체 소자의 제조 방법
US9097989B2 (en) 2009-01-27 2015-08-04 International Business Machines Corporation Target and method for mask-to-wafer CD, pattern placement and overlay measurement and control
KR101675380B1 (ko) 2010-02-19 2016-11-14 삼성전자주식회사 오버레이 보정방법 및 그를 이용한 반도체 제조방법
US8626328B2 (en) 2011-01-24 2014-01-07 International Business Machines Corporation Discrete sampling based nonlinear control system
WO2014138522A1 (en) 2013-03-08 2014-09-12 Kla-Tencor Corporation Pupil plane calibration for scatterometry overlay measurement
WO2015006233A1 (en) 2013-07-09 2015-01-15 Kla-Tencor Corporation Aperture alignment in scatterometry metrology systems
WO2015031337A1 (en) 2013-08-27 2015-03-05 Kla-Tencor Corporation Removing process-variation-related inaccuracies from scatterometry measurements

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060050953A1 (en) * 2004-06-18 2006-03-09 Farmer Michael E Pattern recognition method and apparatus for feature selection and object classification
EP1626310A1 (en) * 2004-07-08 2006-02-15 ASML Netherlands B.V. Lithographic projection apparatus and device manufacturing method
US20080201117A1 (en) * 2007-02-16 2008-08-21 Alan Wong Dynamic sampling with efficient model for overlay

Also Published As

Publication number Publication date
KR20180102198A (ko) 2018-09-14
TW201732995A (zh) 2017-09-16
TWI747875B (zh) 2021-12-01
WO2017136213A1 (en) 2017-08-10
CN108885407B (zh) 2020-12-08
US10691028B2 (en) 2020-06-23
US20170219928A1 (en) 2017-08-03

Similar Documents

Publication Publication Date Title
JP7227992B2 (ja) 表面形状由来のオーバーレイの分解分析および分解分析を用いたオーバーレイ制御の向上
US10576603B2 (en) Patterned wafer geometry measurements for semiconductor process controls
KR20130007575A (ko) 스마트 보간을 갖는 최적화된 샘플링 방식을 사용하여 공정 도구 교정 가능 요인을 제공하는 방법 및 시스템
WO2014039674A1 (en) Method for estimating and correcting misregistration target inaccuracy
EP1208592A1 (en) Method and apparatus for run-to-run controlling of overlay registration
US10466596B2 (en) System and method for field-by-field overlay process control using measured and estimated field parameters
KR20130095262A (ko) 프로세스 툴 정정치를 제공하기 위한 방법 및 시스템
US11378891B2 (en) Method for determining contribution to a fingerprint
CN109213086B (zh) 制程系统与制程方法
CN108885407A (zh) 叠加方差稳定化方法及系统
US8394719B2 (en) System and method for implementing multi-resolution advanced process control
US6645780B1 (en) Method and apparatus for combining integrated and offline metrology for process control
KR20140032087A (ko) 반도체 제조라인 관리 방법
KR20220024546A (ko) 반도체 디바이스의 제조에서 피드포워드 공정 제어를 위한 시스템 및 방법
US6788988B1 (en) Method and apparatus using integrated metrology data for pre-process and post-process control
EP3117454B1 (en) Patterned wafer geometry measurements for semiconductor process controls
TW202145412A (zh) 製造半導體裝置中之步驟間前饋製程控制

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant