CN108882568A - 一种pcb的制作方法 - Google Patents

一种pcb的制作方法 Download PDF

Info

Publication number
CN108882568A
CN108882568A CN201810981752.9A CN201810981752A CN108882568A CN 108882568 A CN108882568 A CN 108882568A CN 201810981752 A CN201810981752 A CN 201810981752A CN 108882568 A CN108882568 A CN 108882568A
Authority
CN
China
Prior art keywords
slot
substrate
production method
stepped groove
basal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810981752.9A
Other languages
English (en)
Other versions
CN108882568B (zh
Inventor
纪成光
王洪府
赵刚俊
焦其正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shengyi Electronics Co Ltd
Original Assignee
Shengyi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shengyi Electronics Co Ltd filed Critical Shengyi Electronics Co Ltd
Priority to CN201810981752.9A priority Critical patent/CN108882568B/zh
Publication of CN108882568A publication Critical patent/CN108882568A/zh
Application granted granted Critical
Publication of CN108882568B publication Critical patent/CN108882568B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor

Abstract

本发明涉及电路板生产技术领域,公开了一种PCB的制作方法,包括以下步骤:S1、提供开设有第一通槽的上部基板、开设有第二通槽的中部基板以及下部基板,依次叠合上部基板、中部基板和下部基板,使中部基板的第二通槽位于上部基板的第一通槽的下方;S2、在第一通槽和第二通槽内填充阻胶材料,压合上部基板、中部基板和下部基板,制成多层板;S3、取出阻胶材料,第一通槽和第二通槽形成阶梯槽;S4、对阶梯槽的槽壁进行沉铜、电镀,使阶梯槽的槽壁金属化;S5、在阶梯槽的槽底开设第三通槽。本发明所述的PCB的制作方法,通过在PCB上形成具有多层阶梯的阶梯槽,实现异形元器件和多种不同尺寸元器件贴装,减小PCB的占用空间。

Description

一种PCB的制作方法
技术领域
本发明涉及电路板生产技术领域,尤其涉及一种PCB的制作方法。
背景技术
印制电路板(Printed circuit board,简称PCB),是电子元器件电气连接的提供者。在印制电路板出现之前,电子元件之间的互连都是依靠电线直接连接而组成完整的线路。在当代,电路面板只是作为有效的实验工具而存在,而印制电路板在电子工业中已经占据了绝对统治的地位。
为满足印制电路板的高密贴装或压接要求,多层印制电路板上设计开出阶梯槽的方式以缩小装配体积,目前的阶梯槽设计多表现为一阶金属化或非金属化阶梯槽,应用在微波射频产品或在阶梯位置埋入功放元器件,现有设计存在以下不足:
1)一阶阶梯槽形状单一,无法实现具有异型结构的元器件贴装;
2)单一的金属化或非金属化阶梯槽无法同时实现元器件的特种组装要求,或集成其他更多的功率放大器件。
因此需要一种PCB的制作方法,制作具有多层阶梯的阶梯槽来解决上述问题。
发明内容
本发明的目的在于提供一种PCB的制作方法,以在PCB上形成多层阶梯的阶梯槽,实现异形元器件和多种不同尺寸元器件贴装,减小PCB的占用空间,有利于对元器件进行信号的屏蔽和有利于元器件的散热。
为达此目的,本发明采用以下技术方案:
一种PCB的制作方法,包括以下步骤:
S1、提供开设有第一通槽的上部基板、开设有第二通槽的中部基板以及下部基板,依次叠合所述上部基板、中部基板和下部基板,使所述中部基板的第二通槽位于所述上部基板的第一通槽的下方;
S2、在所述第一通槽和所述第二通槽内填充阻胶材料,压合所述上部基板、中部基板和下部基板,制成多层板;
S3、取出阻胶材料,所述第一通槽和所述第二通槽形成阶梯槽;
S4、对所述阶梯槽的槽壁进行沉铜、电镀,使所述阶梯槽的槽壁金属化;
S5、在所述阶梯槽的槽底开设第三通槽。
具体地,首先,在多层板上设置多级阶梯槽,实现了异形结构的元器件的贴装或者不同尺寸的元器件组装在一起贴装到阶梯槽内,不仅充分利用了阶梯槽的空间,还节省了PCB的安装空间,大大缩减了PCB的装配体积;其次,使第一通槽和第二通槽的槽壁和槽底分别金属化,各自形成独立的空间,便于多种芯片的组合贴装,也可以实现局部选择性贴装元器件;最后,第一通槽和第二通槽的槽壁金属化,便于元器件的贴装,有利于对元器件进行信号屏蔽,使第一通槽和第二通槽的槽底金属化,提高了元器件的散热效率。
作为优选技术方案,所述第一通槽的水平截面投影覆盖所述第二通槽的水平截面投影。
作为优选技术方案,所述第二通槽的水平截面投影覆盖所述第三通槽的水平截面投影。
具体地,第一通槽、第二通槽和第三通槽的水平截面面积依次减小,形成“T”型阶梯槽,适于安装异形元器件。
所述阻胶材料呈“T”型结构,阻胶材料填充第一通槽和第二通槽,优选地,所述阻胶材料为离型膜和/或硅胶片和/或铝片。
具体地,在槽内放置阻胶材料是防止在压合基板和子板时,熔融的半固化片流到通槽内,尤其是槽内的拐角处,不方便清理,影响元器件的安装。
作为优选技术方案,在步骤S1中,在所述中部基板与所述上部基板之间叠合开有通槽的半固化片,且所述半固化片上通槽的水平截面轮廓大于所述上部基板上第一通槽的水平截面轮廓。
作为优选技术方案,在步骤S1中,在所述中部基板与所述下部基板之间叠合开有通槽的半固化片,且所述半固化片上通槽的水平截面轮廓大于所述中部基板上第二通槽的水平截面轮廓。
具体地,上述半固化片可以为一张半固化片也可以为多张半固化片,根据实际的压合情况叠合半固化片。
作为优选技术方案,在步骤S1中还包括:对所述上部基板、中部基板和下部基板进行棕化处理。
具体地,对所述上部基板、中部基板和下部基板进行棕化处理,使得上部基板、中部基板和下部基板的表面生成一层氧化层,以提升上部基板、中部基板和下部基板在压合时与半固化片的结合力。
作为优选技术方案,所述上部基板、中部基板和下部基板包括单张芯板和/或由多张芯板压合而成的子板。
作为优选技术方案,在步骤S3和步骤S4之间还包括:步骤S31、对多层板钻孔。
作为优选技术方案,在步骤S4中还包括:使所述钻孔的孔壁金属化。
具体地,通过机械钻孔的方式在多层板上加工过孔,并且通过沉铜、电镀使过孔的孔壁金属化,孔壁金属的过孔用于连接多层板的内层线路图形。
作为优选技术方案,在步骤S1中叠合所述上部基板、中部基板和下部基板之前还包括:在所述下部基板的上表面制作线路图形。
具体地,在阶梯槽的槽底制作线路图形,置于阶梯槽内的元器件与阶梯槽槽底的线路图形电气连接,能够提高线路图形的设计密度,有利于PCB的进一步微型化。
本发明的有益效果:首先,在多层板上设置多级阶梯槽,实现异形结构的元器件的贴装或者不同尺寸的元器件组装在一起贴装到阶梯槽内,在阶梯槽的槽底开设第三通槽,可实现元器件沉入式安装,不仅充分利用了阶梯槽的空间,还节省了PCB的安装空间,大大缩减了PCB的装配体积;其次,使第一通槽和第二通槽的槽壁和槽底分别金属化,各自形成独立的空间,便于多种芯片的组合贴装,也可以实现局部选择性贴装元器件;最后,第一通槽和第二通槽的槽壁金属化,便于元器件的贴装,有利于对元器件进行信号屏蔽,使第一通槽和第二通槽的槽底金属化,提高了元器件的散热效率。
附图说明
图1是本发明实施例所述的PCB的制作方法流程图;
图2是本发明实施例所述的上部基板、中部基板和下部基板叠合状态示意图;
图3是本发明实施例所述的填充阻胶材料压合形成多层板的状态示意图;
图4是本发明实施例所述的取出阻胶材料的多层板的状态示意图;
图5是本发明实施例所述的对多层板镀铜后的状态示意图;
图6是本发明实施例所述的在多层板上开设第三通槽的状态示意图。
图中:
1、上部基板;2、中部基板;3、下部基板;4、第一通槽;5、第二通槽;6、第三通槽;7、半固化片;8、阻胶材料;9、阶梯槽。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部。
如图1所示,一种PCB的制作方法,包括以下步骤:
步骤一、提供开设有第一通槽4的上部基板1、开设有第二通槽5的中部基板2以及下部基板3,对所述上部基板1、中部基板2和下部基板3进行棕化处理。
具体地,对所述上部基板1、中部基板2和下部基板3进行棕化处理,使得上部基板1、中部基板2和下部基板3的表面生成一层氧化层,以提升上部基板1、中部基板2和下部基板3在压合时与半固化片7的结合力。
所述上部基板1、中部基板2和下部基板3可以是单张芯板或由多张芯板压合而成的子板,也可以是多张芯板、多张子板或者芯板和子板的任意组合,这些芯板和/或子板的组合可以在该步骤中先压合成压合板,也可以在后续步骤三中叠合后一起压合。
在本实施例中,所述上部基板1是单张芯板,但是所述上部基板1也可以是子板。所述中部基板2是由子板组成,但是所述中部基板2也可以是单张芯板。所述下部基板3是单张芯板,但是下部基板3也可以是或子板。
通过铣床加工第一通槽4和第二通槽5,所述第一通槽4的水平截面投影覆盖所述第二通槽5的水平截面投影。
在本实施例中,上部基板1上开有一个第一通槽4,此外,上部基板1上还可以根据贴装元器件的数量开有多个第一通槽4。所述第一通槽4的下方设置有一个第二通槽5,根据实际贴装元器件的数量和规格,还可以在第一通槽4的下方设置多个第二通槽5。
步骤二、如图2所示,依次叠合所述上部基板1、中部基板2和下部基板3,使所述中部基板2的第二通槽5位于所述上部基板1的第一通槽4的下方。
在本实施例中,在所述中部基板2与所述上部基板1之间叠合开有通槽的半固化片7,且所述半固化片7上通槽的水平截面轮廓大于所述上部基板1上第一通槽4的水平截面轮廓。
在所述中部基板2与所述下部基板3之间叠合开有通槽的半固化片7,且所述半固化片7上通槽的水平截面轮廓大于所述中部基板2上第二通槽5的水平截面轮廓。上述的轮廓形状相同。
上述的半固化片7可以是一张半固化片7,也可以是多张叠合在一起的半固化片7,根据实际的压合情况叠合半固化片7。
步骤三、如图3所示,在所述第一通槽4和所述第二通槽5内填充阻胶材料8,压合所述上部基板1、中部基板2和下部基板3,制成多层板。
在本实施例中的步骤二中,所述第一通槽4的水平截面投影覆盖所述第二通槽5的水平截面投影,第一通槽4与第二通槽5形成“T”型结构,在第一通槽4和第二通槽5内填充阻胶材料8,所述阻胶材料8呈“T”型结构,优选地,所述阻胶材料8为离型膜和/或硅胶片和/或铝片。
具体地,在槽内放置阻胶材料8是防止在压合基板和子板时,熔融的半固化片7流到通槽内,尤其是槽内的拐角处,不方便清理,影响元器件的安装。
步骤四、如图4所示,取出阻胶材料8,所述第一通槽4和所述第二通槽5形成阶梯槽9。
步骤五、对多层板钻孔。
具体地,通过机械钻孔的方式在多层板上加工多个过孔,通过激光钻孔的方式在多层板上加工盲孔。该步骤为可选步骤。
步骤六、如图5所示,对所述阶梯槽9的槽壁进行沉铜、电镀,使所述阶梯槽9的槽壁金属化,若多层板上制作有孔,也可使孔壁金属化。
通过沉铜、电镀使阶梯槽9的槽壁和槽底金属化形成连通的铜层,槽壁金属化实现了元器件的贴装,有利于对元器件进行信号屏蔽,槽底金属化,提高了元器件的散热效率。
通过沉铜、电镀使过孔的孔壁金属化,孔壁金属化的过孔用于连接多层板的内层线路图形。
步骤七、如图6所示,在所述阶梯槽9的槽底开设第三通槽6。
具体地,所述第二通槽5的水平截面投影覆盖所述第三通槽6的水平截面投影,第三通槽6的槽壁非金属化,即下部基板的各内层线路图形在第三通槽6的位置不导通,且与槽内空间绝缘,可实现元器件沉入式组装,大大缩小了PCB的装配体积。
在本实施例中,所述阶梯槽9的槽底开设一个第三通槽6,此外,也可以根据实际安装的元器件的数量,在阶梯槽9的槽底开设多个第三通槽6。
在叠合所述上部基板1、中部基板2和下部基板3之前,在下部基板3的上表面制作线路图形,其中,所述阶梯槽9的槽底部分应在沉铜电镀之后、开设第三通槽6之前制作出线路图形,特别是应去掉第三通槽6槽口周围的铜层,相应的,对于下部基板3的下表面的第三通槽6的另一个槽口,应在制作外层图形时去掉槽口周围的铜层。元器件安装在阶梯槽9内时,其可直接与阶梯槽9的槽底的线路图形电气连接,有利于PCB的微型化。
此外,还可以在沉铜、电镀后,在阶梯槽9的第一层台阶上制作线路图形,形成独立的安装空间,阶梯槽9内贴装的是组装元器件时,每个台阶槽内分别贴装一个元器件,元器件分别与相对应的台阶槽的槽底的线路图形电气连接,可以实现局部选择性贴装元器件。
在本实施例中,第一通槽4、第二通槽5和第三通槽6的水平截面面积依次减小,适于安装异形元器件,槽壁和槽底的金属化或非金属化不仅提高了元器件的功放效率,还提升了信号的传输速度,减少了信号的损失。此外,PCB上的阶梯槽9不仅仅局限于二级阶梯槽9,还可以为二级以上的阶梯槽9。
在本实施例中的PCB上开设的阶梯槽9能实现局部选择性贴装元器件,在阶梯槽9的底部开设第三通槽6,能实现元器件的沉入式贴装,减小PCB占用空间的同时,提升了安装在阶梯槽9内的元器件的信号传输速度,减少信号的损失,且本PCB的制作方法简单可行,具有量产性。
显然,本发明的上述实施例仅仅是为了清楚说明本发明所作的举例,而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明权利要求的保护范围之内。

Claims (10)

1.一种PCB的制作方法,其特征在于,包括以下步骤:
S1、提供开设有第一通槽的上部基板、开设有第二通槽的中部基板以及下部基板,依次叠合所述上部基板、中部基板和下部基板,使所述中部基板的第二通槽位于所述上部基板的第一通槽的下方;
S2、在所述第一通槽和所述第二通槽内填充阻胶材料,压合所述上部基板、中部基板和下部基板,制成多层板;
S3、取出阻胶材料,所述第一通槽和所述第二通槽形成阶梯槽;
S4、对所述阶梯槽的槽壁进行沉铜、电镀,使所述阶梯槽的槽壁金属化;
S5、在所述阶梯槽的槽底开设第三通槽。
2.根据权利要求1所述的PCB的制作方法,其特征在于,所述第一通槽的水平截面投影覆盖所述第二通槽的水平截面投影。
3.根据权利要求2所述的PCB的制作方法,其特征在于,所述第二通槽的水平截面投影覆盖所述第三通槽的水平截面投影。
4.根据权利要求1所述的PCB的制作方法,其特征在于,在步骤S1中,在所述中部基板与所述上部基板之间叠合开有通槽的半固化片,且所述半固化片上通槽的水平截面轮廓大于所述上部基板上第一通槽的水平截面轮廓。
5.根据权利要求1所述的PCB的制作方法,其特征在于,在步骤S1中,在所述中部基板与所述下部基板之间叠合开有通槽的半固化片,且所述半固化片上通槽的水平截面轮廓大于所述中部基板上第二通槽的水平截面轮廓。
6.根据权利要求1所述的PCB的制作方法,其特征在于,在步骤S1中还包括:对所述上部基板、中部基板和下部基板进行棕化处理。
7.根据权利要求1所述的PCB的制作方法,其特征在于,所述上部基板、中部基板和下部基板包括芯板和/或由多张芯板压合而成的子板。
8.根据权利要求1所述的PCB的制作方法,其特征在于,在步骤S3和步骤S4之间还包括:步骤S31、对多层板钻孔。
9.根据权利要求8所述的PCB的制作方法,其特征在于,在步骤S4中还包括:使所述钻孔的孔壁金属化。
10.根据权利要求1所述的PCB的制作方法,其特征在于,在步骤S1中叠合所述上部基板、中部基板和下部基板之前还包括:在所述下部基板的上表面制作线路图形。
CN201810981752.9A 2018-08-27 2018-08-27 一种pcb的制作方法 Active CN108882568B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810981752.9A CN108882568B (zh) 2018-08-27 2018-08-27 一种pcb的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810981752.9A CN108882568B (zh) 2018-08-27 2018-08-27 一种pcb的制作方法

Publications (2)

Publication Number Publication Date
CN108882568A true CN108882568A (zh) 2018-11-23
CN108882568B CN108882568B (zh) 2020-07-24

Family

ID=64321938

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810981752.9A Active CN108882568B (zh) 2018-08-27 2018-08-27 一种pcb的制作方法

Country Status (1)

Country Link
CN (1) CN108882568B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112040674A (zh) * 2020-07-07 2020-12-04 广德三生科技有限公司 阶梯盲槽孔混压高频微波印刷电路板及其加工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101827496A (zh) * 2010-04-08 2010-09-08 深南电路有限公司 一种具有台阶槽的pcb板加工工艺方法
EP2405726A2 (en) * 2010-07-07 2012-01-11 Kabushiki Kaisha Toshiba Method for manufacturing a printed circuit board
CN105246275A (zh) * 2015-11-13 2016-01-13 中国电子科技集团公司第二十九研究所 一种多层微波印制电路板盲槽加工方法及其所使用的垫片
CN107172833A (zh) * 2017-05-25 2017-09-15 深圳崇达多层线路板有限公司 一种高落差阶梯电路板的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101827496A (zh) * 2010-04-08 2010-09-08 深南电路有限公司 一种具有台阶槽的pcb板加工工艺方法
EP2405726A2 (en) * 2010-07-07 2012-01-11 Kabushiki Kaisha Toshiba Method for manufacturing a printed circuit board
CN105246275A (zh) * 2015-11-13 2016-01-13 中国电子科技集团公司第二十九研究所 一种多层微波印制电路板盲槽加工方法及其所使用的垫片
CN107172833A (zh) * 2017-05-25 2017-09-15 深圳崇达多层线路板有限公司 一种高落差阶梯电路板的制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112040674A (zh) * 2020-07-07 2020-12-04 广德三生科技有限公司 阶梯盲槽孔混压高频微波印刷电路板及其加工方法

Also Published As

Publication number Publication date
CN108882568B (zh) 2020-07-24

Similar Documents

Publication Publication Date Title
EP1821586A1 (en) Printed board and printed board manufacturing method
CN102300397A (zh) 金属基电路板及其制造方法
CN107734839A (zh) 一种pcb
CN108882567A (zh) 一种pcb的制作方法
CN108834335A (zh) 一种pcb的制作方法和pcb
CN110364496A (zh) 一种芯片封装结构及其封装方法
CN101980589A (zh) 一种电源模块电路板的制作方法、电源模块及其磁芯
JP2007128929A (ja) メタルコア基板及びその製造方法並びに電気接続箱
CN108882568A (zh) 一种pcb的制作方法
CN207011077U (zh) 一种能够提高散热能力的多层电路板
CN108770210A (zh) 一种pcb的制作方法
CN107734859B (zh) 一种pcb的制造方法及pcb
CN108601203B (zh) 一种pcb及pcba
CN108834336B (zh) 一种pcb的制作方法
CN107896422A (zh) 一种快速散热的pcb
CN107734836A (zh) 一种pcb
CN108184308B (zh) 一种pcb的制造方法及pcb
CN108055764B (zh) 一种pcb的制造方法及pcb
CN111867236A (zh) 线路板及其制作方法
CN101198212B (zh) 多层印刷布线板及其制造方法
CN108882511A (zh) 一种具有多级阶梯槽的pcb
CN111010801A (zh) 一种双面散热的芯片封装结构及方法、装置
CN110708864B (zh) 一种含有散热介质的印制电路板及其制备方法
CN210075681U (zh) 双铜层高效散热覆铜铝基板
CN108055765A (zh) 一种pcb的制造方法及pcb

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant