CN108878423A - 一种半导体和二维材料的组合功率器件及其制备方法 - Google Patents

一种半导体和二维材料的组合功率器件及其制备方法 Download PDF

Info

Publication number
CN108878423A
CN108878423A CN201810750083.4A CN201810750083A CN108878423A CN 108878423 A CN108878423 A CN 108878423A CN 201810750083 A CN201810750083 A CN 201810750083A CN 108878423 A CN108878423 A CN 108878423A
Authority
CN
China
Prior art keywords
dimensional material
layer
contact electrode
power device
combined power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810750083.4A
Other languages
English (en)
Other versions
CN108878423B (zh
Inventor
刘新科
胡聪
王佳乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guixi crossing Photoelectric Technology Co.,Ltd.
Original Assignee
Shenzhen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen University filed Critical Shenzhen University
Priority to CN201810750083.4A priority Critical patent/CN108878423B/zh
Publication of CN108878423A publication Critical patent/CN108878423A/zh
Application granted granted Critical
Publication of CN108878423B publication Critical patent/CN108878423B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/095Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种半导体和二维材料的组合功率器件及其制备方法,该组合功率器件包括设置在同一衬底上的异质结场效应晶体管和二维材料晶体管,其中衬底上设置有二维材料层以及依次设置于衬底的GaN层、AlGaN层,AlGaN层与二维材料层上的两端设置有欧姆接触电极、肖特基接触电极。该组合功率器件中的异质结场效应晶体管和二维材料晶体管设置于同一衬底上,即该组合功率器件不仅具有异质结场效应晶体管大击穿电场、高电子饱和速率、抗辐射能力强及良好的化学稳定性等特点,还具有二维材料晶体管的高能效、可运用于柔性屏,高分辨率液晶显示器和有机发光二极管显示器等领域的特点,因此本发明提供的组合功率器件具有更广的应用范围。

Description

一种半导体和二维材料的组合功率器件及其制备方法
技术领域
本发明涉及电子技术领域,更具体地说,涉及一种半导体和二维材料的组合功率器件及其制备方法。
背景技术
作为现代信息的基本载体,集成电路的不断更新换代是现代电子信息技术飞速进步的集中体现,作为集成电路的基础元件之一的晶体管在集成电路的发展过程中发挥着关键的作用,但是现有的晶体管仅具有其拥有的优点而仅具有一定的应用范围,而当集成电路的发生更快的换代时,其由于不具有一定的应用前景而将会被很快的淘汰,例如,GaN异质结场效应晶体管仅具有大击穿电场、高电子饱和速率的特点而不具有更强的应用潜力,若能设计一种具有更广应用范围的晶体管将使现代电子信息技术步入更高速的发展。
发明内容
本发明的主要目的在于提供一种半导体和二维材料的组合功率器件及其制备方法,旨在解决现有晶体管不具有更广应用范围的技术问题。
为实现上述目的,本发明提供一种半导体和二维材料的组合功率器件,该组合功率器件包括异质结场效应晶体管和二维材料晶体管,所述异质结场效应晶体管和所述二维材料晶体管具有同一衬底;所述异质结场效应晶体管中远离所述衬底的方向依次设置GaN层、AlGaN层;所述二维材料晶体管的衬底上设置有二维材料层;所述AlGaN层与所述二维材料层上的两端设置有欧姆接触电极,所述欧姆接触电极之间设置有肖特基接触电极。
可选的,所述GaN层、AlGaN层、二维材料层的厚度分别为3μm、22μm、5μm。
可选的,所述二维材料层为硫化钨、黑磷、二硫化钼中的一种;所述衬底为蓝宝石、硅、碳化硅、GaN以及GaAs材料中的一种。
可选的,所述欧姆接触电极依次为Ti、Al、Ti、Au材料的组合,所述肖特基接触电极依次为Ni、Au材料的组合,所述欧姆接触电极与所述肖特基接触电极通过Au材料与所述AlGaN层及所述二维材料层接触;
所述欧姆接触电极的Ti、Al、Ti、Au材料的厚度分别为15nm、250nm、50nm、150nm,所述肖特基接触电极的Ni、Au的厚度分别为70nm、30nm。
进一步地,本发明还提供了一种半导体和二维材料的组合功率器件的制备方法,该方法包括:
采用有机金属化学气相沉积法或分子束外延在衬底上依次生长GaN层、AlGaN层,所述GaN层、AlGaN层以及所述衬底构成异质结场效应晶体管;
利用等离子体增强化学气相沉积法或原子层沉积法在所述异质结场效应晶体管表面生长SiN层;
采用干法或湿法刻蚀去除所述异质结场效应晶体管上预设区域的GaN层、AlGaN层以及SiN层得到半成品;
在所述半成品所述预设区域以及所述SiN层上设置二维材料层得到组合晶体管,所述二维材料层与所述衬底构成二维材料晶体管;
采用干法或湿法刻蚀去除所述异质结场效应晶体管上的SiN层和二维材料层;
在所述AlGaN层以及所述二维材料层表面上的两端设置欧姆接触电极,并在所述欧姆接触电极之间设置肖特基接触电极得到所述组合功率器件。
可选的,所述GaN层、AlGaN层、二维材料层的厚度分别为3μm、22μm、5μm。
可选的,所述二维材料层为硫化钨、黑磷、二硫化钼中的一种;所述衬底为蓝宝石、硅、碳化硅以及GaN、GaAs材料中的一种。
可选的,所述欧姆接触电极依次为Ti、Al、Ti、Au材料的组合,所述肖特基接触电极依次为Ni、Au材料的组合,所述欧姆接触电极与所述肖特基接触电极通过Au材料与所述AlGaN层及所述二维材料层接触;
所述欧姆接触电极的Ti、Al、Ti、Au材料的厚度分别为15nm、250nm、50nm、150nm,所述肖特基接触电极的Ni、Au的厚度分别为70nm、30nm。
可选的,所述在所述半成品所述预设区域上设置二维材料层得到组合晶体管包括:
利用化学气相沉积法在所述预设区域上生长二维材料层得到所述组合晶体管。
可选的,所述在所述半成品所述预设区域上设置二维材料层得到组合晶体管包括:
利用化学气相沉积法在硅片上生长二维材料层;
均匀涂覆聚甲基丙烯酸甲酯于所述二维材料层上并烘干;
将所述硅片放入KOH溶液,并在所述KOH溶液中将从所述硅片上脱离的所述二维材料层转移到所述半成品所述预设区域上;
取出所述半成品管进行烘干,并在所述二维材料上涂覆聚甲基丙烯酸甲酯后进行烘干;
将所述半成品放入丙酮中,预设时间后取出并用氮气吹干得到所述组合晶体管。
有益效果
本发明提供一种半导体和二维材料的组合功率器件及其制备方法,组合功率器件包括异质结场效应晶体管和二维材料晶体管,所述异质结场效应晶体管和所述二维材料晶体管具有同一衬底;所述异质结场效应晶体管中远离所述衬底的方向依次设置GaN层、AlGaN层;所述二维材料晶体管的衬底上设置有二维材料层;所述AlGaN层与所述二维材料层上的两端设置有欧姆接触电极,所述欧姆接触电极之间设置有肖特基接触电极。本发明提供的组合功率器件中的异质结场效应晶体管和二维材料晶体管设置于同一衬底上,即该组合功率器件不仅具有异质结场效应晶体管大击穿电场、高电子饱和速率、抗辐射能力强及良好的化学稳定性等特点,还具有二维材料晶体管的高能效、可运用于柔性屏,高分辨率液晶显示器和有机发光二极管显示器等领域的特点,因此本发明提供的组合功率器件具有更广的应用范围。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例所提供的组合功率器件的结构示意图;
图2为本发明实施例所提供的组合功率器件中欧姆接触电极和肖特基接触电极的结构示意图;
图3为本发明实施例所提供的制备组合功率器件的过程中,在异质结场效应晶体管表面生长SiN层所得结构的结构示意图;
图4为本发明实施例所提供的制备组合功率器件的过程中,得到的半成品的结构示意图;
图5为本发明实施例所提供的制备组合功率器件的过程中,得到的组合晶体管的结构示意图;
图6为本发明实施例所提供的制备组合功率器件的过程中,去除异质结场效应晶体管上的SiN层和二维材料层所得结构的结构示意图。
具体实施方式
为使得本发明的发明目的、特征、优点能够更加的明显和易懂,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而非全部实施例。基于本发明中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
参见图1,其为本发明实施例所提供的一种半导体和二维材料的组合功率器件的结构示意图,该组合功率器件包括具有同一衬底的异质结场效应晶体管1和二维材料晶体管2,其中,异质结场效应晶体管中远离衬底的方向依次设置有GaN层、AlGaN层,在AlGaN层上两端的位置设置有欧姆接触电极31,在欧姆接触电极31之间设置有肖特基接触电极32;二维材料晶体管的衬底上设置有二维材料层,在二维材料层上两端的位置设置有欧姆接触电极41,在欧姆接触电极41之间设置有肖特基接触电极42。
在该实施例下的另一种示例中,GaN层、AlGaN层、二维材料层的厚度分别为3μm、22μm、5μm。
在该实施例下的另一种示例中,二维材料层为硫化钨、黑磷、二硫化钼中的一种;衬底为蓝宝石、硅、碳化硅、GaN以及GaAs材料中的一种。
在该实施例下的另一种示例中,欧姆接触电极依次为Ti、Al、Ti、Au材料的组合,肖特基接触电极依次为Ni、Au材料的组合,欧姆接触电极与肖特基接触电极通过Au材料与AlGaN层及二维材料层接触。具体的,AlGaN层及二维材料层上的欧姆接触电极和肖特基接触电极的结构可参见图2所示。其中欧姆接触电极5是由厚度分别为15nm、250nm、50nm、150nm的Ti、Al、Ti、Au材料组成;肖特基接触电极6是由厚度分别为70nm、30nm的Ni、Au材料组成,需要理解的是,欧姆接触电极5以及肖特基接触电极6是通过Au材料分别与AlGaN层和二维材料层接触的。
本发明实施例还提供了上述半导体和二维材料的组合功率器件的制备方法,该方法包括:
S101、采用有机金属化学气相沉积法或分子束外延在衬底上依次生长GaN层、AlGaN层,GaN层、AlGaN层以及所述衬底构成异质结场效应晶体管。
S102、利用等离子体增强化学气相沉积法或原子层沉积法在所述异质结场效应晶体管表面生长SiN层。
通过S102步骤将得到如图3所示的结构。
S103、采用干法或湿法刻蚀去除所述异质结场效应晶体管上预设区域的GaN层、AlGaN层以及SiN层得到半成品。
该半成品的结构示意图可参见图4所示,图中的7即为步骤S103所提到的预设区域。
S104、在所述半成品所述预设区域以及所述SiN层上设置二维材料层得到组合晶体管,所述二维材料层与所述衬底构成二维材料晶体管。
通过S104步骤将得到如图5所示的结构。
S105、采用干法或湿法刻蚀去除所述异质结场效应晶体管上的SiN层和二维材料层,此时将得到图6所示的结构。
S106、在所述AlGaN层以及二维材料层表面上的两端设置欧姆接触电极,并在所述欧姆接触电极之间设置肖特基接触电极得到所述组合功率器件,得到的组合功率器件的结构可参见图1所示。
需要理解的是,步骤S104在所述半成品所述预设区域以及所述SiN层上设置二维材料层得到组合晶体管的方法包括两种:
一种为利用化学气相沉积法在所述预设区域上生长二维材料层得到所述组合晶体管;另一种则是通过材料转移实现,该方法包括:
利用化学气相沉积法在硅片上生长二维材料层;
均匀涂覆聚甲基丙烯酸甲酯于所述二维材料层上并烘干;
将所述硅片放入KOH溶液,并在所述KOH溶液中将从所述硅片上脱离的所述二维材料层转移到所述半成品所述预设区域上;
取出所述半成品管进行烘干,并在所述二维材料上涂覆聚甲基丙烯酸甲酯后进行烘干;
将所述半成品放入丙酮中,预设时间后取出并用氮气吹干得到所述组合晶体管。
本实施例提供的组合功率器件包括设置在同一衬底上的异质结场效应晶体管和二维材料晶体管,该组合功率器件不仅具有异质结场效应晶体管大击穿电场、高电子饱和速率、抗辐射能力强及良好的化学稳定性等特点,还具有二维材料晶体管的高能效、可运用于柔性屏,高分辨率液晶显示器和有机发光二极管显示器等领域的特点,因此本发明提供的组合功率器件具有更广的应用范围。
需要说明的是,对于前述的各方法实施例,为了简便描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明并不受所描述的动作顺序的限制,因为依据本发明,某些步骤可以采用其它顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作和模块并不一定都是本发明所必须的。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其它实施例的相关描述,同时,上述本发明实施例序号仅仅为了描述,不代表实施例的优劣,本领域的普通技术人员在本发明的启示下,在不脱离本发明宗旨和权利要求所保护的范围情况下,还可做出很多形式,这些均属于本发明的保护之内。

Claims (10)

1.一种半导体和二维材料的组合功率器件,其特征在于,所述组合功率器件包括异质结场效应晶体管和二维材料晶体管,所述异质结场效应晶体管和所述二维材料晶体管具有同一衬底;所述异质结场效应晶体管中远离所述衬底的方向依次设置GaN层、AlGaN层;所述二维材料晶体管的衬底上设置有二维材料层;所述AlGaN层与所述二维材料层上的两端设置有欧姆接触电极,所述欧姆接触电极之间设置有肖特基接触电极。
2.如权利要求1所述的组合功率器件,其特征在于,所述GaN层、AlGaN层、二维材料层的厚度分别为3μm、22μm、5μm。
3.如权利要求1所述的组合功率器件,其特征在于,所述二维材料层为硫化钨、黑磷、二硫化钼中的一种;所述衬底为蓝宝石、硅、碳化硅、GaN以及GaAs材料中的一种。
4.如权利要求1-3任一项所述的组合功率器件,其特征在于,所述欧姆接触电极依次为Ti、Al、Ti、Au材料的组合,所述肖特基接触电极依次为Ni、Au材料的组合,所述欧姆接触电极与所述肖特基接触电极通过Au材料与所述AlGaN层及所述二维材料层接触;
所述欧姆接触电极的Ti、Al、Ti、Au材料的厚度分别为15nm、250nm、50nm、150nm,所述肖特基接触电极的Ni、Au的厚度分别为70nm、30nm。
5.一种半导体和二维材料的组合功率器件的制备方法,其特征在于,所述方法包括:
采用有机金属化学气相沉积法或分子束外延在衬底上依次生长GaN层、AlGaN层,所述GaN层、AlGaN层以及所述衬底构成异质结场效应晶体管;
利用等离子体增强化学气相沉积法或原子层沉积法在所述异质结场效应晶体管表面生长SiN层;
采用干法或湿法刻蚀去除所述异质结场效应晶体管上预设区域的GaN层、AlGaN层以及SiN层得到半成品;
在所述半成品所述预设区域以及所述SiN层上设置二维材料层得到组合晶体管,所述二维材料层与所述衬底构成二维材料晶体管;
采用干法或湿法刻蚀去除所述异质结场效应晶体管上的SiN层和二维材料层;
在所述AlGaN层以及所述二维材料层表面上的两端设置欧姆接触电极,并在所述欧姆接触电极之间设置肖特基接触电极得到所述组合功率器件。
6.如权利要求5所述的制备方法,其特征在于,所述GaN层、AlGaN层、二维材料层的厚度分别为3μm、22μm、5μm。
7.如权利要求5所述的制备方法,其特征在于,所述二维材料层为硫化钨、黑磷、二硫化钼中的一种;所述衬底为蓝宝石、硅、碳化硅以及GaN、GaAs材料中的一种。
8.如权利要求5所述的制备方法,其特征在于,所述欧姆接触电极依次为Ti、Al、Ti、Au材料的组合,所述肖特基接触电极依次为Ni、Au材料的组合,所述欧姆接触电极与所述肖特基接触电极通过Au材料与所述AlGaN层及所述二维材料层接触;
所述欧姆接触电极的Ti、Al、Ti、Au材料的厚度分别为15nm、250nm、50nm、150nm,所述肖特基接触电极的Ni、Au的厚度分别为70nm、30nm。
9.如权利要求5-8任一项所述的制备方法,其特征在于,所述在所述半成品所述预设区域上设置二维材料层得到组合晶体管包括:
利用化学气相沉积法在所述预设区域上生长二维材料层得到所述组合晶体管。
10.如权利要求5-8任一项所述的制备方法,其特征在于,所述在所述半成品所述预设区域上设置二维材料层得到组合晶体管包括:
利用化学气相沉积法在硅片上生长二维材料层;
均匀涂覆聚甲基丙烯酸甲酯于所述二维材料层上并烘干;
将所述硅片放入KOH溶液,并在所述KOH溶液中将从所述硅片上脱离的所述二维材料层转移到所述半成品所述预设区域上;
取出所述半成品管进行烘干,并在所述二维材料上涂覆聚甲基丙烯酸甲酯后进行烘干;
将所述半成品放入丙酮中,预设时间后取出并用氮气吹干得到所述组合晶体管。
CN201810750083.4A 2018-07-10 2018-07-10 一种半导体和二维材料的组合功率器件及其制备方法 Active CN108878423B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810750083.4A CN108878423B (zh) 2018-07-10 2018-07-10 一种半导体和二维材料的组合功率器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810750083.4A CN108878423B (zh) 2018-07-10 2018-07-10 一种半导体和二维材料的组合功率器件及其制备方法

Publications (2)

Publication Number Publication Date
CN108878423A true CN108878423A (zh) 2018-11-23
CN108878423B CN108878423B (zh) 2020-10-27

Family

ID=64300517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810750083.4A Active CN108878423B (zh) 2018-07-10 2018-07-10 一种半导体和二维材料的组合功率器件及其制备方法

Country Status (1)

Country Link
CN (1) CN108878423B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130082278A1 (en) * 2011-09-29 2013-04-04 Sumitomo Electric Industries, Ltd. Nitride semiconductor device and method for producing the same
CN103035706A (zh) * 2013-01-04 2013-04-10 电子科技大学 一种带有极化掺杂电流阻挡层的垂直氮化镓基异质结场效应晶体管
CN106560924A (zh) * 2015-10-05 2017-04-12 台湾积体电路制造股份有限公司 具有不同厚度过渡金属二硫属化物层的装置和制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130082278A1 (en) * 2011-09-29 2013-04-04 Sumitomo Electric Industries, Ltd. Nitride semiconductor device and method for producing the same
CN103035706A (zh) * 2013-01-04 2013-04-10 电子科技大学 一种带有极化掺杂电流阻挡层的垂直氮化镓基异质结场效应晶体管
CN106560924A (zh) * 2015-10-05 2017-04-12 台湾积体电路制造股份有限公司 具有不同厚度过渡金属二硫属化物层的装置和制造方法

Also Published As

Publication number Publication date
CN108878423B (zh) 2020-10-27

Similar Documents

Publication Publication Date Title
Jain et al. One-dimensional edge contacts to a monolayer semiconductor
JP6550437B2 (ja) 半導体マイクロワイヤあるいはナノワイヤの製造法と、当該マイクロワイヤあるいはナノワイヤを備える半導体構造、および半導体構造の製造法
KR101636915B1 (ko) 그래핀 또는 탄소나노튜브를 이용한 반도체 화합물 구조체 및 그 제조방법과, 반도체 화합물 구조체를 포함하는 반도체 소자
CN104752494B (zh) 金刚石材料欧姆接触电极及其制备方法和应用
Zhang et al. Demonstration of fully vertical GaN‐on‐Si Schottky diode
CN107393969A (zh) 一种氮化镓基肖特基二极管半导体器件及制造方法
CN105762183B (zh) 具有场板的AlGaN/GaN极化掺杂场效应晶体管及制造方法
CN106057914A (zh) 基于双台阶场板终端的4H‑SiC肖特基二极管及制作方法
CN106449773A (zh) GaN基肖特基二极管结构及其制作方法
Hua et al. Piezotronics enabled artificial intelligence systems
JP2015032797A (ja) 窒化物半導体装置とその製造方法
CN106971943B (zh) 氮化镓外延层生长在硅衬底上的纵向型器件的制造方法
CN108878423A (zh) 一种半导体和二维材料的组合功率器件及其制备方法
CN108091566A (zh) 一种凹槽阳极肖特基二极管的制备方法
CN108922890A (zh) 一种半导体和二维材料的组合功率器件及其制备方法
CN112216739A (zh) 低热阻硅基氮化镓微波毫米波器件材料结构及制备方法
CN106024588A (zh) 一种选择区域外延生长界面改善方法
CN208422921U (zh) 一种高耐压高导通性能p型栅极常关型hemt器件
CN206332034U (zh) GaN基肖特基二极管结构
JP2000208813A (ja) GaN系半導体素子およびその製造方法
CN105845714A (zh) 一种基于桥接生长的纳米线器件及其制备方法
Yang et al. Epitaxial molybdenum disulfide/gallium nitride junctions: low-knee-voltage schottky-diode behavior at optimized interfaces
Seidl et al. Postgrowth Shaping and Transport Anisotropy in Two-Dimensional InAs Nanofins
Chandra et al. Vertically grown Ge nanowire Schottky diodes on Si and Ge substrates
RU2646536C1 (ru) Гетероструктурный полевой транзистор на основе нитрида галлия с улучшенной температурной стабильностью вольт-амперной характеристики

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210323

Address after: No.16, Keji Third Road, circular economy industrial park, Yongji economic and Technological Development Zone, Yongji City, Yuncheng City, Shanxi Province 044000

Patentee after: Shanxi Ganneng Semiconductor Technology Co.,Ltd.

Address before: 518060 No. 3688 Nanhai Road, Shenzhen, Guangdong, Nanshan District

Patentee before: SHENZHEN University

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211009

Address after: 335400 in the park, No. 1, chemical Avenue, Huayuan street, Guixi City, Yingtan City, Jiangxi Province (the former site of Liuguo chemical industry)

Patentee after: Guixi crossing Photoelectric Technology Co.,Ltd.

Address before: No.16, Keji Third Road, circular economy industrial park, Yongji economic and Technological Development Zone, Yongji City, Yuncheng City, Shanxi Province 044000

Patentee before: Shanxi Ganneng Semiconductor Technology Co.,Ltd.