CN108874635A - 一种基于cpld/fpga的多硬盘双指示灯参数模块化控制方法 - Google Patents
一种基于cpld/fpga的多硬盘双指示灯参数模块化控制方法 Download PDFInfo
- Publication number
- CN108874635A CN108874635A CN201810606465.XA CN201810606465A CN108874635A CN 108874635 A CN108874635 A CN 108874635A CN 201810606465 A CN201810606465 A CN 201810606465A CN 108874635 A CN108874635 A CN 108874635A
- Authority
- CN
- China
- Prior art keywords
- cpld
- fpga
- signal
- indicator light
- sgpio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
- G06F11/324—Display of status information
- G06F11/325—Display of status information by lamps or LED's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
- G11B33/10—Indicating arrangements; Warning arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Human Computer Interaction (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明提供了一种基于CPLD‑FPGA的多硬盘双指示灯参数模块化控制方法,包括:S1、在CPLD/FPGA输入端,将每个硬盘的在位指示信号输入给CPLD/FPGA芯片;在CPLD/FPGA输出端,将RED_LED(N)_N作为RED指示灯的控制信号;S2、将RAID卡等输出的SGPIO_DATAOUT、SGPIO_LOAD与SGPIO_CLK信号作为SGPIO解析模块的输入信号,获得硬盘的Activity bit、Locate bit与Error bit状态;S3、得到RED与BLUE指示灯的控制位;S4、通过工具生成烧录文件,并将烧录文件下载到CPLD/FPGA芯片并实现控制。本发明解决现有技术中LED灯过多,占用PCB面积,且易用性差的问题,实现减少了指示灯成本与PCB面积,增加设计的易用性与灵活性。
Description
技术领域
本发明涉及硬盘控制技术领域,特别是一种基于CPLD-FPGA的多硬盘双指示灯参数模块化控制方法。
背景技术
在服务器系统中,通常通过CPLD/FPGA芯片控制整个服务器的上、下电时序控制,LED指示控制、通信控制、按键检测、掉电检测及风扇控制、硬盘指示控制等,高密度与高容量数据存储是大数据时代下服务器发展的一大方向。
硬盘是数据存储的载体。对于硬盘控制,指示灯控制是硬盘控制的重要内容,传统中,习惯上通过3个指示灯指示硬盘的状态,包括ACTIVITY LED指示硬盘在位与活动状态,LOCATE LED指示当前硬盘被选中状态,ERROR LED指示当前硬盘处于错误状态,ACTIVITYLED通常由硬盘直接驱动,不同类型输出电平不同,因此硬件上需要设置双路,同时为避免ACTIVITY LED闪烁时,两路同时工作,需要对一路设置低频滤波;LOCATE/ERROR LED由SGPIO解析然后经过CPLD/FPGA串行数据转成并行数据,通过控制GPIO状态直接控制。SFF定义了通过2个LED指示硬盘状态的定义,这在一方面节约了高密趋势下PCB的面积,另一方面由于LED数目减少节约了生产成本,但查阅资料,没有相关的具体实现,因此迫切需要便于实现的定义。
CPLD/FPGA是一款半定制的专用集成电路,具有可编程、可擦除、易于验证、集成度高及硬件资源丰富等系列优点,在前期开发验证及应用控制领域得到越来越广泛的应用。基于上述优点,通过CPLD/FPGA实现底层电路设计进而实现逻辑控制在服务器系统得到越来越广泛应用。
发明内容
本发明的目的是提供一种基于CPLD-FPGA的多硬盘双指示灯参数模块化控制方法,旨在解决现有技术中LED灯过多,占用PCB面积,且易用性差的问题,实现减少了指示灯成本与PCB面积,增加设计的易用性与灵活性。
为达到上述技术目的,本发明提供了一种基于CPLD/FPGA的多硬盘双指示灯参数模块化控制方法,包括以下步骤:
S1、在CPLD/FPGA输入端,将每个硬盘的在位指示信号输入给CPLD/FPGA芯片;在CPLD/FPGA输出端,将RED_LED(N)_N作为RED指示灯的控制信号,将BLUE_LED(N)_N作为BLUE指示灯的控制信号;
S2、将RAID卡输出的SGPIO_DATAOUT、SGPIO_LOAD与SGPIO_CLK信号作为SGPIO解析模块的输入信号,按照SGPIO协议,获得硬盘的Activity bit、Locate bit与Error bit状态;
S3、将获得的Activity bit、Locate bit与Error bit状态作为LED解析控制模块的输入信号,经过逻辑判断得到RED与BLUE指示灯的控制位;
S4、通过工具生成烧录文件,并将烧录文件下载到CPLD/FPGA芯片并实现控制。
优选地,所述SGPIO解析模块的输入信号还包括Rst_n、Sys_CLK信号,所述Rst_n信号为复位信号,所述Sys_CLK为系统时钟信号。
优选地,所述硬盘的在位指示信号包括PRESNT_0、…、PRESNT_(N-1),当没有硬盘时,在位指示信号为高电平;当有硬盘插入时,在位指示信号为低电平。
优选地,所述硬盘的在位指示信号PRESNT_0、…、PRESNT_(N-1)由硬盘插槽直接输入CPLD/FPGA。
优选地,所述LED解析控制模块的输入信号还包括硬盘指示灯闪烁频率信号Four_hz、Two_hz及One_hz信号。
优选地,所述CPLD/FPGA在Rst_n信号有效时,会使“RED_LED0_N、BLUE_LED0_N……RED_LED(N-1)_N、BLUE_LED(N-1)_N”无效。
优选地,所述获得硬盘的Activity bit、Locate bit与Error bit状态具体操作为:
将SGPIO_DATAOUT信号在SGPIO_LOAD与SGPIO_CLK信号的配合下,经过CPLD/FPGA内部SGPIO解析模块解析获得所有硬盘的Activity bit、Locate bit与Error bit。
优选地,所述经过逻辑判断得到RED与BLUE指示灯的控制位具体操作为:
将所有硬盘的Activity bit、Locate bit与Error bit经过LED解析控制模块逻辑判断获得LED灯控制信号RED_LED0_N、BLUE_LED0_N……RED_LED(N-1)_N、BLUE_LED(N-1)_N。
发明内容中提供的效果仅仅是实施例的效果,而不是发明所有的全部效果,上述技术方案中的一个技术方案具有如下优点或有益效果:
与现有技术相比,本发明基于CPLD/FPGA实现硬盘系统双指示灯解析控制,解决了现有技术中LED灯过多,占用PCB面积,且易用性差的问题,由于基于已有的CPLD/FPGA实现的控制,因此不会带来由于增加CPLD/FPGA芯片带来成本的增加;同时本专利通过双指示灯实现硬盘状态指示控制,虽然增加了CPLD/FPGA芯片的控制逻辑,但较于通过3个指示灯实现的硬盘状态指示灯控制,减少了指示灯成本与PCB面积;最后,基于CPLD/FPGA实现的硬盘状态双指示灯控制系统,“SGPIO解析模块”与“LED解析控制模块”等采用参数化与模块化设计方法,用户只需了解接口含义、有效值、系统参数等,而不用关心底层代码的实现结构,增加了设计的易用性与灵活性。
附图说明
图1为本发明实施例中所提供的一种基于CPLD-FPGA的多硬盘双指示灯参数模块化控制方法流程图;
图2为本发明实施例中所提供的一种基于CPLD-FPGA的多硬盘双指示灯参数模块化控制系统示意图。
具体实施方式
为了能清楚说明本方案的技术特点,下面通过具体实施方式,并结合其附图,对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开,下文中对特定例子的部件和设置进行描述。此外,本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意,在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
下面结合附图对本发明实施例所提供的一种基于CPLD-FPGA的多硬盘双指示灯参数模块化控制方法进行详细说明。
如图1所示,本发明实施例公开了一种基于CPLD-FPGA的多硬盘双指示灯参数模块化控制方法,包括以下步骤:
S1、在CPLD/FPGA输入端,将每个硬盘的在位指示信号输入给CPLD/FPGA芯片;在CPLD/FPGA输出端,将RED_LED(N)_N作为RED指示灯的控制信号,将BLUE_LED(N)_N作为BLUE指示灯的控制信号;
S2、将RAID卡等输出的“SGPIO_DATAOUT”、“SGPIO_LOAD”与“SGPIO_CLK”作为“SGPIO解析模块”的输入信号,按照SGPIO协议,获得硬盘的Activity bit、Locate bit与Error bit状态;
S3、将获得的Activity bit、Locate bit与Error bit状态作为LED解析控制模块的输入信号,经过逻辑判断得到RED与BLUE指示灯的控制位;
S4、通过工具生成烧录文件,并将烧录文件下载到CPLD/FPGA芯片并实现控制。
如图2所示,FPGA的输入信号包括:“Rst_n”、“Sys_CLK”、“SGPIO_DATAOUT”、“SGPIO_LOAD”、“SGPIO_CLK”、“PRESNT_0……PRESNT_(N-1)”、“Four_hz”、“Two_hz”及“One_hz”;其中“Rst_n”是FPGA复位信号,复位内部逻辑并给定输出初始无效值;“Sys_CLK”是FPGA的系统时钟信号,驱动内部逻辑;“SGPIO_DATAOUT”、“SGPIO_LOAD”与“SGPIO_CLK”包含硬盘状态的SGPIO信号,需要FPGA解析获得各个状态值;“PRESNT_0……PRESNT_(N-1)”是硬盘在位标志信号,当没有硬盘时,信号为高,当有硬盘插入时,信号有效拉低,这些信号直接由硬盘插槽直接输入CPLD/FPGA;“Four_hz”、“Two_hz”及“One_hz”是硬盘指示灯闪烁频率信号,这些信号由CPLD/FPGA其它模块生成。“RED_LED0_N、BLUE_LED0_N……RED_LED(N-1)_N、BLUE_LED(N-1)_N”是指示硬盘状态的指示灯控制信号,这些控制信号是经CPLD/FPGA解析后的获得的,硬盘指示灯包括红灯与蓝灯。
在本发明实施例中,设置36个硬盘,即图2中N=36,“SGPIO_DATAOUT”包含每个硬盘的Activity bit、Locate bit与Error bit,每个硬盘包含3位,每个循环包括108位。CPLD/FPGA在“Rst_n”有效时,会使“RED_LED0_N、BLUE_LED0_N……RED_LED35_N、BLUE_LED35_N”无效,在本发明实施例中点亮LED的有效电平是低电平,同时,为灵活配置点亮LED的有效电平,将电平参数化。当“Rst_n”无效时,CPLD/FPGA解析、逻辑判断后获得的“RED_LED0_N、BLUE_LED0_N……RED_LED35_N、BLUE_LED35_N”控制LED灯的状态,首先“SGPIO_DATAOUT”在“SGPIO_LOAD”与“SGPIO_CLK”配合下,会经过CPLD/FPGA内部“SGPIO解析模块”解析获得36个硬盘的Activity bit、Locate bit与Error bit,已得到的36个硬盘的Activity bit、Locate bit与Error bit会经过“LED解析控制模块”逻辑判断获得“RED_LED0_N、BLUE_LED0_N……RED_LED35_N、BLUE_LED35_N”。为增加模块通用性,“SGPIO解析模块”与“LED解析控制模块”的硬盘数目均采用参数化设计方法,同时为方便调试与增加设计的阅读性,“SGPIO解析模块”与“LED解析控制模块”采用模块化设计方法,只需要将各个模块的信号对应粘合在一起。
本发明实施例基于CPLD/FPGA实现硬盘系统双指示灯解析控制。由于基于已有的CPLD/FPGA实现的控制,因此不会带来由于增加CPLD/FPGA芯片带来成本的增加;同时本专利通过双指示灯实现硬盘状态指示控制,虽然增加了CPLD/FPGA芯片的控制逻辑,但较于通过3个指示灯实现的硬盘状态指示灯控制,减少了指示灯成本与PCB面积;最后,基于CPLD/FPGA实现的硬盘状态双指示灯控制系统,“SGPIO解析模块”与“LED解析控制模块”等采用参数化与模块化设计方法,用户只需了解接口含义、有效值、系统参数等,而不用关心底层代码的实现结构,增加了设计的易用性与灵活性。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.基于CPLD/FPGA的多硬盘双指示灯参数模块化控制方法,其特征在于,包括以下步骤:
S1、在CPLD/FPGA输入端,将每个硬盘的在位指示信号输入给CPLD/FPGA芯片;在CPLD/FPGA输出端,将RED_LED(N)_N作为RED指示灯的控制信号,将BLUE_LED(N)_N作为BLUE指示灯的控制信号;
S2、将RAID卡输出的SGPIO_DATAOUT、SGPIO_LOAD与SGPIO_CLK信号作为SGPIO解析模块的输入信号,按照SGPIO协议,获得硬盘的Activity bit、Locate bit与Error bit状态;
S3、将获得的Activity bit、Locate bit与Error bit状态作为LED解析控制模块的输入信号,经过逻辑判断得到RED与BLUE指示灯的控制位;
S4、通过工具生成烧录文件,并将烧录文件下载到CPLD/FPGA芯片并实现控制。
2.根据权利要求1所述的基于CPLD/FPGA的多硬盘双指示灯参数模块化控制方法,其特征在于,所述SGPIO解析模块的输入信号还包括Rst_n、Sys_CLK信号,所述Rst_n信号为复位信号,所述Sys_CLK为系统时钟信号。
3.根据权利要求1所述的基于CPLD/FPGA的多硬盘双指示灯参数模块化控制方法,其特征在于,所述硬盘的在位指示信号包括PRESNT_0、…、PRESNT_(N-1),当没有硬盘时,在位指示信号为高电平;当有硬盘插入时,在位指示信号为低电平。
4.根据权利要求3所述的基于CPLD/FPGA的多硬盘双指示灯参数模块化控制方法,其特征在于,所述硬盘的在位指示信号PRESNT_0、…、PRESNT_(N-1)由硬盘插槽直接输入CPLD/FPGA。
5.根据权利要求1所述的基于CPLD/FPGA的多硬盘双指示灯参数模块化控制方法,其特征在于,所述LED解析控制模块的输入信号还包括硬盘指示灯闪烁频率信号Four_hz、Two_hz及One_hz信号。
6.根据权利要求1所述的基于CPLD/FPGA的多硬盘双指示灯参数模块化控制方法,其特征在于,所述CPLD/FPGA在Rst_n信号有效时,会使“RED_LED0_N、BLUE_LED0_N……RED_LED(N-1)_N、BLUE_LED(N-1)_N”无效。
7.根据权利要求1-6任意一项所述的基于CPLD/FPGA的多硬盘双指示灯参数模块化控制方法,其特征在于,所述获得硬盘的Activity bit、Locate bit与Error bit状态具体操作为:
将SGPIO_DATAOUT信号在SGPIO_LOAD与SGPIO_CLK信号的配合下,经过CPLD/FPGA内部SGPIO解析模块解析获得所有硬盘的Activity bit、Locate bit与Error bit。
8.根据权利要求1-6任意一项所述的基于CPLD/FPGA的多硬盘双指示灯参数模块化控制方法,其特征在于,所述经过逻辑判断得到RED与BLUE指示灯的控制位具体操作为:
将所有硬盘的Activity bit、Locate bit与Error bit经过LED解析控制模块逻辑判断获得LED灯控制信号RED_LED0_N、BLUE_LED0_N……RED_LED(N-1)_N、BLUE_LED(N-1)_N。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810606465.XA CN108874635A (zh) | 2018-06-13 | 2018-06-13 | 一种基于cpld/fpga的多硬盘双指示灯参数模块化控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810606465.XA CN108874635A (zh) | 2018-06-13 | 2018-06-13 | 一种基于cpld/fpga的多硬盘双指示灯参数模块化控制方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108874635A true CN108874635A (zh) | 2018-11-23 |
Family
ID=64338167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810606465.XA Pending CN108874635A (zh) | 2018-06-13 | 2018-06-13 | 一种基于cpld/fpga的多硬盘双指示灯参数模块化控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108874635A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111124803A (zh) * | 2019-11-22 | 2020-05-08 | 苏州浪潮智能科技有限公司 | 一种指示灯状态的控制方法、装置及计算机可读存储介质 |
CN113868085A (zh) * | 2021-09-27 | 2021-12-31 | 中国长城科技集团股份有限公司 | 硬盘监控方法、装置及系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070079032A1 (en) * | 2005-09-30 | 2007-04-05 | Intel Corporation | Serial signal ordering in serial general purpose input output (SGPIO) |
CN104850357A (zh) * | 2015-05-21 | 2015-08-19 | 英业达科技有限公司 | 硬盘重置装置 |
CN105095043A (zh) * | 2014-05-07 | 2015-11-25 | 环旭电子股份有限公司 | 一种监控管理系统及其方法 |
CN105892946A (zh) * | 2016-03-30 | 2016-08-24 | 联想(北京)有限公司 | 一种数据存储方法及电子设备 |
CN105912076A (zh) * | 2016-04-20 | 2016-08-31 | 浪潮电子信息产业股份有限公司 | 一种硬盘背板及硬盘指示灯的控制方法和系统 |
-
2018
- 2018-06-13 CN CN201810606465.XA patent/CN108874635A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070079032A1 (en) * | 2005-09-30 | 2007-04-05 | Intel Corporation | Serial signal ordering in serial general purpose input output (SGPIO) |
CN105095043A (zh) * | 2014-05-07 | 2015-11-25 | 环旭电子股份有限公司 | 一种监控管理系统及其方法 |
CN104850357A (zh) * | 2015-05-21 | 2015-08-19 | 英业达科技有限公司 | 硬盘重置装置 |
CN105892946A (zh) * | 2016-03-30 | 2016-08-24 | 联想(北京)有限公司 | 一种数据存储方法及电子设备 |
CN105912076A (zh) * | 2016-04-20 | 2016-08-31 | 浪潮电子信息产业股份有限公司 | 一种硬盘背板及硬盘指示灯的控制方法和系统 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111124803A (zh) * | 2019-11-22 | 2020-05-08 | 苏州浪潮智能科技有限公司 | 一种指示灯状态的控制方法、装置及计算机可读存储介质 |
CN113868085A (zh) * | 2021-09-27 | 2021-12-31 | 中国长城科技集团股份有限公司 | 硬盘监控方法、装置及系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106776196A (zh) | 一种服务器硬盘状态监控方法及系统 | |
CN110113275B (zh) | 一种智能化多通道宽带干扰信号产生装置 | |
CN108874635A (zh) | 一种基于cpld/fpga的多硬盘双指示灯参数模块化控制方法 | |
CN107368636B (zh) | 一种兼容sparc V8架构SOC的单机应用验证系统 | |
CN104008024A (zh) | 基于fpga的动态重构技术应用平台 | |
CN109542438A (zh) | 一种基于可视化的图表开发方法 | |
CN102929766A (zh) | 一种实现硬盘状态点灯的方法、装置及存储系统 | |
CN108563452A (zh) | 一种嵌入式单片机自动化在线烧写程序的方法及系统 | |
CN207115406U (zh) | 一种fpga加速板卡及服务器集群 | |
US9619359B2 (en) | Server and device for analyzing a signal thereof | |
CN109086191A (zh) | 服务器机箱前面板网络指示灯的点灯系统及方法 | |
CN102804092B (zh) | 基于jtag总线的单板上下电控制系统和方法 | |
CN106033383A (zh) | 硬盘灯号的控制电路 | |
CN103425558B (zh) | 一种基于测试配置表实现板卡io口测试的方法 | |
CN107248855B (zh) | 基于看门狗芯片的降频电路、装置和方法 | |
CN209055818U (zh) | 一种通用时序生成装置 | |
CN111061677B (zh) | Fpga配置方法、装置以及fpga器件 | |
CN106019001B (zh) | 环境适应性试验的自动化电磁信号动态加载装置及方法 | |
CN109062750A (zh) | 一种高性能计算机测试系统 | |
CN108919090A (zh) | 用于开机调试的电路板及开机调试方法 | |
CN114500217A (zh) | 一种信息交互及告警装置 | |
CN103810079B (zh) | 一种提示电路及电子设备 | |
CN221225483U (zh) | 一种PXIe零槽控制器 | |
CN111694716B (zh) | 一种服务器的版本灯的控制方法、装置、设备及存储介质 | |
CN107300876B (zh) | 一种多路led管理的方法、管理模块及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181123 |