CN104008024A - 基于fpga的动态重构技术应用平台 - Google Patents

Abstract

本发明涉及一种基于FPGA的动态重构技术应用平台，该平台主要由三部分组成：信号采集(模拟)部分、动态重构系统实现部分和验证与演示部分。本平台可以实现故障信号的模拟输入、动态重构模式的选择以解决故障以及在显示区实时的显示该过程。通过动态重构提高硬件系统自身运行稳定性；提高FPGA芯片资源利用率从而减小实际应用中系统的体积；高速的功能变换实现对多种数据源信号的采集与测试。同时，该平台具备开发功能，各操作面板的按钮及接口可以在FPGA程序设计中赋予其不同的控制功能，从而使该平台具有较高的扩展性。

Description

基于FPGA的动态重构技术应用平台

技术领域

本发明为基于FPGA的动态重构技术应用平台，属于电子工程和计算机科学领域。

背景技术

目前在实际应用中，硬件系统运行过程中存在诸多问题：可能受到外界干扰或系统自身发生故障；系统体积较大不满足高集成和小型化的需求；对不同的测试信号需要多种测试设备进行测量。针对上述问题本发明采用FPGA动态可重构技术进行解决。动态重构技术目前主要是指对于特定结构的FPGA，在一定的控制逻辑的驱动下，对芯片的全部或部分逻辑资源实现在系统的高速的功能变换和时分复用。

结合以上背景技术，研制基于FPGA的动态重构技术应用平台。该平台具备功能特点是：可以通过动态重构提高硬件系统自身运行稳定性；提高FPGA芯片资源利用率从而减小实际应用中系统的体积；高速的功能变换实现对多种数据源信号的采集与测试。

发明内容

本发明要解决技术问题是：解决系统受到外界干扰引发或系统自身发生的故障；解决系统体积较大不满足高集成和小型化的需求的问题；解决对不同的测试信号需要多种测试设备进行测量的问题，实现将多台测试设备功能集成到一台中。

本发明解决上述技术问题采用的技术方案为：一种基于FPGA的动态重构技术应用平台，主要包括信号采集(模拟)部分、动态重构系统实现部分和验证与演示部分。其中，信号采集(模拟)部分包括信号采集操作面板和信号采集控制模块两部分；动态重构系统实现部分包括动态重构操作面板和动态重构控制模块两部分；验证与演示部分包括验证与演示显示区和验证显示控制模块两部分。

信号采集(模拟)部分主要实现模拟故障信号的产生与注入，动态重构系统实现部分可以加载相应运算功能，并按照信号采集(模拟)部分输入的信号控制运算的过程，并将实际运行的结果以及动态重构的过程输出到验证与演示部分进行演示验证。

进一步的，能够演示验证基于FPGA的动态重构技术应用过程，选择全局动态重构和局部动态重构可以确保程序的稳定运行以及提高芯片资源的利用率。

本发明另外提供一种基于FPGA的动态重构技术应用平台的实现方法，其总体实现步骤如下：

步骤一、动态重构实现方法选择

首先开展基于FPGA的SoC系统的动态重构实现方法的研究，包括FPGA重构基础，SoC系统动态重构分类，动态重构特性研究等，在此基础上对动态重构实现方法进行选择。

步骤二、接口电路设计

信号采集模块的核心是接口电路信号采集操作面板部分通过接口电路将控制与输入信号传送给动态重构系统实现部分。

步骤三、搭建动态重构系统实现环境

搭建动态重构系统实现部分的硬件环境，利用Xilinx Virtex-5系列FPGA电路板搭建硬件运行环境，并能够实现与信号采集(模拟)部分和验证与演示部分的数据通信。

步骤四、基于FPGA动态重构系统实现

编写动态重构系统的FPGA实现程序，其包括多个模块的程序设计：信号检测模块设计、时序控制逻辑设计和控制模块设计等。

步骤五、验证与演示系统开发

开发动态重构技术应用验证演示原型系统，该系统包括采集信号的实时显示模块设计、信息交互模块设计和动态重构控制模块设计等。该步骤五属于动态重构平台的验证与演示部分，可以实现动态重构过程的控制与验证。

进一步的，步骤四和步骤五构成了动态重构平台的动态重构系统实现部分。

本发明与现有技术相比的优点在于：

(1)本发明采用基于FPGA的动态重构方法提高了硬件系统自身运行的稳定性。当系统发生故障时，可以通过全局或局部动态重构实现FPGA芯片逻辑资源的重新配置以解决相应故障。

(2)本发明搭建了一个基于FPGA的动态重构应用平台。平台通过动态重构方法实现高速的功能变换和资源分时复用，大大提高芯片资源的利用率，从而实现将多台设备的功能集成到一台设备中，进而减小功耗与设备的体积。同时，平台本身具有多种外设接口，可与其他设备进行互联与数据通信，可以实现数据的实时采集，从而具有很好的可扩展性。

附图说明

图1为本发明基于FPGA的动态重构技术应用平台内部结构设计图；

图2为本发明基于FPGA的动态重构技术应用平台的实物示意图；

图3为本发明操作面板详细说明示意图；

图3中，“电源”为平台总电源按钮；“主机”为计算机主机电源按钮；“信号1—信号16”为模拟故障信号按钮，分别对应不同的模拟故障信号；“指示灯”用于对电路运行过程以及故障信号灯进行相应直观显示；“全局重构”用于控制运行电路自身的全局重构过程；“局部重构”用于控制运行电路的局部重构过程；“重构1—重构4”为扩展按钮，用于重构不同的逻辑功能；“控制开关”用于输入高低电平信号，调试相应程序；“GPIO接口”连接FPGA芯片的通用IO接口，用于扩展信号的输入；“网口”用于与FPGA芯片进行网络通信，可外连测试设备；“USB(FPGA)”用于与FPGA芯片进行USB通信，可外连测试设备；“USB(主机)”为计算机主机的USB扩展接口。

图4为本发明操作面板设计图；

图5为Xilinx Virtex-5系列FPGA电路板实物图；

图6为在FPGA芯片上开发的电路功能模块。

具体实施方式

下面结合附图1、附图2、附图3对本发明做进一步说明。

图1所示为该应用演示平台内部整体结构设计图。其中，功能按钮和扩展接口是信号采集操作面板a1和动态重构操作面板b1的主要组成部分，接口电路d是信号采集模块a2的主要组成部分，FPGA运行电路e是动态重构控制模块b2的主要组成部分，演示系统控制与演示f是验证与演示系统显示c1和验证显示控制模块c2的主要组成部分。

扩展接口可以将外部被检测对象接入到该应用演示平台中，并将检测信号通过接口电路d输入到FPGA运行电路e中进行信号处理。同样，通过选择相应的功能按钮，可以将控制信号输入到接口电路d中，通过其进行信号转换并将转换后的信号输入到FPGA运行电路e从而产生相应的模拟故障信号与测试信号，控制相应逻辑功能的运行。

然后，FPGA运行电路e将逻辑电路运行后的数据通过RS232接口或USB接口传输到演示系统控制与演示部分f进行数据显示与重构过程验证。

其中，每一个功能按钮和扩展接口均对应一个信号转换接口，并由接口电路d中的电源模块进行供电。FPGA运行电路e通过I/O接口接入故障与检测信号，并在Virtex-5FPGA芯片中进行逻辑与控制处理。然后将运行过程的数据通过串口或USB接口传输到显示部分进行显示，并通过指示灯显示运算进程。演示系统控制与显示f部分通过数据通信接口电路运算后的数据并输出给演示系统控制主机，最终显示在触屏显示器上。

图2所示为基于FPGA的动态重构技术应用平台实物示意图，其主要由三部分组成：信号采集(模拟)部分a、动态重构系统实现部分b和验证与演示部分c。其中，信号采集(模拟)部分a包括信号采集操作面板a1和信号采集模块a2两部分；动态重构系统实现部分b包括动态重构操作面板b1和动态重构控制模块b2两部分；验证与演示部分c包括验证与演示系统显示c1和验证显示控制模块c2三部分。

信号采集(模拟)部分a主要实现模拟故障信号的产生与注入，动态重构系统实现部分b可以加载相应运算功能，并按照信号采集(模拟)部分a输入的信号控制运算的过程，并将实际运行的结果以及动态重构的过程输出到验证与演示部分c进行演示验证。

其中，信号采集操作面板a1用于产生模拟故障信号，动态重构操作面板b1实现控制功能以及重构方法的选择，验证与演示系统显示c1为显示区。信号采集控制模块a2、动态重构控制模块b2和验证显示控制模块c2分别为各部分的电路控制模块。

图3所示为操作面板详细说明图，图4为操作面板设计图。图3中，“电源”为平台总电源按钮；“主机”为计算机主机电源按钮；“信号1—信号16”为模拟故障信号按钮，分别对应不同的模拟故障信号；“指示灯”用于对电路运行过程以及故障信号灯进行相应直观显示；“全局重构”用于控制运行电路自身的全局重构过程；“局部重构”用于控制运行电路的局部重构过程；“重构1—重构4”为扩展按钮，用于重构不同的逻辑功能；“控制开关”用于输入高低电平信号，调试相应程序；“GPIO接口”连接FPGA芯片的通用IO接口，用于扩展信号的输入；“网口”用于与FPGA芯片进行网络通信，可外连测试设备；“USB(FPGA)”用于与FPGA芯片进行USB通信，可外连测试设备；“USB(主机)”为计算机主机的USB扩展接口。

图5所示为Xilinx Virtex-5系列FPGA电路板实物图，图6所示为在FPGA芯片上开发的电路功能模块，即FPGA运行电路e的顶层功能结构。其中，模块左侧为输入信号，右侧为运算与控制输出信号。JA-JE为控制输入与数据输入接口，clk为系统时钟，Step_out为按步输出用于输出程序运行位置，LED为指示灯输出，RS232_RX、RS232_RX分别为串口通信的输入和输出接口，Dout为数据输出接口。

其中，JA-JE各输入信号与LED输出信号对应FPGA芯片的引脚关系如表1-表4所示。表1信号输入按键对应引脚注释表

表2指示灯对应FPGA引脚注释表

表3重构控制按键对应FPGA引脚注释表

表4外接通用IO接口对应引脚注释表

本发明说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (4)

1.基于FPGA的动态重构技术应用平台，其特征在于包括：信号采集部分(a)、动态重构系统实现部分(b)和验证与演示部分(c)；信号采集部分(a)是模拟部分；其中，信号采集部分(a)包括信号采集操作面板(a1)和信号采集控制模块(a2)两部分；动态重构系统实现部分(b)包括动态重构操作面板(b1)和动态重构控制模块(b2)两部分；验证与演示部分(c)包括验证与演示显示区(c1)和验证显示控制模块(c2)两部分；

信号采集部分(a)主要实现模拟故障信号的产生与注入，动态重构系统实现部分(b)可以加载相应运算功能，并按照信号采集部分(a)输入的信号控制运算的过程，并将实际运行的结果以及动态重构的过程输出到验证与演示部分(c)进行演示验证；

其中，信号采集操作面板(a1)用于产生模拟故障信号，动态重构操作面板(b1)实现控制功能以及重构方法的选择，验证与演示系统显示(c1)为显示区；信号采集控制模块(a2)、动态重构控制模块(b2)和验证显示控制模块(c2)分别为各部分的电路控制模块。

2.根据权利要求1所述的基于FPGA的动态重构技术应用平台，其特征是：能够演示验证基于FPGA的动态重构技术应用过程，选择全局动态重构和局部动态重构可以确保程序的稳定运行以及提高芯片资源的利用率。

3.基于FPGA的动态重构技术应用平台的实现方法，其特征在于：该方法的实现步骤如下：

步骤一、动态重构实现方法选择

首先开展基于FPGA的SoC系统的动态重构实现方法的研究，包括FPGA重构基础，SoC系统动态重构分类，动态重构特性研究，在此基础上对动态重构实现方法进行选择；

步骤二、接口电路设计

信号采集模块(a2)的核心是接口电路(d)，信号采集操作面板(a1)部分通过接口电路(d)将控制与输入信号传送给动态重构系统实现部分(b)；

步骤三、搭建动态重构系统实现环境

搭建动态重构系统实现部分(b)的硬件环境，利用Xilinx Virtex-5系列FPGA电路板搭建硬件运行环境，并能够实现与信号采集部分(a)和验证与演示部分(c)的数据通信；

步骤四、基于FPGA动态重构系统实现

编写动态重构系统的FPGA实现程序，其包括多个模块的程序设计：信号检测模块设计、时序控制逻辑设计和控制模块设计；

步骤五、验证与演示系统开发

开发动态重构技术应用验证演示原型系统，该系统包括采集信号的实时显示模块设计、信息交互模块设计和动态重构控制模块设计；该步骤五属于动态重构平台的验证与演示部分(c)，可以实现动态重构过程的控制与验证。

4.根据权利要求3所述的基于FPGA的动态重构技术应用平台的实现方法，其特征在于：步骤四和步骤五构成了动态重构平台的动态重构系统实现部分(b)。