CN107248855B - 基于看门狗芯片的降频电路、装置和方法 - Google Patents
基于看门狗芯片的降频电路、装置和方法 Download PDFInfo
- Publication number
- CN107248855B CN107248855B CN201710530407.9A CN201710530407A CN107248855B CN 107248855 B CN107248855 B CN 107248855B CN 201710530407 A CN201710530407 A CN 201710530407A CN 107248855 B CN107248855 B CN 107248855B
- Authority
- CN
- China
- Prior art keywords
- frequency signal
- low
- frequency
- signal
- watchdog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/00006—Changing the frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1731—Optimisation thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明属于电子通信的技术领域,解决的是技术问题是提供一种电路设计相对简单、占用电路板空间现对小,采用看门狗芯片和计数器结合组成的基于看门狗芯片的降频电路、装置和方法;所述降频电路包括:看门狗电路模块,设置成接收第一高频信号,并且将所述第一高频信号转换成低于第一高频信号频率的第一低频信号;计数器电路模块,设置成与所述看门狗电路模块的输出端连接,能够接收所述第一低频信号,并且将所述第一低频信号转换成低于所述第一低频信号频率的第二低频信号。
Description
技术领域
本发明涉及电子通信的技术领域,尤其涉及一种基于看门狗芯片的降频电路、装置和方法。
背景技术
降频电路应用于多种技术领域之中,在许多场合高频信号无法被直接利用,必须采用降频电路将高频信号转换为低频信号。目前,完成高低频转换的电路主要是采用计数器搭建而成的,计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量、计数和控制的功能,同时兼有分频功能,计数器是由基本的计数单元和一些控制门所组成的逻辑电路,计数单元则由一系列具有存储信息功能的各类触发器构成,这些触发器有RS触发器、T触发器、D触发器及JK触发器等。
但是发明人在实现本发明的过程中发现,对于高速通信的链路中,如果仅采用计数器的技术方案来降低频率,存在以下技术问题:
对于频率较高的信号,例如在通信链路中,通信速率为1Mbps、10Mbps甚至更高速率的信号,如果使用计数器进行降频,那么电路将会非常繁杂,并且会占用较大的空间。
发明内容
为了解决现有技术中仅通过计数器来实现降频的降频电路中存在的电路复杂、占用空间大的技术问题;本发明提供一种采用看门狗芯片和计数器结合组成的基于看门狗芯片的降频电路、装置和方法。
为了实现上述目的,本发明提供的技术方案包括:
一方面,提供一种基于看门狗芯片的降频电路,其特征在于,包括:
看门狗电路模块,设置成接收第一高频信号,并且将所述第一高频信号转换成低于第一高频信号频率的第一低频信号;
计数器电路模块,设置成与所述看门狗电路模块的输出端连接,能够接收所述第一低频信号,并且将所述第一低频信号转换成低于所述第一低频信号频率的第二低频信号。
本发明实施例优选地,所述看门狗电路模块在设定的喂狗时间内如果没有喂狗信号的输入,那么看门狗将输出一个脉冲;并且基于所述看门狗电路模块的喂狗时间,将所述第一高频信号直接转换为预定频率的所述第一低频信号。
本发明实施例优选地,基于所述计数器电路模块的的计数脉冲个数,将所述第一低频信号转换成预定频率的所述第二低频信号。
本发明实施例优选地,所述第一高频信号为MHz级的信号,所述第一低频信号为KHz级的信号,所述第二低频信号为Hz级的信号。
另一方面,本发明还提供一种基于看门狗芯片的降频装置,其特征在于,包括:
第一高频信号产生电路,用于产生第一高频的频率信号;
上述任意一种所述基于看门狗芯片的降频电路;所述降频电路接收所述第一高频信号产生装置产生的第一高频的频率信号;
后级电路,接收所述降频电路转换后的第二低频信号。
本发明实施例优选地,所述后级电路包括指示灯和指示灯驱动电路。
第三面,本发明还提供一种基于看门狗芯片的降频方法,其特征在于,包括:
接收第一高频信号,并且通过看门狗电路模块将所述高频信号转换成低于第一高频信号频率的第一低频信号;
通过计数器电路模块,将所述第一低频信号转换成低于所述第一低频信号频率的第二低频信号。
本发明实施例优选地,所述看门狗电路模块在设定的喂狗时间内如果没有喂狗信号的输入,那么看门狗将输出一个脉冲;并且基于所述看门狗电路模块的喂狗时间,将所述第一高频信号直接转换为预定频率的所述第一低频信号。
本发明实施例优选地,基于所述计数器电路模块的的计数脉冲个数,将所述第一低频信号转换成预定频率的所述第二低频信号。
本发明实施例优选地,所述第一高频信号为MHz级的信号,所述第一低频信号为KHz级的信号,所述第二低频信号为Hz级的信号。
采用本发明提供的上述技术方案,可以至少获得以下有益效果中的一种:
1、将看门狗电路和计数器电路进行结合,可以直接先将高频信号转换为较低频率的信号,再由计数器进一步根据需求降低为更低频率的信号,降低了由于计数器降频需要过多触发器等元器件,导致的硬件电路设计的复杂性。
2、如果使用由计数器搭建的降频电路去降频,那么需要多个计数器逐级进行降频,会占用较多的PCB空间;本发明提供的技术方案使用看门狗芯片直接将高频信号转换为较低频率的信号,节省了PCB的空间。
发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书变得显而易见,或者通过实施本发明的技术方案而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构和/或流程来实现和获得。
附图说明
图1为本发明实施例提供的一种基于看门狗芯片的降频电路的结构框图。
图2为本发明实施例提供的一种基于看门狗芯片的降频装置的结构框图。
图3为本发明实施例提供的一种基于看门狗芯片的降频方法的流程图。
图4本发明另一实施例提供的一种基于看门狗芯片的降频电路的电路图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式,借此对本发明如何应用技术手段来解决技术问题,并达成技术效果的实现过程能充分理解并据以实施。需要说明的是,这些具体的说明只是让本领域普通技术人员更加容易、清晰理解本发明,而非对本发明的限定性解释;并且只要不构成冲突,本发明中的各个实施例以及各实施例中的各个特征可以相互结合,所形成的技术方案均在本发明的保护范围之内。
另外,在附图的流程图示出的步骤可以在诸如一组控制器可执行指令的控制系统中执行,并且,虽然在流程图中示出了逻辑顺序,但是在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤。
下面通过附图和具体实施例,对本发明的技术方案进行详细描述:
如图1所示,本实施例提供一种基于看门狗芯片的降频装置,该装置包括:
第一高频信号产生电路400,用于产生第一高频的频率信号;
基于看门狗芯片的降频电路300,该降频电路300接收第一高频信号产生装置产生的第一高频的频率信号;并将第一高频信号将为预定频率的低频信号;并且预定的频率的大小,可以根据实际需求调整看门狗芯片的喂狗信号周期以及电路中的计数器电路中的逻辑关系,来最终确定;
后级电路400,接收降频电路转换后的预定频率的低频信号。
本实施例优选地,后级电路包括指示灯和指示灯驱动电路,本实施例提供的降频装置可以适用于,例如核电站的DCS或者FPGA控制器中的高频处理信号,并将这些高频处理信号,转换为低频信号,直接控制系统中某个具体的指示灯,具体地,可以根据预定的低频信号,来控制指示灯的闪烁周期。
如图2所示,本实施例提供的基于看门狗芯片的降频电路,包括:
看门狗电路模块100,设置成接收第一高频信号,并且将第一高频信号转换成低于第一高频信号频率的第一低频信号;其中看门狗电路,英文叫watch dog timer,是一个定时器电路,有一个输入端,叫喂狗(英文全称kicking the dog or service the dog)或者简称WDI(英文全称Watch Dog Input),以及一个输出端,简称WDO(英文全称Watch DogOutput);
计数器电路模块200,设置成与看门狗电路模块的输出端连接,能够接收第一低频信号,并且将第一低频信号转换成低于第一低频信号频率的第二低频信号;其中,计数器电路在数字系统中主要是对脉冲的个数进行计数,以实现测量、计数和控制的功能,同时兼有分频功能,计数器是由基本的计数单元和一些控制门所组成的逻辑电路,计数单元则由一系列具有存储信息功能的各类触发器构成,这些触发器有RS触发器、T触发器、D触发器及JK触发器等。
因此,上述降频电路中,将看门狗电路和计数器电路进行结合,可以直接先将高频信号转换为较低频率的信号,再由计数器进一步根据需求降低为更低频率的信号,降低了完全由计数器降频电路中,需要过多触发器等元器件,导致的硬件电路设计的复杂性。
本实施例优选地,看门狗电路模块在设定的喂狗时间内如果没有喂狗信号的输入,那么看门狗将输出一个脉冲;并且基于看门狗电路模块的喂狗时间,将第一高频信号直接转换为预定频率的第一低频信号。
本实施例优选地,基于计数器电路模块的的计数脉冲个数,将第一低频信号转换成预定频率的第二低频信号;实际设计中,通过计算得出计数器所需的计数脉冲(根据第一低频信号和第二低频信号之间的倍数关系),当达到计数器设置的值时,则计数器电路模块输出预期频率的信号(第二低频信号)。
本实施例优选地,第一高频信号为MHz级的信号,第一低频信号为KHz级的信号,第二低频信号为Hz级的信号;通常地,第一高频信号的频率通常为1-999MHz,而第一低频信号的频率通常为1-999KHz,第二低频信号的频率通常为1-999Hz。
如图3所示,本实施例还提供一种基于看门狗芯片的降频方法,该方法包括:
S110、接收第一高频信号,并且通过看门狗电路模块将高频信号转换成低于第一高频信号频率的第一低频信号;即根据电路规格的实际需求确定第一高频信号、第一低频信号的大小,然后获取二者之间的倍数关系,在根据该倍数关系和看门狗芯片的时钟周期,确定每个时钟周期内,看门狗芯片的时间为多少,才能得到预定的第一低频信号;
S120、通过计数器电路模块,将第一低频信号转换成低于第一低频信号频率的第二低频信号;优选地,通过计算得出计数器所需的计数脉冲(根据第一低频信号和第二低频信号之间的倍数关系),当达到计数器设置的值时,则计数器电路模块输出预期频率的信号(第二低频信号);进一步地,将第二低频信号输出至后级电路,让后级电路执行具体的输出控制。
本实施例优选地,S110中,看门狗电路模块在设定的喂狗时间内如果没有喂狗信号的输入,那么看门狗将输出一个脉冲;并且基于看门狗电路模块的喂狗时间,将第一高频信号直接转换为预定频率的第一低频信号。
本实施例提供上述方法中,优选地,第一高频信号为MHz级的信号,第一低频信号为KHz级的信号,第二低频信号为Hz级的信号;通常地,第一高频信号的频率通常为1-999MHz,而第一低频信号的频率通常为1-999KHz,第二低频信号的频率通常为1-999Hz。
因此,上述降频方法中,将看门狗电路和计数器电路进行结合,可以直接先将高频信号转换为较低频率的信号,再由计数器进一步根据需求降低为更低频率的信号,降低了完全由计数器降频电路中,需要过多触发器等元器件,导致的硬件电路设计的复杂性。
如图4所示,为本发明提供另一实施例中基于看门狗芯片的降频电路的电路图,该电路作为图2对应降频电路的一种具体实现方案,包括:
看门狗电路模块,如图4中上方虚线框对应的电路;其中,看门狗芯片102,可以是但不限于LTC2901系列的作为监视器用的芯片,该看门狗芯片102设置有喂狗信号输入端(WDI)101和喂狗输出信号端(WDO)103;假如链路的通信周期为t1,看门狗电路的喂狗时间是t2;如果在喂狗时间t2内,链路中一直有通信,那么看门狗的输出端WDO一直输出高电平;如果在喂狗时间t2内无喂狗信号,即通信链路在t2时间内没有进行通信,那么看门狗的输出端WDO输出低电平,直至WDI端有喂狗信号。
计数器电路模块,如图4中下方虚线框对应的电路;计数器电路包括:分频芯片104,该分频芯片104可以是但不限于型号为74HC393的计数器芯片;与分频芯片104连接的逻辑触发器构成的芯片105,芯片105可以是但不限于CD74HC08系列的逻辑触发器芯片;
本实施例中,计数器电路模块还与LED驱动电路107连接,通过LED驱动电路107触发LED106的闪烁频率。
优选地,如果链路中的高频信号是差分信号,那么需要使用芯片(例如485芯片)将差分信号转换为单端信号,然后直接连接至看门狗芯片的WDI输入端;如果链路中的高频信号是单端信号,那么可以直接将该高频信号接至看门狗芯片的WDI输入端。
由于本实施例提供的硬件电路中元器件本身和现有技术相同,所以下面重点介绍本实施例中看门狗电路模块和计数器电路模块配合使用的方式,通过二者的配合,如何实现降频的过程。
假设本实施例适用于的降频装置/电路,适用于10M通信链路中,LED灯可以指示通信链路的状态,如果链路中有数据进行通信,那么该灯将会闪烁;因为该链路的通信速率为10Mbps,如果未采用本发明实施例提供的降频短路处理,由于通信链路中信号频率非常高,用链路中的时钟信号直接驱动LED电路,那么LED灯将处于常亮的状态,所以必须对该信号进行降频处理。
由于喂狗时间内没有喂狗信号,则在WDO管脚输出低电平信号,如果有喂狗信号,则在WDO管脚输出高电平;所以在一定的通信周期内,通过配置喂狗时间,看门狗的WDO管脚会产生固定个数的脉冲,然后根据实际的应用去配置计数器需要的计数脉冲的个数,在结合计数器电路的降频特性,可以控制LED灯的闪烁频率。例如,假设该链路的通信周期为20ms,在一个通信周期中会有两段空闲时间,此时该链路中是没有数据交互的,每段空闲时间约为2ms。根据该链路的通信特点,可以配置看门狗的喂狗时间为200us,如果在200us内没有喂狗信号,则在WDO管脚输出低电平信号,如果有喂狗信号,则在WDO管脚输出高电平。因此,在20ms的通信周期内,看门狗的WDO管脚会产生两个脉冲,然后根据实际的应用去配置计数器需要的计数脉冲的个数,以此来控制LED灯的闪烁频率。具体地,高频信号经过看门狗芯片降频后输出第一低频信号,然后第一低频信号接至芯片104(两路4位计数器)的A路脉冲计数端,根据LED灯所需的闪烁频率来配置计数脉冲的个数。如果在20ms的通信周期内,看门狗的WDO管脚产生两个脉冲,而LED的闪烁周期为200ms,即LED亮100ms然后熄灭100ms,那么芯片104需计10个脉冲,此时芯片104的A路输出为1010,将A路输出送入芯片105,将芯片105的输出接至104的A路清零端和B路计数端,只有当芯片104的A路输出为1010时芯片105才输出1,此时清零104的A路计数个数,使其A路从零重新开始计数,同时芯片104的B路输出为0001,此时三极管Q1导通,点亮LED灯,直到104的A路再次输出1010时104的B路输出为0000,此时三极管Q1截止,LED灯才会熄灭,整个过程中LED灯点亮100ms然后熄灭100ms,从而达到所要求的效果。
采用本发明实施例提供的上述技术方案,可以至少获得以下有益效果中的一种:
1、将看门狗电路和计数器电路进行结合,可以直接先将高频信号转换为较低频率的信号,再由计数器进一步根据需求降低为更低频率的信号,降低了由于计数器降频需要过多触发器等元器件,导致的硬件电路设计的复杂性。
2、如果使用由计数器搭建的降频电路去降频,那么需要多个计数器逐级进行降频,会占用较多的PCB(英文全称Printed Circuit Board,印刷电路板)空间;本发明提供的技术方案使用看门狗芯片直接将高频信号转换为较低频率的信号,节省了空间。
本领域普通技术人员可以理解:实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时,执行包括上述各方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后需要说明的是,上述说明仅是本发明的最佳实施例而已,并非对本发明做任何形式上的限制。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围内,都可利用上述揭示的做法和技术内容对本发明技术方案做出许多可能的变动和简单的替换等,这些都属于本发明技术方案保护的范围。
Claims (8)
1.一种基于看门狗芯片的降频电路,其特征在于,包括:
看门狗电路模块,设置成接收第一高频信号,并且将所述第一高频信号转换成低于第一高频信号频率的第一低频信号;其中,根据电路规格的实际需求确定第一高频信号、第一低频信号的大小,然后获取二者之间的倍数关系,再根据该倍数关系和看门狗芯片的时钟周期,确定每个时钟周期内,看门狗芯片的时间为多少,得到预定的第一低频信号,并且所述第一高频信号为MHz级的信号,所述第一低频信号为KHz级的信号;
计数器电路模块,设置成与所述看门狗电路模块的输出端连接,能够接收所述第一低频信号,并且将所述第一低频信号转换成低于所述第一低频信号频率的第二低频信号;其中,所述第二低频信号为Hz级的信号。
2.根据权利要求1所述的降频电路,其特征在于,所述看门狗电路模块在设定的喂狗时间内如果没有喂狗信号的输入,那么看门狗将输出一个脉冲;并且基于所述看门狗电路模块的喂狗时间,将所述第一高频信号直接转换为预定频率的所述第一低频信号。
3.根据权利要求1所述的降频电路,其特征在于,基于所述计数器电路模块的计数脉冲个数,将所述第一低频信号转换成预定频率的所述第二低频信号。
4.一种基于看门狗芯片的降频装置,其特征在于,包括:
第一高频信号产生电路,用于产生第一高频的频率信号;
如权利要求1-3中任意一种所述基于看门狗芯片的降频电路;所述降频电路接收所述第一高频信号产生装置产生的第一高频的频率信号;
后级电路,接收所述降频电路转换后的第二低频信号。
5.根据权利要求4所述的降频装置,其特征在于,所述后级电路包括指示灯和指示灯驱动电路。
6.一种基于看门狗芯片的降频方法,其特征在于,包括:
接收第一高频信号,并且通过看门狗电路模块将所述高频信号转换成低于第一高频信号频率的第一低频信号;其中,根据电路规格的实际需求确定第一高频信号、第一低频信号的大小,然后获取二者之间的倍数关系,再根据该倍数关系和看门狗芯片的时钟周期,确定每个时钟周期内,看门狗芯片的时间为多少,得到预定的第一低频信号,并且所述第一高频信号为MHz级的信号,所述第一低频信号为KHz级的信号;
通过计数器电路模块,将所述第一低频信号转换成低于所述第一低频信号频率的第二低频信号;其中,所述第二低频信号为Hz级的信号。
7.根据权利要求6所述的降频方法,其特征在于,所述看门狗电路模块在设定的喂狗时间内如果没有喂狗信号的输入,那么看门狗将输出一个脉冲;并且基于所述看门狗电路模块的喂狗时间,将所述第一高频信号直接转换为预定频率的所述第一低频信号。
8.根据权利要求6所述的降频方法,其特征在于,基于所述计数器电路模块的计数脉冲个数,将所述第一低频信号转换成预定频率的所述第二低频信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710530407.9A CN107248855B (zh) | 2017-06-29 | 2017-06-29 | 基于看门狗芯片的降频电路、装置和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710530407.9A CN107248855B (zh) | 2017-06-29 | 2017-06-29 | 基于看门狗芯片的降频电路、装置和方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107248855A CN107248855A (zh) | 2017-10-13 |
CN107248855B true CN107248855B (zh) | 2023-10-13 |
Family
ID=60014375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710530407.9A Active CN107248855B (zh) | 2017-06-29 | 2017-06-29 | 基于看门狗芯片的降频电路、装置和方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107248855B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110514973A (zh) * | 2019-10-14 | 2019-11-29 | 云南电网有限责任公司电力科学研究院 | 检测局部放电光辐射强度的光子计数装置和方法 |
CN117789805B (zh) * | 2024-02-26 | 2024-07-02 | 上海励驰半导体有限公司 | 信号监测方法、装置、芯片及电子设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009205276A (ja) * | 2008-02-26 | 2009-09-10 | Nec System Technologies Ltd | ウォッチドッグタイマ制御装置、ウォッチドッグタイマ制御方法およびプログラムならびにcpuシステム |
CN103324546A (zh) * | 2013-06-25 | 2013-09-25 | 杭州华三通信技术有限公司 | 一种延时喂狗的方法及装置 |
CN105334936A (zh) * | 2015-11-26 | 2016-02-17 | 济南大学 | 一种基于可编程逻辑芯片的复位系统 |
CN106766664A (zh) * | 2017-01-20 | 2017-05-31 | 美的集团股份有限公司 | 冰箱及其压缩机的变频控制板的降功耗控制方法和装置 |
-
2017
- 2017-06-29 CN CN201710530407.9A patent/CN107248855B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009205276A (ja) * | 2008-02-26 | 2009-09-10 | Nec System Technologies Ltd | ウォッチドッグタイマ制御装置、ウォッチドッグタイマ制御方法およびプログラムならびにcpuシステム |
CN103324546A (zh) * | 2013-06-25 | 2013-09-25 | 杭州华三通信技术有限公司 | 一种延时喂狗的方法及装置 |
CN105334936A (zh) * | 2015-11-26 | 2016-02-17 | 济南大学 | 一种基于可编程逻辑芯片的复位系统 |
CN106766664A (zh) * | 2017-01-20 | 2017-05-31 | 美的集团股份有限公司 | 冰箱及其压缩机的变频控制板的降功耗控制方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
CN107248855A (zh) | 2017-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1801621B (zh) | 硬知识产权块的输出报告方法 | |
CN100550631C (zh) | 脉冲宽度调制装置 | |
US20140375226A1 (en) | Signal process method, signal process circuit and led dimming circuit thereof | |
CN107248855B (zh) | 基于看门狗芯片的降频电路、装置和方法 | |
CN102694616B (zh) | 时钟检测电路、时钟电路及时钟异常检测方法 | |
DE112013003290B4 (de) | Verwendung der Geräteleerlaufzeit-Information zur Optimierung der Energieeffizienz | |
DE112011105674T5 (de) | Datenwiederherstellung bei niedriger Energie unter Verwendung von Übertaktung | |
CN107562163B (zh) | 一种具有稳定复位控制的数字逻辑电路 | |
CN107610445B (zh) | 红外自学习的数据编码方法及其电路 | |
DE112016002432T5 (de) | Ultrabreitbandsender niedriger Leistung | |
CN105490522A (zh) | 稳压电荷泵装置及其控制方法 | |
DE112013003712T5 (de) | Impulsbreitenmodulations-Empfängerschaltungsanordnung | |
CN105376070A (zh) | 电源芯片自适应供应以太网包交换芯片运行电压的方法及系统 | |
CN109240130A (zh) | 可程序化接脚位准的控制电路 | |
CN202584690U (zh) | 一种led显示屏恒流驱动控制系统 | |
CN102467674B (zh) | 一种超高频标签fm0编码数字信号电路及其实现方法 | |
CN208335053U (zh) | 一种脉冲信号发生器 | |
CN214409638U (zh) | 一种射频数据采集处理主板及装置 | |
US12088298B2 (en) | Computing apparatus triggered by an edge of a supply-line signal with a pulse width counter | |
TWI727450B (zh) | 電源供應電路以及運作方法 | |
CN103441791A (zh) | 一种星载数据传输发射装置及其输入信号的选择方法 | |
CN109379812B (zh) | Led自动编码地址电路以及编码方法 | |
CN110995202B (zh) | 一种数字滤波装置及方法 | |
US9274170B2 (en) | Semiconductor device | |
CN110120805B (zh) | 逻辑功能块、逻辑电路、集成电路及电子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |