CN108807434A - 摄像装置及照相机系统 - Google Patents

摄像装置及照相机系统 Download PDF

Info

Publication number
CN108807434A
CN108807434A CN201810244783.6A CN201810244783A CN108807434A CN 108807434 A CN108807434 A CN 108807434A CN 201810244783 A CN201810244783 A CN 201810244783A CN 108807434 A CN108807434 A CN 108807434A
Authority
CN
China
Prior art keywords
mentioned
electrode
voltage
transistor
photographic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810244783.6A
Other languages
English (en)
Other versions
CN108807434B (zh
Inventor
平濑顺司
村上雅史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN108807434A publication Critical patent/CN108807434A/zh
Application granted granted Critical
Publication of CN108807434B publication Critical patent/CN108807434B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B7/00—Mountings, adjusting means, or light-tight connections, for optical elements
    • G02B7/02—Mountings, adjusting means, or light-tight connections, for optical elements for lenses
    • G02B7/04—Mountings, adjusting means, or light-tight connections, for optical elements for lenses with mechanism for focusing or varying magnification
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B13/00—Optical objectives specially designed for the purposes specified below
    • G02B13/16—Optical objectives specially designed for the purposes specified below for use in conjunction with image converters or intensifiers, or for use with projectors, e.g. objectives for projection TV

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Optics & Photonics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一种能够对光电变换部施加高电压并且能够得到高密度化高特性的摄像装置。具备像素和第1电压供给电路；像素包括：光电变换部，包括像素电极、对置电极、和位于两者之间将光变换为电荷的光电变换膜；放大晶体管，具有第1源极、第1漏极及第1栅极，第1栅极连接于像素电极；复位晶体管，具有第2源极、第2漏极及第2栅极，第2源极及第2漏极的一方被连接到像素电极；反馈晶体管，具有第3源极及第3漏极，第3源极及第3漏极的一方被连接到第2源极及第2漏极的另一方；第1电压供给电路向对置电极供给第1电压；如果在第2源极及第2漏极的一方与第2栅极之间供给限幅电压以上的电压则复位晶体管关闭；限幅电压比第1电压小。

Description

摄像装置及照相机系统
技术领域
本公开涉及摄像装置。本公开特别涉及具有包括层叠在半导体基板上的光电变换膜的光电变换部的摄像装置。
背景技术
作为MOS(Metal Oxide Semiconductor：金属氧化物半导体)型的摄像装置，提出了层叠型的摄像装置。在层叠型的摄像装置中，在半导体基板的表面层叠光电变换膜，将在光电变换膜内通过光电变换产生的电荷储存到电荷储存区域中。电荷储存区域被称作“浮动扩散”。摄像装置使用形成在半导体基板上的CCD(Charge Coupled Device：电荷耦合器件)电路或 CMOS(Complementary MOS：互补金属氧化物半导体)电路将该储存的电荷读出。例如专利文献1公开了这样的摄像装置。
专利文献1：日本特开2009－164604号公报
发明内容
要求更高动态范围的摄像装置。
作为本公开之一的摄像装置，具备像素和第1电压供给电路；所述像素包括：光电变换部，包括像素电极、对置于上述像素电极的对置电极、和位于上述对置电极与上述像素电极之间并将光变换为电荷的光电变换膜；放大晶体管，具有第1源极、第1漏极及第1栅极，上述第1栅极连接到上述像素电极；复位晶体管，具有第2源极、第2漏极及第2栅极，上述第2源极及上述第2漏极中的一方连接到上述像素电极；以及反馈晶体管，具有第3源极及第3漏极，上述第3源极及上述第3漏极中的一方连接到上述第2源极及上述第2漏极中的另一方；所述第1电压供给电路向上述对置电极供给第1电压；上述复位晶体管具有如下特性：如果在上述第2源极及上述第2漏极中的上述一方与上述第2栅极之间供给限幅电压以上的电压，则上述复位晶体管成为关闭；上述限幅电压比上述第1电压小。
根据本公开的一技术方案，能够实现高动态范围的摄像装置。
附图说明
图1是示意地表示有关实施方式1的摄像装置的例示性的电路结构的图。
图2是表示有关实施方式1的像素的例示性的电路结构的图。
图3是示意地表示有关实施方式1的像素的设备构造的剖面图。
图4是用来说明有关实施方式1的第一模式下的晶体管的动作的一例的时序图。
图5是用来说明有关实施方式1的第二模式下的晶体管的动作的一例的时序图。
图6是在电路图上示意地表示有关实施方式1的作为比较高电压的区和没有达到高电压的区的图。
图7是表示有关实施方式1的复位晶体管的反偏压效应的图。
图8是用来说明有关实施方式1的摄像装置的例示性的制造方法的示意性的剖面图。
图9是用来说明有关实施方式1的摄像装置的例示性的制造方法的示意性的剖面图。
图10是用来说明有关实施方式1的摄像装置的例示性的制造方法的示意性的剖面图。
图11是表示有关实施方式2的使用像素内反馈的像素的例子的电路结构的图。
图12是示意地表示使用MIM的像素的设备构造的另一例的剖面图。
图13是表示图12所示的像素中的上部电极、电介体层及下部电极的配置的一例的示意性的平面图。
图14是表示有关实施方式4的具备摄像装置的照相机系统的结构例的示意图。
具体实施方式
本公开的一技术方案的概要是以下这样的。
[项目1]
一种摄像装置，具备像素和第1电压供给电路；所述像素包括：光电变换部，包括像素电极、对置于上述像素电极的对置电极、和位于上述对置电极与上述像素电极之间并将光变换为电荷的光电变换膜；放大晶体管，具有第1源极、第1漏极及第1栅极，上述第1栅极连接到上述像素电极；复位晶体管，具有第2源极、第2漏极及第2栅极，上述第2源极及上述第2漏极中的一方连接到上述像素电极；以及反馈晶体管，具有第3源极及第3漏极，上述第3源极及上述第3漏极中的一方连接到上述第2源极及上述第2漏极中的另一方；所述第1电压供给电路向上述对置电极供给第1电压；上述复位晶体管具有如下特性：如果在上述第2源极及上述第2 漏极中的上述一方与上述第2栅极之间供给限幅电压以上的电压，则上述复位晶体管成为关闭；上述限幅电压比上述第1电压小。
[项目2]
如项目1所述的摄像装置，具备对上述放大晶体管的上述第1源极及第1漏极中的一方供给第2电压的第2电压供给电路；上述限幅电压比上述第2电压小。
[项目3]
如项目1所述的摄像装置，上述反馈晶体管具有第1栅极绝缘膜和位于上述第1栅极绝缘膜之上的第1栅极电极；上述复位晶体管具有第2栅极绝缘膜和位于上述第2栅极绝缘膜之上的第2栅极电极；上述第1栅极绝缘膜的有效膜厚比上述第2栅极绝缘膜的有效膜厚小。
[项目4]
如项目3所述的摄像装置，上述第1栅极绝缘膜的有效膜厚是上述第2 栅极绝缘膜的有效膜厚的80％以下。
[项目5]
如项目4所述的摄像装置，上述第1栅极绝缘膜的有效膜厚是上述第2 栅极绝缘膜的有效膜厚的50％以下。
[项目6]
如项目5所述的摄像装置，上述第1栅极绝缘膜的有效膜厚是上述第2 栅极绝缘膜的有效膜厚的30％以上。
[项目7]
如项目1～6中任一项所述的摄像装置，上述像素具备：连接在上述复位晶体管的上述第2源极与上述第2漏极之间的第1电容元件；和连接到上述复位晶体管的上述第2源极及上述第2漏极中的上述另一方的第2电容元件；上述第2电容元件具备第1电极、与上述第1电极对置的第2电极、和位于上述第1电极及上述第2电极之间的电介体层；上述电介体层的有效膜厚比上述第2栅极绝缘膜的有效膜厚小。
[项目8]
如项目7所述的摄像装置，上述电介体层的有效膜厚比上述第1栅极绝缘膜的有效膜厚小。
[项目9]
如项目1～8中任一项所述的摄像装置，具备：第1布线，连接到上述复位晶体管的上述第2源极及上述第2漏极中的上述另一方，并被施加第3 电压；第2布线，与上述第1布线邻接，被施加与上述第3电压不同的第4 电压；第3布线，将上述像素电极与上述第1栅极连接；以及第4布线，与上述第3布线邻接；上述第1布线与上述第2布线的间隔，比上述第3 布线与上述第4布线的间隔小。
[项目10]
一种照相机系统，具备：上述项目1～9中任一项所述的摄像装置；透镜光学系统，使上述摄像装置成像；以及照相机信号处理部，处理从上述摄像装置输出的信号。
(实施方式1)
在详细地说明实施方式之前，说明本申请发明者的认识。
已知在半导体基板上形成有光电二极管的所谓CCD图像传感器或 CMOS图像传感器中，通过在4Tr读出电路中使用相关双采样(Correlated double sampling(CDS))，能够将kTC噪声除去。另一方面，在典型的层叠型的摄像装置中，为了光电变换部与半导体基板之间的电的连接，在光电变换部与半导体基板之间夹装金属布线或金属层。因此，难以将由光电变换部的像素电极收集的电荷完全传输给半导体基板中的浮动扩散。因而，在层叠型的摄像装置中，单纯地采用相关双采样不能说有效。希望在层叠型的摄像装置中降低kTC噪声。此外，希望在层叠型的摄像装置中扩大动态范围。
图1示意地表示有关实施方式1的摄像装置的例示性的电路结构。
图1所示的摄像装置101具备多个像素11和外围电路。多个像素11 通过二维地排列在半导体基板上而形成像素区域。
在图1所示的例子中，多个像素11在行方向及列方向上排列。在本说明书中，行方向及列方向是指行及列分别延伸的方向。即，在附图中，纸面中的垂直方向是列方向，水平方向是行方向。多个像素11也可以一维地排列。
像素11分别连接在电源布线22上。在电源布线22上连接着电压供给电路72，电压供给电路72经由电源布线22将规定的电源电压AVDD向像素11供给。如后面详细说明那样，像素11分别包括具有层叠在半导体基板上的光电变换膜的光电变换部。此外，如图示那样，摄像装置101具有用来对全部的光电变换部施加相同的一定电压的储存控制线17。
摄像装置101的外围电路包括垂直扫描电路16(也称作“行扫描电路”)、负荷电路19、列信号处理电路20(也称作“行信号储存电路”)、水平信号读出电路21(也称作“列扫描电路”)和反转放大器24。在图示的结构中，列信号处理电路20、负荷电路19及反转放大器24被按照二维排列的像素11的每个列配置。即，在该例中，外围电路包括多个列信号处理电路20、多个负荷电路19和多个反转放大器24。
垂直扫描电路16被连接在地址信号线30及复位信号线26上。垂直扫描电路16通过对地址信号线30施加规定的电压，以行单位选择配置在各行中的多个像素11。由此，执行所选择的像素11的信号电压的读出。在图示的例子中，垂直扫描电路16也连接在反馈控制线28及灵敏度调整线32 上。如后述那样，通过垂直扫描电路16对反馈控制线28施加规定的电压，能够形成使像素11的输出负反馈的反馈电路。此外，垂直扫描电路16能够经由灵敏度调整线32对多个像素11供给规定的电压。如后面详细说明那样，在本公开中，像素11分别在像素内具有1个以上的电容元件。在本说明书中，“电容元件(capacitor)”是指在电极之间夹着绝缘膜等的电介体的构造。本说明书中的“电极”并不限定于由金属形成的电极，广泛地解释为包含多晶硅层等。本说明书中的“电极”也可以是半导体基板的一部分。
配置在各列中的像素11经由对应于各列的垂直信号线18电连接在列信号处理电路20上。在垂直信号线18上电连接着负荷电路19。列信号处理电路20进行以相关双采样为代表的噪声抑制信号处理及模拟－数字变换 (AD变换)等。在与像素11的列对应而设置的多个列信号处理电路20 上，电连接着水平信号读出电路21。水平信号读出电路21将信号从多个列信号处理电路20向水平共用信号线23依次读出。
在图1所例示的结构中，多个反转放大器24对应于各列而设置。反转放大器24的负侧的输入端子连接在对应的垂直信号线18上。对于反转放大器24的正侧的输入端子供给规定的电压。规定的电压例如是1V或1V 附近的正电压。此外，反转放大器24的输出端子经由与各列对应设置的反馈线25，连接在具有与该反转放大器24的负侧的输入端子的连接的多个像素11上。反转放大器24构成使来自像素10的输出负反馈的反馈电路的一部分。也可以将反转放大器24称作反馈放大器。反转放大器24包括用来使反转放大增益变化的增益调整端子24a。反转放大器24的动作后述。
图2表示图1所示的像素11的例示性的电路结构。像素11包括光电变换部15和信号检测电路SC。
光电变换部15典型的是具有在对置电极15a与像素电极15c之间夹着光电变换膜15b的构造。如在后面参照附图说明那样，光电变换膜15b被层叠在形成像素11的半导体基板上。光电变换膜15b由有机材料或非晶硅等的无机材料形成。光电变换膜15b也可以包括由有机材料构成的层和由无机材料构成的层。
在光电变换膜15b的受光面侧设有对置电极15a。对置电极15a由ITO 等的透明的导电性材料形成。在经由光电变换膜15b与对置电极15a对置的一侧设置像素电极15c。像素电极15c将在光电变换膜15b中通过光电变换发生的电荷收集。像素电极15c由铝、铜等的金属、金属氮化物、或通过掺杂杂质而被赋予了导电性的多晶硅等形成。
如图示那样，对置电极15a连接在储存控制线17上，像素电极15c连接在电荷储存区域44。电荷储存区域44也称作浮动扩散节点44。在储存控制线17上连接着电压供给电路71，电压供给电路71经由存储控制线17 控制对置电极15a的电位。由此，能够将通过光电变换产生的空穴－电子对中的空穴及电子的某一方用像素电极15c收集。在作为信号电荷而利用空穴的情况下，只要使对置电极15a的电位比像素电极15c高就可以。以下，例示作为信号电荷而利用空穴的情况。例如10V左右的电压经由储存控制线17被施加在对置电极15a上。由此，信号电荷被储存到电荷储存区域44中。当然，作为信号电荷也可以利用电子。
像素11具有的信号检测电路SC具备放大晶体管34和复位晶体管36。此外，像素11包括第一电容元件41及第二电容元件42串联连接而成的电容电路45。第一电容元件41及第二电容元件42具有在电极间夹着电介体层的构造。在图示的结构中，第二电容元件42具有比第一电容元件41大的电容值。在图2所例示的结构中，复位晶体管36的源极及漏极中的一方及第一电容元件41的一方的电极连接在电荷储存区域44上。即，它们具有与像素电极15c的电连接。
复位晶体管36的源极及漏极中的另一方及第一电容元件41的另一方的电极连接在第二电容元件42的一方的电极上。即，在该例中，第一电容元件41并联连接在复位晶体管36上。通过将第一电容元件41与复位晶体管36并联连接，能够减少对于电荷储存区域44的晶体管结泄漏。因而，能够减小暗电流。以下，有时将包括第一电容元件41与第二电容元件42 的连接点的节点称作复位漏极节点46。
第二电容元件42的电极中的没有连接在复位漏极节点46上的一方的电极连接在灵敏度调整线32上。灵敏度调整线32的电位被设定为基准电位。基准电位例如是0V。灵敏度调整线32的电位在摄像装置101的动作时不需要被固定。例如，也可以从垂直扫描电路16供给脉冲电压。如后述那样，灵敏度调整线32能够用于电荷储存区域44的电位的控制。
当然，在摄像装置101的动作时，灵敏度调整线32的电位也可以被固定。如图示那样，放大晶体管34的栅极连接在电荷储存区域44上。换言之，放大晶体管34的栅极具有与像素电极15c的电连接。放大晶体管34 的源极及漏极的一方(如果是N沟道MOS则是漏极)连接在电源布线22 (源极跟随器电源)上，另一方连接在垂直信号线18上。即，对于放大晶体管34的源极及漏极的一方供给电源电压AVDD。由放大晶体管34和负荷电路19(在图2中未图示，参照图1)形成源极跟随器电路。放大晶体管34将由光电变换部15生成的信号放大。
如图示那样，像素11包括地址晶体管40。地址晶体管40的源极或漏极连接在放大晶体管34的源极及漏极中的没有连接在电源布线22上的一侧。地址晶体管40的栅极连接在地址信号线30上。在图2所例示的结构中，地址晶体管40构成信号检测电路SCO一部分。
与储存在电荷储存区域44中的信号电荷的量对应的电压被施加在放大晶体管34的栅极上。放大晶体管34将该电压放大。被放大晶体管34放大的电压作为信号电压被地址晶体管40有选择地读出。
在图2所例示的结构中，像素11还包括反馈晶体管38。反馈晶体管 38的源极及漏极的一方连接在复位漏极节点46上，另一方连接在反馈线 25上。即，在图示的结构中，复位漏极节点46经由反馈晶体管38连接在反馈线25上。反馈晶体管38的栅极连接在反馈控制线28上。如后面详细说明那样，通过控制反馈控制线28的电压，能够形成使信号检测电路SC的输出反馈(这里是负反馈)的反馈电路FC。
另外，放大晶体管34、复位晶体管36、地址晶体管40及反馈晶体管 38分别既可以是N沟道MOS，也可以是P沟道MOS。也不需要将它们的全部统一为N沟道MOS或P沟道MOS的某种。以下，例示放大晶体管 34、复位晶体管36、地址晶体管40及反馈晶体管38是N沟道MOS的情况。作为晶体管，除了电场效应晶体管(FET)以外，也可以使用双极晶体管。
(像素的设备构造)
接着，参照图3说明像素11的设备构造的一例。如已经说明那样，像素11排列在半导体基板上。这里，说明作为半导体基板2(参照图3)而使用P型硅(Si)基板的例子。
如图3所示，像素11在半导体基板2上具有光电变换部15。在图示的例子中，在半导体基板2上层叠着层间绝缘层4s、4a、4b及4c，在它们之上层叠着光电变换部15的光电变换膜15b。在光电变换膜15b中来自被摄体的光入射的一侧的受光面15h上设有对置电极15a。在受光面15h的相反侧的面上配置有像素电极15c。
像素电极15c在多个像素11之间被电分离。在图3所例示的结构中，半导体基板2具有有比较高的受主浓度的阱2w和源极/漏极扩散层2d。这里，阱2w是P型杂质区域，源极/漏极扩散层2d是N型杂质区域。
如图示那样，反馈晶体管38包括2个源极/漏极扩散层2d、形成在半导体基板2上的第一栅极绝缘膜38g、和形成在第一栅极绝缘膜38g上的第一栅极电极38e。在作为源极或漏极的2个源极/漏极扩散层2d之间形成沟道区域38c。
同样，复位晶体管36包括2个源极/漏极扩散层2d、形成在半导体基板2上的第二栅极绝缘膜36g、和形成在第二栅极绝缘膜36g上的第二栅极电极36e。在作为源极或漏极的2个源极/漏极扩散层2d之间形成沟道区域 36c。
在图示的例中，复位晶体管36及反馈晶体管38共有源极/漏极扩散层 2d中的1个。此外，放大晶体管34也同样，包括2个源极/漏极扩散层2d、形成在半导体基板2上的第三栅极绝缘膜34g、和形成在第三栅极绝缘膜 34g上的第三栅极电极34e。
另外，在图3中，没有表示放大晶体管34中的2个源极/漏极扩散层 2d，而表示形成在第二栅极绝缘膜34g、第二栅极电极34e及2个源极/漏极扩散层2d之间的沟道区域34c。地址晶体管40也具有与放大晶体管34 大致同样的结构。
半导体基板2具有用于元件间的电分离的元件分离区域2s。在该例中，复位晶体管36及反馈晶体管38的组，和放大晶体管34及地址晶体管40 的组通过元件分离区域2s分离。半导体基板2具有电极区域42c。电极区域42c通过被元件分离区域2s包围而被与像素11的4个晶体管(放大晶体管34、复位晶体管36、反馈晶体管38及地址晶体管40)电分离。
在图3所例示的结构中，第二电容元件42包括设在电极区域42c上的电介体层42g、和经由电介体层42g与半导体基板2的一部分对置的第一电极42e。电介体层42g由电介体构成。第二电容元件42与复位晶体管36 的源极及漏极中的没有连接在电荷储存区域44上的一侧电连接。在这里说明的实施方式中，第二电容元件42是所谓的MIS电容器，但也可以是后述的MIM(金属－绝缘体－金属)电容器。此外，第二电容元件42的第一电极42e也可以不是由金属形成的电极，而是由多晶硅形成的电极。半导体基板2中的作为与第一电极42e对置的部分的电极区域42c作为第二电容元件42的第二电极发挥功能。电极区域42c与灵敏度调整线32(参照图2)电连接。在电极区域42c上，经由灵敏度调整线32从电压源(这里是垂直扫描电路16)施加规定的电压。通过控制电极区域42c的电位，可以控制电荷储存区域44的电位。换言之，通过经由灵敏度调整线32调整向电极区域42c供给的电压，能够调整摄像装置101的灵敏度。
另外，当从半导体基板2的法线方向观察时，电介体层42g的形状及面积不需要与电极区域42c的形状及面积一致。电介体层42g不需要将电极区域42c的整体覆盖。电介体层42g也可以形成在将电极区域42c包围的元件分离区域2s上。例如通过离子注入，作为杂质浓度比阱2w的部分高的区域也可以形成电极区域42c。或者，也可以作为与阱2w的导电型不同的导电型的区域而形成电极区域42c。
此外，在图中，电介体层42g的厚度用与复位晶体管36的第二栅极绝缘膜36g及反馈晶体管38的第一栅极绝缘膜38g相同的厚度表示，但并不需要这样设定。在本实施方式的情况下，电介体层42g的有效膜厚比复位晶体管36的第二栅极绝缘膜36g的有效膜厚小，此外，比反馈晶体管38 的第一栅极绝缘膜38g的有效膜厚小。
如图3所示，上部电极41w将复位晶体管36的源极或漏极(源极/漏极扩散层2d)与放大晶体管34的第三栅极电极34e电连接。另外，本说明书中的“上部”及“下部”的用语用于表示部件间的相对的配置，不是限定本公开的摄像装置的姿态的意思。在图3所例示的结构中，上部电极41w 经由接触插塞cpa、布线层6s、通孔va、布线层6a、通孔vb、布线层6b 及通孔vc与像素电极15c电连接。典型的是，接触插塞cpa、布线层6s、 6a及6b以及通孔va～vc由铜等的金属形成。多晶硅插塞sp2、上部电极 41w、接触插塞cpa、布线层6s、6a及6b、通孔va～vc、以及复位晶体管 36的源极及漏极的一方(这里是漏极)作为电荷储存区域发挥功能。
如图示那样，上部电极41w延伸到第二电容元件42的第一电极42e 之上。由上部电极41w、第一电极42e和夹在它们之间的绝缘膜41g形成第一电容元件41。换种说法，第一电容元件41包括第二电容元件42的第一电极42e、形成在第一电极42e上的绝缘膜41g和连接在光电变换部15 的像素电极15c上的上部电极41w。第一电容元件41的上部电极41w当从半导体基板2的法线方向观察时，其至少一部分经由绝缘膜41g与第一电极42e重叠。在该例中，第一电容元件41和第二电容元件42具有用来形成电容元件的2个电极中的1个。另外，绝缘膜41g可以是层间绝缘层4S 的一部分。
这样，绝缘膜41g既可以是形成在半导体基板2上的层间绝缘层的一部分，也可以是与层间绝缘层不同的单独的绝缘膜(或绝缘层)。这里，第一电容元件41的上部电极41w与第二电容元件42的第一电极42e同样，由多晶硅形成。具有在由多晶硅形成的2个电极之间夹着电介体的构造的电容元件的CV曲线在比较宽的电压范围中具有平坦的部分。随着电荷储存区域44的电压对应于光量而变化，第一电容元件41的电极间的电压呈现比较大的变动。如果将构成第一电容元件41的2个电极用多晶硅形成，则能够在抑制元件尺寸的增大的同时，实现具有平坦的CV特性的高精度的电容元件，所以是有益的。此外，如后述那样，还能够得到抑制摄像装置的制造工序中的工序数的增大的优点。
(摄像装置101的动作的概略)
接着，参照附图说明摄像装置101的动作的一例。如以下说明，根据图2所例示的结构，通过适当地控制复位晶体管36及反馈晶体管38的栅极电压，能够切换灵敏度不同的2个动作模式。这里说明的2个动作模式，是能够以比较高的灵敏度摄像的第一模式及能够以比较低的灵敏度摄像的第二模式。
首先，说明第一模式下的摄像装置101的动作的概略。第一模式是适合于低照度下的摄像的模式。在低照度下，灵敏度较高是有益的。但是，如果灵敏度比较高，则噪声也有可能被放大。根据本实施方式，能够在实现比较高的灵敏度的同时，将kTC噪声的影响降低或除去。
图4是用来说明第一模式下的晶体管的动作的一例的时序图。在图4 中，ADD、RST、FB及GCNT分别示意地表示地址晶体管40的栅极电压、复位晶体管36的栅极电压、反馈晶体管38的栅极电压及施加在反转放大器24的增益调整端子24a上的电压的变化的一例。在图4所示的例子中，在时刻t0，地址晶体管40、复位晶体管36及反馈晶体管38都是OFF(关闭)。此外，反转放大器24的增益调整端子24a的电压是某个规定的值。为了简单，以下省略电子快门的动作的说明。
首先，通过控制地址信号线30的电位，将地址晶体管40设为ON(开启)(时刻t1)。此时，进行储存在电荷储存区域44中的信号电荷的读出。
接着，通过控制复位信号线26及反馈控制线28的电位，将复位晶体管36及反馈晶体管38设为ON(时刻t2)。由此，将电荷储存区域44与反馈线25经由复位晶体管36及反馈晶体管38连接，形成使信号检测电路 SC的输出负反馈的反馈电路FC。通过使反馈晶体管38夹在复位漏极节点 46与反馈线25之间，能够由复位晶体管36有选择地形成反馈电路FC而使光电变换部15的信号反馈。
在该例中，将反馈电路FC的形成，对共有反馈线25的多个像素11 中的1个执行。通过地址晶体管40的栅极电压的控制，选择作为反馈电路 FC的形成的对象的像素11，能够对希望的像素11执行后述的复位及噪声消除的至少一方。这里，反馈电路FC是包括放大晶体管34、反转放大器 24及反馈晶体管38的负反馈放大电路。在时刻t1被设为ON的地址晶体管40将放大晶体管34的输出作为对于反馈电路FC的输入供给。
通过将电荷储存区域44与反馈线25电连接，将电荷储存区域44复位。此时，通过将信号检测电路SC的输出负反馈，垂直信号线18的电压收敛于施加在反转放大器24的正侧的输入端子上的目标电压Vref。即，在该例中，复位的基准电压是目标电压Vref。在图2所例示的结构中，可以在电源电压与接地(0V)的范围内任意地设定目标电压Vref。换言之，作为复位的基准电压，只要是一定的范围内，可以利用任意的电压。电源电压例如是3.3V。任意的电压例如是电源电压以外的电压。
此外，在时刻t2，控制反转放大器24的增益调整端子24a的电位，使反转放大器24的增益降低。在反转放大器24中，由于增益G和频带B的积G×B是一定，所以如果使增益G降低，则频带B变宽。频带B变宽，是指截止频率变高。因此，能够加快负反馈放大电路中的上述收敛。
接着，将复位晶体管36设为OFF(时刻t3)。以下，有时将从在时刻 t2将复位晶体管36及反馈晶体管38设为ON起、到将复位晶体管36设为 OFF为止的期间(图4中的时刻t2～时刻t3)称作“复位期间”。在图4 中，将复位期间用箭头Rst示意地表示。通过在时刻t3将复位晶体管36设为OFF而发生kTC噪声。因此，对于复位后的电荷储存区域44的电压加上kTC噪声。
参照图2可知，在反馈晶体管38是ON的期间中，形成了反馈电路FC 的状态继续。因此，如果设反馈电路FC的增益为A，则通过在时刻t3将复位晶体管36设为OFF而发生的kTC噪声被消除到1/(1+A)的大小。在该例中，在即将将复位晶体管36设为OFF之前(即将开始噪声消除之前)的垂直信号线18的电压与施加在反转放大器24的负侧的输入端子上的目标电压Vref大致相等。这样，通过使噪声消除开始时的垂直信号线18 的电压接近于噪声消除后的目标电压Vref，能够在比较短的时间中消除 kTC噪声。以下，有时将从将复位晶体管36设为OFF到将反馈晶体管38 设为OFF的期间(图4中的时刻t3～时刻t4)称作“噪声消除期间”。
在图4中，将噪声消除期间用箭头Nc1示意地表示。此外，在时刻t3，反转放大器24的增益处于降低后的状态。因此，在噪声消除期间的初期，能够高速地进行噪声的消除。接着，在时刻t4，控制反转放大器24的增益调整端子24a的电位，使反转放大器24的增益变高。由此，使噪声电平进一步降低。此时，由于增益G与频带B的积G×B是一定，所以通过提高增益G，频带B变窄。所谓频带B变窄，是指截止频率变低。即，在负反馈放大电路的收敛中需要时间。但是，由于在t3～t4的期间中已经将垂直信号线18的电压控制在收敛水平附近，所以要收敛的电压的幅度变小，能够抑制因频带变窄带来的收敛时间的增大。
这样，根据本实施方式，能够将通过将复位晶体管设为OFF而发生的 kTC噪声缩小，并且将发生的kTC噪声在比较短的时间中消除。
接着，将反馈晶体管38设为OFF(时刻t5)，在规定的期间中执行曝光。通过在时刻t5将反馈晶体管38设为OFF，发生kTC噪声。此时加到电荷储存区域44的电压中的kTC噪声的大小，是在像素11中没有设置第一电容元件41及第二电容元件42而将反馈晶体管38直接连接在电荷储存区域44上的情况下的(Cfd/C2)1/2×(C1/(C1+Cfd))倍。在上述的式中， Cfd、C1及C2分别表示电荷储存区域44的电容值、第一电容元件41的电容值及第二电容元件42的电容值。另外，式中的“×”表示乘法。这样，第二电容元件42的电容值C2越大，发生的噪声自身越小，第一电容元件 41的电容值C1越小，衰减率越大。因而，根据本实施方式，通过适当地设定第一电容元件41的电容值C1及第二电容元件42的电容值C2，能够将通过将反馈晶体管38设为OFF而发生的kTC噪声充分地缩小。
在图4中，将曝光的期间用箭头Exp示意地表示。在曝光的期间中，在规定的定时进行被消除了kTC噪声的复位电压的读出(时刻t6)。另外，由于复位电压的读出所需要的时间是短时间，所以也可以在地址晶体管40 的ON状态保持继续的状态下执行复位电压的读出。通过取在时刻t1与时刻t2之间被读出的信号与在时刻t6被读出的信号的差，能够得到将固定噪声除去的信号。这样，能得到除去了kTC噪声及固定噪声的信号。
另外，在复位晶体管36及反馈晶体管38被设为OFF的状态下，第二电容元件42经由第一电容元件41连接在电荷储存区域44上。这里，设想不经由第一电容元件41而将电荷储存区域44与第二电容元件42直接连接的情况。在此情况下，直接连接了第二电容元件42时的、储存信号电荷的区域整体的电容值是(Cfd+C2)。即，如果第二电容元件42具有比较大的电容值C2，则储存信号电荷的区域整体的电容值也成为较大的值，所以不能得到较高的变换增益(也可以说是较高的SN比)。所以，在本实施方式中，经由第一电容元件41将第二电容元件42连接在电荷储存区域44上。将这样的结构中的储存信号电荷的区域整体的电容值表示为(Cfd+(C1C2) /(C1+C2))。这里，在第一电容元件41具有比较小的电容值C1并且第二电容元件42具有比较大的电容值C2的情况下，储存信号电荷的区域整体的电容值大约为(Cfd+C1)。即，储存信号电荷的区域整体的电容值的增加较小。
这样，通过经由具有比较小的电容值的第一电容元件41将第二电容元件42连接在电荷储存区域44上，能够抑制变换增益的降低。
接着，参照图5，说明能够以比较低的灵敏度进行摄像的第二模式下的摄像装置101的动作的概略。第二模式是适合于高照度下的摄像的模式。在高照度下，灵敏度较低是有利的。在比较低的灵敏度下，噪声的影响较小，另一方面要求信号电荷的储存区域整体的电容较大。
图5是用来说明第二模式下的晶体管的动作的一例的时序图。在参照图4说明的第一模式下，使用复位晶体管36将电荷储存区域44复位。相对于此，在第二模式下，如以下说明，在将复位晶体管36设为ON的原状下，使用反馈晶体管38将电荷储存区域44复位。即，在第二模式的情况下，反馈晶体管38作为复位晶体管发挥功能。如图5所示，在第二模式下，复位晶体管36总是ON。并且，在时刻t1，与第一模式同样，将地址晶体管40设为ON。此时，进行储存在电荷储存区域44中的信号电荷的读出。被施加在反转放大器24的增益调整端子24a上的电压是某个规定的值。
接着，将反馈晶体管38设为ON(时刻t2)。由此，形成使信号检测电路SC的输出负反馈的反馈电路FC，将电荷储存区域44复位。此时，复位的基准电压是被施加在反转放大器24的正侧的输入端子上的目标电压 Vref。此外，在时刻t2，控制反转放大器24的增益调整端子24a的电位，使反转放大器24的增益降低。在反转放大器24中，由于增益G与频带B 的积G×B是一定，所以如果使增益G降低，则频带B变宽。所谓频带B 变宽，是指截止频率变高。因此，能够加快负反馈放大电路中的上述收敛。
接着，将反馈晶体管38设为OFF(时刻t4)。通过将反馈晶体管38设为OFF，发生kTC噪声。在该例中，在时刻t4，反转放大器24的增益是被降低的状态。因此，能够高速地进行负反馈放大电路中的收敛。在时刻 t2，也可以通过控制反转放大器24的增益调整端子24a的电位而使反转放大器24的增益变高。在此情况下，虽然在负反馈放大电路的收敛中需要时间，但能够使频带B变窄。所谓使频带B变窄，是指使截止频率变低。增益调整端子24a的电位(也可以说是反转放大器24的增益)只要考虑在噪声的缩小中能够容许的时间而适当设定就可以。然后，在规定的期间中执行曝光。在曝光的期间中，以规定的定时进行复位电压的读出(时刻t5)。
在第二模式下，不存在噪声消除期间。但是，在用于高照度下的摄像的第二模式中，散粒噪声是支配性的，由kTC噪声带来的影响较小。通过取在时刻t1与时刻t2之间被读出的信号与在时刻t5被读出的信号的差，能得到除去了固定噪声的信号。
根据以上的说明可知，在图2所例示的结构中，复位晶体管36兼具备将电荷储存区域44复位的复位晶体管的功能和用来切换第一模式及第二模式的开关的功能。根据这样的结构，能够比较容易地将像素微细化。
在该例中，通过复位晶体管36的ON及OFF的切换，能够切换是经由复位晶体管36将第二电容元件42连接到电荷储存区域44上、还是经由第一电容元件41将第二电容元件42连接到电荷储存区域44上。即，通过将复位晶体管36开启/关闭，能够切换像素电极15c的电位的变化量。换言之，通过将复位晶体管36开启/关闭，能够切换摄像装置的灵敏度。这样，在图2所例示的结构中，复位晶体管36能够作为增益切换用晶体管利用。
第二电容元件42兼具备第一模式下的kTC噪声缩小的功能和信号电荷的储存区域整体的电容增大的功能。根据本实施方式，能够在抑制像素内的元件数的增加的同时，以简单的结构扩大动态范围。这在像素的微细化方面特别有益。
接着，参照图6及图7说明第二模式下的发明者的认识。
在选择了第二模式的情况下，即，在复位晶体管36是ON的状态下太阳光那样的高照度光入射到光电变换部15中的情况下，在光电变换膜15b 中生成许多载流子。因此，与像素电极15c及像素电极15c相连的电荷储存区域44及直接连接在其上的行(即，图6中第一区111内)能够上升到将电压向对置电极15a施加的储存控制线17的电压。特别是，在光电变换膜15b是有机薄膜的情况下，有时在储存控制线17上被施加10V左右的较高的电压。因而，由于通过光电变换生成更多的载流子，所以电荷储存区域44及连接在电荷储存区域44上的行成为高电压。此外，由于复位晶体管36总是ON的状态，所以随着电荷储存区域44的高电压化，复位晶体管36的源极电压Vsb也上升。连接在复位晶体管36的源极侧的复位漏极节点46及与其直接连接的行也同样电压上升。
所以，发明者为了确保摄像装置101的可靠性，采用了如果电荷储存区域44的电压成为规定的限幅电压Vc1以上则通过限幅动作而成为关闭的复位晶体管36。这里，规定的限幅电压Vc1是小于被施加在对置电极15a 上的电压的电压。此外，规定的限幅电压Vc1也可以是小于向放大晶体管34供给的电源电压AVDD的电压。
具体而言，例如在将复位信号线26的电位提高到4.1v，将复位晶体管 36开启，将摄像装置101的灵敏度切换到低灵敏度侧而成为第二模式的情况下，使复位晶体管36成为图7所示那样的特性。即，采用相当于复位晶体管36的反偏压效应的Vsb－Vt_b曲线与直线Vt_b＝4.1－Vsb交叉的点为限幅电压Vc1那样的复位晶体管36。这里，Vt_b是指复位晶体管36的阈值电压。由此，如果复位漏极节点46成为限幅电压Vc1，则复位晶体管36 成为关闭。即，复位漏极节点46的电位被限幅，不上升到限幅电压Vc1 以上。在本实施方式的情况下，将限幅电压Vc1设为3V左右。限幅电压 Vc1也可以是复位的基准电压以上，设定为不到向对置电极15a施加的电压的任意的电压。
通过这样在复位晶体管36中采用限幅电压是Vc1的晶体管，关于复位漏极节点46及与复位漏极节点46相连的反馈晶体管38、第二电容元件42 等第二区112内的设备，也不会上升到限幅电压Vc1以上。因而，关于第二区112内的设备，高耐压化不再是必须的。作为高耐压化的例子，可以举出关于连接在复位漏极节点46上的元件使氧化膜等的绝缘膜变厚。所谓连接在复位漏极节点46上的元件，例如是第二电容元件42或反馈晶体管 38。作为高耐压化的另一例，可以举出关于连接在复位漏极节点46上的行将作为与相邻的且被施加不同的电压的行的间隔的布线间隔扩大。关于第二区112内的设备，高耐压化不是必须的，所以能够实现摄像装置101的高性能化及高电容化的至少一方。
具体而言，如图3所示，可以使反馈晶体管38的第一栅极氧化膜38g 的有效膜厚比复位晶体管36的第二栅极氧化膜36g的有效膜厚小。这里，所谓反馈晶体管38的第一栅极氧化膜38g的有效膜厚比复位晶体管36的第二栅极氧化膜36g的有效膜厚小，是指进行了换算以使介电常数相同的情况下的反馈晶体管38的第一栅极氧化膜38g的厚度比复位晶体管36的第二栅极氧化膜36g的厚度小。由此，能够实现反馈晶体管38的高性能化。反馈晶体管38的第一栅极氧化膜38g的有效膜厚既可以相对于复位晶体管 36的第二栅极氧化膜36g的有效膜厚是80％以下，也可以是50％以下。此外，反馈晶体管38的第一栅极氧化膜38g的有效膜厚也可以相对于复位晶体管36的第二栅极氧化膜36g的有效膜厚设定为30％以上。通过这样设定反馈晶体管38的第一栅极氧化膜38g的有效膜厚，能够使反馈晶体管38 稳定地动作。
例如在将第一栅极氧化膜38g和第二栅极氧化膜36g用相同的材料构成的情况下，也可以如图3那样，使反馈晶体管38的第一栅极氧化膜38g 的膜厚本身比复位晶体管36的第二栅极氧化膜36g的膜厚小。但是，第一栅极氧化膜38g的膜厚本身并不一定比第二栅极氧化膜36g的膜厚小。根据构成第一栅极氧化膜38g和第二栅极氧化膜36g的材料的介电常数，也有第一栅极氧化膜38g的膜厚变得比第二栅极氧化膜36g的膜厚大的情况。
此外，可以使第二电容元件42的电介体层42g的有效膜厚比复位晶体管36的第二栅极氧化膜36g的有效膜厚小。由此，能够实现第二电容元件 42的高电容化。第二电容元件42的电介体层42g的有效膜厚相对于复位晶体管36的第二栅极氧化膜36g的有效膜厚既可以是80％以下，也可以是 50％以下。第二电容元件42的电介体层42g的有效膜厚也可以设定为反馈晶体管38的第一栅极氧化膜38g的有效膜厚以下。由此，能够实现第二电容元件42的进一步的高电容化。此外，第二电容元件42的电介体层42g 的有效膜厚也可以相对于复位晶体管36的第二栅极氧化膜36g的有效膜厚设定为30％以上。通过这样设定第二电容元件42的电介体层42g的有效膜厚，能够提高第二电容元件42的可靠性。通过实现第二电容元件42的高电容化，能够同时达成摄像装置101的复位噪声的降低和高饱和。由此，能够实现摄像装置101的更加的高动态范围化。
此外，能够使连接在复位漏极节点46上的行的布线间隔变窄。例如如图3所示，第一间隔Sb是连接在复位晶体管36的源极或漏极上并被施加第一电压的布线361、与邻接于布线361并被施加与第一电压不同的第二电压的布线352的间隔。第二间隔Sa是将像素电极15c与电荷储存区域44 连接的布线363与邻接于布线363的布线364的间隔。此时，由于能够使第一间隔Sb比第二间隔Sa小，所以能够实现摄像装置101的高密度化。
以下，使用图3具体地说明。在图3中，布线361被连接在复位晶体管36的源极及漏极中的连接在反馈晶体管38上的一侧。即，布线361被连接在复位漏极节点46上。对于布线361施加第一电压。布线362邻接于布线361。布线362连接在反馈晶体管38的栅极上。布线362连接在反馈控制线28上。在布线362上被施加与第一电压不同的第二电压。布线363 将像素电极15c与上部电极41w连接。换言之，布线363连接在像素电极 15c和复位晶体管36的源极及漏极中的没有连接在反馈晶体管38上的一侧。即，布线363将像素电极14c与电荷储存区域44连接。布线364邻接于布线363及布线361。布线364连接在复位晶体管36的栅极上。布线364 连接在复位信号线26上。
在图3中，布线361与布线362的间隔、布线361与布线364的间隔以及布线364与布线363的间隔分别显示为Sb、Sb、Sa。在图3中，为Sa>Sb。即，将作为连接到复位漏极节点46上的布线的布线361与邻接于布线361 的布线362的间隔设定为比作为没有连接到复位漏极节点46上的布线的布线363及邻接于布线363的布线364的间隔小。由此，能够实现摄像装置101的高密度化。在图3中，布线361与布线362的间隔、以及布线361 与布线364的间隔也可以不同。
(摄像装置的制造方法)
接着，参照图8～图10说明摄像装置101的制造方法的一例。
首先，准备半导体基板2。这里，使用P型硅基板。接着，在半导体基板2上使用光刻法形成布图的抗蚀剂的掩模。然后，通过在规定的注入条件下将受主(例如硼(B))离子注入，形成阱2w。
接着，使用光刻法，形成用来形成应配置到像素11中的晶体管的沟道区域的抗蚀剂掩模(抗蚀剂图案)。这里，在像素11内形成放大晶体管34、复位晶体管36、反馈晶体管38及地址晶体管40的4个晶体管。抗蚀剂掩模形成为，将应作为各晶体管的沟道区域的部分以外的部分覆盖。然后，通过在规定的注入条件下将受主或施主进行离子注入，形成各晶体管的沟道区域。在图8中，图示了放大晶体管34的沟道区域34c、复位晶体管36 的沟道区域36c及反馈晶体管38的沟道区域38c。通过使用离子注入，在各晶体管中能够实现希望的特性。例如，可以将复位晶体管36的限幅电压设定为Vc1。
此外，这里使用在半导体基板2的规定的区域中具有开口的抗蚀剂掩模，向半导体基板2的规定的区域将施主(例如砷(As))离子注入。即，在该例中，通过对半导体基板2的规定的区域执行离子注入，形成电极区域42c。
接着，例如通过ISSG(In Situ Steam Generation：原位蒸汽发电)进行栅极氧化，在半导体基板2的主面上形成栅极氧化物的膜。典型地，栅极氧化物是二氧化硅(SiO2)。接着，通过化学气相堆积(Chemical Vapor Deposition(CVD))，在栅极氧化物上堆积用来形成栅极电极的材料。这里，在栅极氧化物上形成多晶硅的膜。
接着，用光刻法在多晶硅膜之上形成抗蚀剂掩模，通过执行干式蚀刻，由栅极氧化物的膜及多晶硅的膜分别形成栅极绝缘膜(第三栅极绝缘膜 34g、第二栅极绝缘膜36g、第一栅极绝缘膜38g)及栅极电极(第三栅极电极34e，第二栅极电极36e、第一栅极电极38e)。此时，在半导体基板2 中的与形成4个晶体管的栅极绝缘膜及栅极电极的区域不同的区域之上也执行布图，以形成栅极氧化物的膜及多晶硅的膜的层叠体。由此，能够形成在半导体基板2的一部分上依次层叠了电介体层42g及第一电极42e的构造。即，能够与4个晶体管的栅极绝缘膜及栅极电极的形成并行，形成作为MIS电容器的第二电容元件42(参照图8)。这样，根据本实施方式，能够不使工序增加而在像素11内形成第二电容元件42。
接着，通过光刻法，形成将要成为各晶体管的源极区域及漏极区域的部分覆盖的抗蚀剂掩模。然后，通过在规定的注入条件下进行受主的离子注入，形成元件分离区域2s。此时，用来形成元件分离区域2s的受主不会被直接打入到各晶体管的栅极电极(第三栅极电极34e、第二栅极电极36e、第二栅极电极36e)及第二电容元件42的第一电极42e的正下方。这里，以将复位晶体管36及反馈晶体管38的组、放大晶体管34及地址晶体管40 的组、以及第二电容元件42包围的方式，形成元件分离区域2s。在元件分离区域2s的形成后，将抗蚀剂掩模除去。
接着，通过光刻法，形成在要成为各晶体管的源极区域及漏极区域的部分处具有开口的抗蚀剂掩模。然后，通过在规定的注入条件下进行施主的离子注入，形成源极/漏极扩散层2d(参照图8)。此时，也可以对像素 11内的晶体管的栅极电极及第二电容元件42的第一电极42e的至少一方应用所谓的栅极注入，来将施主进行离子注入。
接着，通过CVD形成将构成各晶体管的栅极电极及第二电容元件42 的第一电极42e的多晶硅层和半导体基板2覆盖的绝缘膜。典型地，此时形成的绝缘膜是二氧化硅膜。
接着，通过光刻法，在将多晶硅层及半导体基板2覆盖的绝缘膜上，形成用于接触孔形成的抗蚀剂掩模。然后，通过干式蚀刻，在各晶体管的栅极电极上及源极/漏极扩散层2d上分别形成接触孔chg及接触孔chs，形成绝缘层48(参照图9)。另外，接触孔也被形成在第二电容元件42的第一电极42e上。第一电极42e上的接触孔为了将第一电极42e电连接到复位漏极节点46上而设置。
接着，通过经由形成在绝缘层48上的接触孔chs及接触孔chg进行施主的离子注入，在各晶体管的栅极电极及源极/漏极扩散层2d上形成具有比较高的杂质浓度的区域(在图9中未图示)。然后，通过用退火进行注入的杂质的活性化，使具有比较高的杂质浓度的区域低电阻化。
接着，通过CVD等，在绝缘层48上堆积包含高浓度的N型杂质的多晶硅的膜。此时，将多晶硅也堆积到设在绝缘层48上的接触孔(接触孔chs、 chg)的内部中。
接着，通过光刻法形成抗蚀剂掩模。在抗蚀剂掩模的形成后，通过干式蚀刻，在绝缘层48上形成多晶硅层，并形成将绝缘层48上的多晶硅层与源极/漏极扩散层2d连接的多晶硅插塞(多晶硅插塞sp1、sp2)及将绝缘层48上的多晶硅层与各晶体管的栅极电极(第三栅极电极34e、第二栅极电极36e、第一栅极电极38e)连接的多晶硅插塞(多晶硅插塞sp3)。另外，通过作为与构成电荷储存区域44(例如参照图6)的一部分的源极/漏极扩散层2d的接触部而使用由多晶硅形成的插塞，能够避免使用金属插塞时那样的起因于金属/半导体界面的结晶缺陷的影响，所以能得到抑制暗电流的优点。然后，将绝缘层48上的多晶硅层表面通过硅化物化而低电阻化，形成作为导电层的多晶硅层s1(参照图10)。
此时，通过多晶硅的布图，形成将复位晶体管36的源极或漏极与放大晶体管34的第三栅极电极34e连接的导电部(多晶硅布线)。布图以该导电部的至少一部分夹着绝缘层48与第二电容元件42的第一电极42e重叠的方式进行。由此，能够形成具有绝缘膜被2个多晶硅层夹着的构造的第一电容元件41。根据上述可知，第一电容元件41的上部电极41w可以是多晶硅层s1的一部分。此外，第一电容元件41具有的绝缘膜41g可以是绝缘层48的一部分。根据本实施方式1，能够不使工序增加而在像素11 内形成第一电容元件41。
在多晶硅层s1的形成后，依次形成层间绝缘层4s、用于布线层6s与上部电极41w之间的连接的接触插塞cpa、布线层6s、层间绝缘层4a、通孔va、布线层6a、层间绝缘层4b、通孔vb、布线层6b、层间绝缘层4c及通孔vc。另外，层间绝缘层的数量等可以任意地设定，不需要是4层。
通过在层间绝缘层4c上形成光电变换部15，能得到图3所示的像素 11。
如以上说明，摄像装置101可以使用周知的半导体制造技术来制造。通过这样得到的摄像装置101和使被摄体的像成像到光电变换膜15b的受光面15h上的光学系统，能够构成照相机系统。也可以在光电变换部15的对置电极15a上还形成保护膜、滤色器及透镜(微透镜)等。
(实施方式2)
关于有关实施方式1的应用电路，使用图2作为例子，但在实施方式2 中，也可以如图11所示那样按照像素进行反馈动作。
图11示意地表示有关实施方式2的摄像装置的像素11的例示性的电路结构。
如图11所例示那样，实施方式2的摄像装置在像素11的各列中代替反转放大器24(参照图2)而设有切换电路50这一点与有关实施方式1的摄像装置101不同。因此，在构成有关实施方式2的摄像装置的各列的多个像素11中，反馈线25没有将像素11间连接。
在各像素11中，反馈线25与反馈晶体管38的源极或漏极中的没有连接在复位漏极节点46上的一侧连接。地址晶体管40设在放大晶体管34的源极或漏极的一方与反馈线25之间。地址晶体管40的连接在反馈线25上的源极或漏极被连接到垂直信号线18。以下，主要说明与有关实施方式1 的摄像装置101不同的点。
切换电路50包括并联连接在电源布线22上的开关元件511、512和并联连接在垂直信号线18上的开关元件522、521。开关元件511、512分别连接在电源电压(AVDD)及基准电位(AVSS)上。此外，开关元件522、 521分别经由定电流源272、271连接在电源电压(AVDD)及基准电位 (AVSS)上。
在像素11中，在信号读出时，通过对地址晶体管40的栅极经由地址信号线30施加电压，选择各列的像素11的1个。此外，通过将切换电路50的开关元件511及开关元件521开启，例如在从放大晶体管34向地址晶体管40的朝向上，从定电流源27流过电流，检测出由放大晶体管34放大的电荷储存节点44的电位。
另一方面，在复位动作中，通过将切换电路50的开关元件512及开关元件522设为开启，在地址晶体管40及放大晶体管34中流过与信号读出时相反方向的电流。由此，构成包括放大晶体管34、地址晶体管40、反馈线25、反馈晶体管38及复位晶体管36的反馈电路FC。此时，由于地址晶体管40及放大晶体管34被级联连接，所以能够得到较大的增益。因此，反馈电路FC能够以较大的增益进行噪声消除。
本实施方式的摄像装置通过控制复位晶体管36及反馈晶体管38，与有关实施方式1的摄像装置同样，能够在能以比较高的灵敏度摄像的第一模式及能以比较低的灵敏度摄像的第二模式下动作。此外，本实施方式的摄像装置与上述实施方式同样，能够降低kTC噪声。
此外，根据本实施方式的摄像装置，不具备反转放大器24，地址晶体管40及放大晶体管34兼具备信号检测电路SC和反馈电路FC的放大器。因此，能够使构成摄像装置的电路的面积变小。此外，能够降低摄像装置的耗电。进而，由于通过级联连接能够得到较大的增益，所以即使在第一电容元件41及第二电容元件42的电容较小的情况下，也能够降低kTC噪声。
图11所示的像素11中的各元件的布局可以与在实施方式1中说明的像素11中的布局大致是同样的。此外，各元件的设备构造也可以是大致同样的。因而，省略像素11中的各元件的布局及设备构造的说明。像素11 的制造方法可以与参照图7～图10说明的制造方法是同样的。因而，省略有关实施方式2的像素11的制造方法的说明。
(实施方式3)
在上述实施方式中，在半导体基板2上设置电极区域42c，作为所谓的 MIS电容器而形成第二电容元件42。但是，信号检测电路SC中的高电容的电容元件的结构并不限定于上述例子。也可以如以下说明那样，将具有在由金属或金属化合物形成的2个电极之间夹着电介体的构造的电容元件配置到设在半导体基板2与光电变换部15之间的层间绝缘层内。以下，有时将在由金属或金属化合物形成的2个电极之间夹着电介体的构造称作“MIM(金属－绝缘体－金属)构造”。通过将配置在半导体基板2与光电变换部15之间的层间绝缘层内的电容元件形成为具有所谓的MIM构造的电容元件，容易得到更大的电容值。以下说明的设备构造对于上述实施方式的哪个都能够应用。
图12示意地表示像素的设备构造的另一例。
图12所示的像素11具有配置在半导体基板2与像素电极15c之间的电容元件62。电容元件62包括上部电极62u、下部电极62b、和配置在上部电极62u及下部电极62b之间的第二电介体层52d。如图示那样，下部电极62b被配置在比上部电极62u距像素电极15c更远处，即比上部电极62u 距半导体基板2更近处。
这里，在层间绝缘层4c上形成有下部电极62b，电容元件42被设在层间绝缘层4c与光电变换膜15b之间的层间绝缘层4d覆盖。这样，通过在光电变换部15与放大晶体管34的第三栅极电极34e之间配置下部电极62b 及上部电极62u，能够抑制包括放大晶体管34的栅极电极34e的布线层与下部电极62b及上部电极62u之间的干涉。因而，能够形成具有比较大的电极面积的电容元件62。
下部电极62b典型的是金属电极或金属氮化物电极。用来形成下部电极62b的材料的例子是Ti、TiN、Ta、TaN、Mo、Ru及Pt。下部电极62b 也可以是设在层间绝缘层4d内的布线层的一部分。
在下部电极62b上层叠有第二电容层62d。在该例中，第二电容层62d 将在下部电极62b中与像素电极15c对置的一侧的表面和侧面覆盖。
第二电容层62d也可以由与构成层间绝缘层4d的材料(典型的是二氧化硅)不同的材料(例如金属氧化物或金属氮化物)形成。如果在设在半导体基板2与光电变换部15之间的层间绝缘层内配置电容元件62，则作为用来形成第二电容层62d的材料而采用具有比较高的介电常数的材料是比较容易的。因此，容易实现比较大的电容值。用来形成第二电容层62d的材料的例子，是含有从由Zr、Al、La、Ba、Ta、Ti、Bi、Sr、Si、Y及Hf 构成的群中选择的1种以上的氧化物或氮化物。用来形成第二电容层62d 的材料既可以是二元化合物，也可以是三元化合物或四元化合物。作为用来形成第二电容层62d的材料，例如可以使用HfO2、Al2O3、ZrO2、TiO2、 SrTiO3等具有比较高的介电常数的材料。第二电容层62d也可以包括由相互不同的材料形成的2个以上的层。
在第二电容层62d上层叠着上部电极62u。在该例中，上部电极62u 将在第二电容层62d中与像素电极15c对置的一侧的表面和侧面覆盖。上部电极62u典型的是金属电极或金属氮化物电极。即，这里电容元件62具有所谓的MIM构造。作为用来形成上部电极62u的材料，可以使用与用来形成下部电极62b的材料同样的材料。上部电极62u也可以是设在层间绝缘层4d内的布线层的一部分。
也可以在上部电极62u与第二电介体层62d之间配置由Cu、Al等的金属或多晶硅等形成的保护层。通过在上部电极62u与第二电介体层62d之间配置保护层，能够抑制制造工序中的第二电介体层62d的损伤，所以能够抑制上部电极62u与下部电极62b之间的泄漏电流的发生。
上部电极62u具有开口AP。在开口AP内，配置有通孔vd、连接部 66u及连接部66b。连接部66u及连接部66b与上部电极62u及下部电极62b 分别是同层。如图示那样，经由通孔vd、连接部66u及连接部66b，将光电变换部15的像素电极15c与具有与放大晶体管34的第三栅极电极34e 的连接的通孔vc连接。通孔vd可以由铜等的金属形成。通孔vd、连接部 66u及连接部66b构成单位像素单元60A中的电荷储存区域的一部分。
在图12所例示的结构中，下部电极62b中的通孔vd的右侧所示的部分经由通孔vc1、布线层6b、通孔vb1、布线层6a、通孔va1、布线层6s 及设在层间绝缘层4s内的接触插塞cpb连接在第二电容元件42的第一电极42e上。即，下部电极62b具有与在图12中未图示的复位漏极节点46 的连接。这里，下部电极62b是按照每个单位像素单元60A设置的单一的电极，在图12中分离表示在开口AP的左右的下部电极62b的2个部分是等电位。
在该例中，上部电极62u将形成在与下部电极62b同层中的连接部64b 覆盖。该连接部64b经由通孔vc3、布线层6b、通孔vb3、布线层6a及通孔va3连接在作为布线层6s的一部分的布线6z上。该布线6z具有与在图 12中未图示的灵敏度调整线32的连接。即，电容元件62与上述的第二电容元件42电气地并联连接，与第二电容元件42同样地发挥功能。即，在该例中，像素11具有将第一电容元件41和电容元件62及第二电容元件42 串联连接的电容电路。
通过在像素内形成电容元件62，能够将第二电容元件42省略。在省略了第二电容元件42的情况下，不需要在半导体基板2中确保用于电极区域 42c的区域。因此，半导体基板2上的元件布局的设计的自由度提高。例如，通过电极区域42c的省略，能够降低像素尺寸。或者，能够扩大半导体基板2上的晶体管(例如放大晶体管34)的尺寸。通过晶体管的尺寸的扩大，能够降低晶体管的特性的偏差，所以能够降低单位像素单元间的灵敏度偏差。此外，通过晶体管的尺寸的扩大，驱动能力提高，即，互感gm提高，所以能够进一步降低噪声。
另外，在该例中，上部电极62u在与对置于光电变换部15的像素电极 15c的面相反侧的面中，与通孔vc3电连接。这样，通过在距半导体基板2 较近的一侧的面上设置用于上部电极62u与灵敏度调整线32之间的电连接的接触部，能够避免布线的复杂化。此外，能够缩小上部电极62u与光电变换部15的像素电极15c之间的距离，所以能够降低相互邻接的像素间的储存电荷的区域彼此的寄生电容。
在摄像装置101的动作时，对于上部电极62u经由灵敏度调整线32施加规定的电压。另外，这里，上部电极62u与下部电极62b同样，是按照每个单位像素单元60A设置的单一的电极(参照后述的图13)。由此，在图12中分离在开口AP的左右的上部电极62u的2个部分是等电位。
图13表示将像素11从半导体基板2的法线方向观察时的上部电极 62u、第二电介体层62d及下部电极62b的配置的一例。如图13所示，从半导体基板2的法线方向观察时的上部电极62u的形状与下部电极62b的形状不需要一致。当从半导体基板2的法线方向观察时，只要上部电极62u 包含与下部电极62b的至少一部分对置的部分就可以。
在该例中，下部电极62b及上部电极62u在像素11中占较大的区域。因此，通过将下部电极62b及上部电极62u的至少一方形成为遮光性的电极，能够使下部电极62b或上部电极62u作为遮光层发挥功能。例如通过使上部电极62u作为遮光层发挥功能，能够将穿过了形成在像素电极15c 间的间隙的光用上部电极62u遮挡。由此，能够抑制穿过了形成在像素电极15c间的间隙的光入射到半导体基板2上的晶体管(例如放大晶体管34) 的沟道区域中。例如，通过作为上部电极62u而形成厚度为100nm的TaN 电极，能够实现充分的遮光性。
根据本实施方式，能够抑制杂光向半导体基板2上的晶体管的沟道区域的入射，抑制晶体管的特性的变动、例如阈值电压的变动。通过抑制杂光向半导体基板2上的晶体管的沟道区域的入射，各像素的晶体管的特性稳定化，能够降低多个像素间的晶体管的动作的偏差。这样，抑制杂光向半导体基板2上的晶体管的沟道区域的入射对摄像装置的可靠性的提高起到了贡献。
(实施方式4)
参照图14说明具备本实施方式的摄像装置101的照相机系统105。
图14示意地表示本实施方式的照相机系统105的结构例。照相机系统 105具备透镜光学系统601、摄像装置101、系统控制器603和照相机信号处理部604。
透镜光学系统601例如包括自动对焦用透镜、变焦用透镜及光圈。透镜光学系统601将光向摄像装置101的摄像面聚光。
作为摄像装置101而使用上述实施方式的摄像装置101。系统控制器 603控制照相机系统105整体。系统控制器603例如能够由微型计算机实现。
照相机信号处理部604作为处理来自摄像装置101的输出信号的信号处理电路发挥功能。照相机信号处理部604例如进行伽马修正、颜色插补处理、空间插补处理及自动白平衡等的处理。照相机信号处理部604例如可以由DSP(Digital Signal Processor)等实现。
根据本实施方式的照相机系统，通过利用上述实施方式的摄像装置，能够适当地抑制读出时的复位噪声(kTC噪声)而将电荷正确地读出，能够取得良好的图像。
除此以外，能实现能在被摄体较暗而能以比较高的灵敏度摄像的第一模式、和被摄体较亮而能以比较低的灵敏度摄像的第二模式之间切换来摄影的照相机系统。进而，即使在第二模式下太阳光那样的较高的照度的光入射的情况下，也能够简单且有效地保护摄像装置101。因而，能够实现较宽的动态范围和低噪声化。
另外，本公开并不限定于上述实施方式。例如，也可以将在本说明书中记载的构成要素任意地组合，或将去除了构成要素的一些而实现的别的实施方式作为本公开的实施方式。此外，在不脱离本公开的主旨即权利要求书所记载的语言表示的意义的范围中对上述实施方式实施本领域技术人员想到的各种变形而得到的变形例也包含在本公开中。
产业上的可利用性
本实施方式对于数字照相机等是有用的。
标号说明
2 半导体基板
11 像素
15 光电变换部
15a 对置电极
15b 光电变换膜
15c 像素电极
16 垂直扫描电路
17 储存控制线
18 垂直信号线
19 负荷电路
20 列信号处理电路
21 水平信号读出电路
22 电源布线
23 水平共用信号线
24 反转放大器
24a 增益调整端子
25 反馈线
26 复位信号线
28 反馈控制线
30 地址信号线
32 灵敏度调整线
34 放大晶体管
34e 第三栅极电极
34g 第三栅极绝缘膜
36 复位晶体管
36e 第二栅极电极
36g 第二栅极绝缘膜
38 反馈晶体管
38e 第一栅极电极
38g 第一栅极绝缘膜
40 地址晶体管
41 第一电容元件
41g 绝缘膜
42 第二电容元件
42e 第一电极
42g 电介体层
44 电荷储存区域
45 电容电路
46 复位漏极节点
48 绝缘层
62 电容元件
101 摄像装置
105 照相机系统
601 透镜光学系统
603 系统控制器
604 照相机信号处理部

Claims (10)

1.一种摄像装置，其特征在于，
具备像素和第1电压供给电路；
所述像素包括：
光电变换部，包括像素电极、对置于上述像素电极的对置电极、和位于上述对置电极与上述像素电极之间并将光变换为电荷的光电变换膜；
放大晶体管，具有第1源极、第1漏极及第1栅极，上述第1栅极连接到上述像素电极；
复位晶体管，具有第2源极、第2漏极及第2栅极，上述第2源极及上述第2漏极中的一方连接到上述像素电极；以及
反馈晶体管，具有第3源极及第3漏极，上述第3源极及上述第3漏极中的一方连接到上述第2源极及上述第2漏极中的另一方；
所述第1电压供给电路向上述对置电极供给第1电压；
上述复位晶体管具有如下特性：如果在上述第2源极及上述第2漏极中的上述一方与上述第2栅极之间供给限幅电压以上的电压，则上述复位晶体管成为关闭；
上述限幅电压比上述第1电压小。
2.如权利要求1所述的摄像装置，其特征在于，
具备对上述放大晶体管的上述第1源极及第1漏极中的一方供给第2电压的第2电压供给电路；
上述限幅电压比上述第2电压小。
3.如权利要求1所述的摄像装置，其特征在于，
上述反馈晶体管具有第1栅极绝缘膜和位于上述第1栅极绝缘膜之上的第1栅极电极；
上述复位晶体管具有第2栅极绝缘膜和位于上述第2栅极绝缘膜之上的第2栅极电极；
上述第1栅极绝缘膜的有效膜厚比上述第2栅极绝缘膜的有效膜厚小。
4.如权利要求3所述的摄像装置，其特征在于，
上述第1栅极绝缘膜的有效膜厚是上述第2栅极绝缘膜的有效膜厚的80％以下。
5.如权利要求4所述的摄像装置，其特征在于，
上述第1栅极绝缘膜的有效膜厚是上述第2栅极绝缘膜的有效膜厚的50％以下。
6.如权利要求5所述的摄像装置，其特征在于，
上述第1栅极绝缘膜的有效膜厚是上述第2栅极绝缘膜的有效膜厚的30％以上。
7.如权利要求1～6中任一项所述的摄像装置，其特征在于，
上述像素具备：连接在上述复位晶体管的上述第2源极与上述第2漏极之间的第1电容元件；和连接到上述复位晶体管的上述第2源极及上述第2漏极中的上述另一方的第2电容元件；
上述第2电容元件具备第1电极、与上述第1电极对置的第2电极、和位于上述第1电极及上述第2电极之间的电介体层；
上述电介体层的有效膜厚比上述第2栅极绝缘膜的有效膜厚小。
8.如权利要求7所述的摄像装置，其特征在于，
上述电介体层的有效膜厚比上述第1栅极绝缘膜的有效膜厚小。
9.如权利要求1所述的摄像装置，其特征在于，
具备：
第1布线，连接到上述复位晶体管的上述第2源极及上述第2漏极中的上述另一方，并被施加第3电压；
第2布线，与上述第1布线邻接，被施加与上述第3电压不同的第4电压；
第3布线，将上述像素电极与上述第1栅极连接；以及
第4布线，与上述第3布线邻接；
上述第1布线与上述第2布线的间隔，比上述第3布线与上述第4布线的间隔小。
10.一种照相机系统，其特征在于，具备：
权利要求1所述的摄像装置；
透镜光学系统，使上述摄像装置成像；以及
照相机信号处理部，处理从上述摄像装置输出的信号。
CN201810244783.6A 2017-04-26 2018-03-23 摄像装置及照相机系统 Active CN108807434B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017087648 2017-04-26
JP2017-087648 2017-04-26

Publications (2)

Publication Number Publication Date
CN108807434A true CN108807434A (zh) 2018-11-13
CN108807434B CN108807434B (zh) 2023-12-05

Family

ID=63915709

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810244783.6A Active CN108807434B (zh) 2017-04-26 2018-03-23 摄像装置及照相机系统

Country Status (3)

Country Link
US (3) US10868051B2 (zh)
JP (1) JP7133799B2 (zh)
CN (1) CN108807434B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210217786A1 (en) * 2020-01-10 2021-07-15 Panasonic Intellectual Property Management Co., Ltd. Imaging apparatus and method for manufacturing imaging apparatus

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807434B (zh) * 2017-04-26 2023-12-05 松下知识产权经营株式会社 摄像装置及照相机系统
US20220013557A1 (en) * 2018-11-19 2022-01-13 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
JP7386442B2 (ja) * 2019-01-08 2023-11-27 パナソニックＩｐマネジメント株式会社 撮像装置
JP7478968B2 (ja) * 2019-03-20 2024-05-08 パナソニックＩｐマネジメント株式会社 撮像装置
CN115347007A (zh) * 2021-05-14 2022-11-15 思特威(上海)电子科技股份有限公司 像素单元、cmos图像传感器、电子设备及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104412387A (zh) * 2012-06-27 2015-03-11 松下知识产权经营株式会社 固体摄像装置
CN104813653A (zh) * 2012-11-27 2015-07-29 松下知识产权经营株式会社 固体摄像装置及其驱动方法
CN105321971A (zh) * 2014-07-31 2016-02-10 佳能株式会社 固态图像感测元件和成像系统
CN105742303A (zh) * 2014-12-26 2016-07-06 松下知识产权经营株式会社 摄像装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405757B2 (en) * 2002-07-23 2008-07-29 Fujitsu Limited Image sensor and image sensor module
US6919549B2 (en) * 2003-04-11 2005-07-19 Canesta, Inc. Method and system to differentially enhance sensor dynamic range
JP4752447B2 (ja) * 2005-10-21 2011-08-17 ソニー株式会社 固体撮像装置およびカメラ
US8184191B2 (en) * 2006-08-09 2012-05-22 Tohoku University Optical sensor and solid-state imaging device
KR100882467B1 (ko) 2007-12-28 2009-02-09 주식회사 동부하이텍 이미지센서 및 그 제조방법
WO2011058684A1 (ja) * 2009-11-12 2011-05-19 パナソニック株式会社 固体撮像装置
JP4779054B1 (ja) 2010-03-31 2011-09-21 富士フイルム株式会社 固体撮像素子及び撮像装置
WO2014002362A1 (ja) * 2012-06-26 2014-01-03 パナソニック株式会社 固体撮像装置及びその製造方法
US9835066B2 (en) * 2013-03-15 2017-12-05 Clean Train Propulsion Efficiency and emissions improvements for natural gas conversions of EMD 2-cycle medium speed engines
US10014332B2 (en) * 2014-07-31 2018-07-03 Sony Semiconductor Solutions Corporation Pixel circuit, semiconductor photodetection device, and radiation counting device
JP6682175B2 (ja) * 2014-07-31 2020-04-15 キヤノン株式会社 固体撮像素子および撮像システム
JP6307771B2 (ja) * 2014-12-26 2018-04-11 パナソニックＩｐマネジメント株式会社 撮像装置
US9379151B1 (en) * 2015-01-20 2016-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device with white pixel improvement
JP6555468B2 (ja) * 2015-04-02 2019-08-07 パナソニックＩｐマネジメント株式会社 撮像装置
US9888191B2 (en) * 2015-04-21 2018-02-06 Semiconductor Components Industries, Llc Imaging systems and methods for performing unboosted image sensor pixel conversion gain adjustments
KR102564851B1 (ko) * 2016-05-16 2023-08-09 에스케이하이닉스 주식회사 이미지 센서
JP2017208496A (ja) * 2016-05-20 2017-11-24 ソニー株式会社 固体撮像装置、及び、電子機器
CN108807434B (zh) * 2017-04-26 2023-12-05 松下知识产权经营株式会社 摄像装置及照相机系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104412387A (zh) * 2012-06-27 2015-03-11 松下知识产权经营株式会社 固体摄像装置
CN104813653A (zh) * 2012-11-27 2015-07-29 松下知识产权经营株式会社 固体摄像装置及其驱动方法
CN105321971A (zh) * 2014-07-31 2016-02-10 佳能株式会社 固态图像感测元件和成像系统
CN105742303A (zh) * 2014-12-26 2016-07-06 松下知识产权经营株式会社 摄像装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210217786A1 (en) * 2020-01-10 2021-07-15 Panasonic Intellectual Property Management Co., Ltd. Imaging apparatus and method for manufacturing imaging apparatus
US11735608B2 (en) * 2020-01-10 2023-08-22 Panasonic Intellectual Property Management Co., Ltd. Imaging apparatus and method for manufacturing imaging apparatus

Also Published As

Publication number Publication date
US10868051B2 (en) 2020-12-15
JP7133799B2 (ja) 2022-09-09
JP2018186268A (ja) 2018-11-22
US20210082977A1 (en) 2021-03-18
US20230154944A1 (en) 2023-05-18
CN108807434B (zh) 2023-12-05
US20180315786A1 (en) 2018-11-01

Similar Documents

Publication Publication Date Title
JP6785433B2 (ja) 撮像装置
US11670652B2 (en) Imaging device including a photoelectric converter and a capacitive element having a dielectric film sandwiched between electrodes and a mode switching transistor
CN108807434A (zh) 摄像装置及照相机系统
US11653116B2 (en) Imaging device including signal line and unit pixel cell including charge storage region
US11223786B2 (en) Imaging device including signal line and unit pixel cell including charge storage region
CN107026961A (zh) 摄像装置
CN108878462A (zh) 摄像装置及照相机系统
CN106057840A (zh) 摄像装置
US10497739B2 (en) Image capture device including photoelectric converter supported by semiconductor substrate
EP3910934B1 (en) Imaging device
CN102792445A (zh) 固体摄像装置以及照相机
JP6817605B2 (ja) 撮像装置
CN113711358A (zh) 摄像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant