CN108807330A - 埋入式基板封装结构 - Google Patents

埋入式基板封装结构 Download PDF

Info

Publication number
CN108807330A
CN108807330A CN201710282316.8A CN201710282316A CN108807330A CN 108807330 A CN108807330 A CN 108807330A CN 201710282316 A CN201710282316 A CN 201710282316A CN 108807330 A CN108807330 A CN 108807330A
Authority
CN
China
Prior art keywords
layer
substrate
dielectric layer
chip
conductive bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710282316.8A
Other languages
English (en)
Inventor
何松濂
侯竣元
王东传
袁禧霙
张凤逸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lian Hong Polytron Technologies Inc
Original Assignee
Lian Hong Polytron Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lian Hong Polytron Technologies Inc filed Critical Lian Hong Polytron Technologies Inc
Priority to CN201710282316.8A priority Critical patent/CN108807330A/zh
Publication of CN108807330A publication Critical patent/CN108807330A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明揭露一种埋入式基板封装结构，由上之下分别为第四介电层，第二基板、芯片及第五介电层、第三介电层、第二介电层、第一基板以及第一介电层；各层基板具有导线层与导通孔，而各介电层更具有开孔与导电凸块或导电垫等，导线层、导通孔、开孔、导电凸块、导电垫与埋入的芯片等则共同形成所需的电性连接。芯片采用覆晶方式与基板电性连结；芯片的背面所介接的是介电层材料。相较于习知技术中所介接的为基板，介电层的制程简单，并且在芯片倒置焊接后，其线路连接即完成。相较于习知的埋入式基板封装技术，本发明的结构可简化制程。

Description

埋入式基板封装结构
技术领域
本发明是关于一种埋入式基板封装结构。
背景技术
为适应科技产品的多功能化与体积微小化，许多半导体芯片的封装技术也应运而生，例如，利用芯片堆栈式(stacked)的封装以有效缩小电子产品体积、通过高密度基板(Substrate)来连接芯片与芯片以达到系统或次系统模块化的多芯片(MCM)封装、覆晶封装技术、通过将不同功能的IC整合于同一晶圆上制造的系统单芯片(System on a Chip，SoC)、或是系统化封装(System in a Package，SiP)等技术，都已经被广泛应用或视为是极具潜力技术。
例如，美国专利U.S.Patent No.8,115,297揭露一种具有埋入式晶粒的双基板结构及其方法(substrate structure with die embedded inside and dual build-uplayers over both side surfaces and method thereof)。该结构包含一第一基板，该第一基板具有连接于金属垫的一晶粒、以及分别形成于该第一基板两侧表面的第一、第二线路；一第二基板，具有一开口以接入该晶粒；以及第三、第四线路分别形成于该第二基板两侧表面。利用一具黏性的胶材填入该晶粒与第一基板之间、以及该晶粒与第二基板之间的空隙；并使用雷射切割该第一基板的背面以形成开口处以将该晶粒背面金属层进行部分的暴露。
值得说明的是，在上述的结构及制程中，其晶粒是以面朝上的方式与基板进行电性连结；再者，该晶粒的背面是直接与基板相连、并且要在该晶粒正放后，才能进行填胶固定该晶粒，再接着进行重布线线路(RDL)，最后才能完成线路连接。因此，整个封装制程较为复杂。
发明内容
鉴于前述的习知技术的缺点，本发明的主要目的是提供一种埋入式基板封装结构，采用覆晶方式与基板电性连结，制程简单。
为达到前述的目的，本发明提出一种埋入式基板封装结构，其包括：一第一基板、一第二基板、一第一介电层、一第二介电层、一第三介电层、一第四介电层以及一第五介电层，其中，该第一基板上设置有多个第一导通孔(through hole)，该第一基板的上、下表面分别设置一第一上导线层与一第一下导线层，该第一上导线层与该第一下导线层透过该多个第一导通孔电性连接；该第一介电层(dielectric layer)覆盖于该第一基板下表面的第一下导线层，在位于该第一下导线层处具有多个开孔(opening)，以暴露该第一下导线层的部分表面，该暴露表面可设置导电凸块(bump)；该第二介电层覆盖于该第一基板上表面的第一上导线层，在位于该第一上导线层处具有多个开孔，以暴露该第一上导线层的部分表面，该暴露表面设置一导电凸块(bump)，该导电凸块更包括焊球本体及球下冶金层；该第二基板设置有至少一个容置空间(cavity)及多个第二导通孔，该至少一个容置空间用于容置一芯片，该第二基板的上、下表面分别设置一第二上导线层与一第二下导线层；该第三介电层覆盖于该第二下导线层，具有多个开孔，以暴露该第二下导线层的部分表面，该暴露表面可设置导电凸块，该导电凸块更包括焊球本体及球下冶金层；该第四介电层覆盖于该第二基板上表面的第二上导线层及芯片背面，作为芯片背面的保护层，在位于该第二上导线层处具有多个开孔，以暴露该第二上导线层的部分表面，该暴露表面可设置导电凸块，该导电凸块更包括焊球本体及球下冶金层；以及该第五介电层包覆于该芯片四周，以填充该芯片与该容置空间之间的缝隙，并固定该芯片于该容置空间之内，其中，该第二介电层及该第三介电层在位于该第二基板的容置空间处具有多个开孔，该多个开孔内设置球下冶金层(under bump metallurgy，UBM)或焊球本体，该芯片上的焊垫上方预作该导电凸块或该焊球本体；当该芯片放置于该容置空间时，透过该导电凸块或该焊球本体与该第一基板的第一上导线层电性连接。
附图说明
图1是显示本发明的埋入式基板封装结构的剖面示意图；
图2是显示本发明的一种埋入式基板封装结构应用于封装芯片时增设一散热结构的实施例；以及
图3是显示本发明的一种埋入式基板封装结构应用于堆栈式封装的实施例。
其中图中：110、第一基板；111、第一导通孔；112、第一上导线层；113、第一下导线层；120、第一介电层；121、焊球本体；122、球下冶金层；130a、第二介电层；130b、第三介电层；131、焊球本体；132、焊垫；140、第二基板；141、第二导通孔；142、芯片；143、第二上导线层；144、第二下导线层；150、第四介电层；151、焊球本体；152、球下冶金层；160、第五介电层；201、散热结构。
具体实施方式
以下是通过特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。本发明也可通过其他不同的具体实例加以施行或应用，本发明说明书中的各项细节也可基于不同观点与应用在不悖离本发明的精神下进行各种修饰与变更。
须知，本说明书所附图式绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应落在本发明所揭示的技术内容得能涵盖的范围内。
以下依据本发明的实施例，描述一种埋入式基板封装结构，请参阅图1所示，本发明的一种埋入式基板封装结构是包括：一第一基板110、一第二基板140、一第一介电层120、一第二介电层130a、一第三介电层130b、一第四介电层150、以及一第五介电层160。本发明的埋入式基板封装结构的各层设置的相对连接分别说明如下。
其中，第一基板110上设置有多个第一导通孔(through hole)111，第一基板110的上、下表面分别设置一第一上导线层112与一第一下导线层113，第一上导线层112与第一下导线层113透过多个第一导通孔111电性连接。
第一介电层(dielectric layer)120覆盖于第一基板110下表面的第一下导线层113，在位于第一下导线层113处具有多个开孔(opening)，以暴露第一下导线层113的部分表面，暴露表面可设置导电凸块(bump)，导电凸块更包括焊球本体121及球下冶金层122。
第二介电层130a覆盖于第一基板110上表面的第一上导线层112，在位于第一上导线层112处具有多个开孔，以暴露第一上导线层112的部分表面，暴露表面可设置导电凸块(bump)，导电凸块更包括焊球本体及球下冶金层。
第二基板140设置有至少一个容置空间(cavity)及多个第二导通孔141，至少一个容置空间是用于容置一芯片142，第二基板140的上表面设置一第二上导线层143及第二下导线层144，第二上导线层143与第二下导线层144透过第二导通孔141电性连接。
第三介电层130b覆盖于第二基板140下表面的第二下导线层144，在位于第二下导线层处具有多个开孔(opening)，以暴露第二下导线层144的部分表面，暴露表面可设置导电凸块，导电凸块更包括焊球本体及球下冶金层。第四介电层150覆盖于第二基板140上表面的第二上导线层143，在位于第二上导线层处具有多个开孔(opening)，以暴露第二上导线层143的部分表面，暴露表面可设置导电凸块，其中，导电凸块更可包括焊球本体151及球下冶金层152。
第五介电层160包覆于芯片142四周，以填充芯片142与容置空间之间的缝隙，并固定芯片142于容置空间之内。
其中，第三介电层130b在位于第二基板140的容置空间处具有多个开孔，芯片142上的焊垫132上方预先制作导电凸块或焊球本体131，当芯片142放置于容置空间时，透过导电凸块或焊球本体131与第一基板110的第一上导线层112电性连接。
换言之，基于上述说明，本发明的一种埋入式基板封装结构，由上之下分别为第四介电层150，第二基板140、芯片142及第五介电层160、第三介电层130b、第二介电层130a、第一基板110以及第一介电层120；其中，各层基板更具有导线层与导通孔，而各介电层更具有开孔与导电凸块或导电垫等，导线层、导通孔、开孔、导电凸块、导电垫与芯片等则共同形成所需的电性连接。
值得注意的是，在本发明的一种埋入式基板封装结构中，芯片采用覆晶方式与基板电性连结；再者，芯片的背面所介接的是介电层材料；相较于习知技术中所介接的为基板，介电层的制程简单。并且在芯片倒置焊接后，其线路连接即完成。相较于习知的埋入式基板封装技术，本发明的结构可简化制程。
基于上述的本发明的一种埋入式基板封装结构，在制程上可直接将第一基板及第二基板分别制作完成线路、UBM、通孔与容置空间，芯片上的焊垫132预作导电凸块或焊球本体；然后，对准之后再通过具有黏性的介电材料黏合。接着，再置放芯片，与基板上的导线层焊接，然后填胶。最后，再做上凸块或锡球，即完成制作。
本发明的一种埋入式基板封装结构可适用于集成电路(IC)、传感器(sensor)、生医芯片或其他被动组件，具有多项用途。
另外，关于本发明的材质的使用，第一基板110与第二基板140的材质为高分子、塑料、陶瓷、金属、硅晶圆(Si wafer)、复合材料(BT、FR4…)、玻璃及软板的其中之一；第一上导线层112、第一下导线层113、第一导通孔111、第二上导线层143、第二下导线层144、第二导通孔141及导电凸块的材质为导电材质，如铜(Cu)、银(Ag)、镍(Ni)、金(Au)、锡(Sn)及其组合或银胶、碳胶之复合导电材料；以及第一介电层120、第二介电层130a、第三介电层130b、第四介电层150的材质为聚酰亚胺(PI)、苯并环丁烯(BCB)、硅胶材料、树脂或高分子类复合材料的其中之一。
图2所示为本发明的一种埋入式基板封装结构应用于封装芯片时，可增设一散热结构。如图2所示实施例中，在第四介电层上位于芯片处可开设一窗口，窗口设置一散热结构201与芯片接触，以利于传导散发芯片所产生的热能，散热结构201的材质为导热材料，如金属、陶瓷、或是导热复合材料。本实施例其他部分的结构与前述图1中的主结构相同，于此不再赘述。
此外，当本发明的一种埋入式基板封装结构应用于系统级封装(System inPackage，SiP)，可将被动组件或其他组件直接堆栈于第一介电层上或第四介电层上(未显示于图式中)，以减少封装体积、重量，并可以降低功耗。本发明的衍生性潜在应用极为广泛，凡熟悉此领域技术的人员可推衍的各种变化及实施例，皆在本发明的技术精神与专利范围内。
同样地，当本发明的一种埋入式基板封装结构应用于指纹辨识，则第一基板可以一较薄的基板(<100μm)或一软式基板取代。本发明的衍生性潜在应用极为广泛，凡熟悉此领域技术的人员可推衍的各种变化及实施例，皆在本发明的技术精神与专利范围内。
本发明更可应用于更复杂的堆栈(stack)结构。图3所示为本发明的一种埋入式基板封装结构应用于堆栈式封装时。如图3所示的实施例中，可将两个前述图1中主结构的第四介电层或第一介电层相对结合，配合所需的线路电性连接，即可形成一种堆栈式的埋入式基板封装结构。
尽管已参考本申请的许多说明性实施例描述了实施方式，但应了解的是，本领域技术人员能够想到多种其他改变及实施例，这些改变及实施例将落入本公开原理的精神与范围内。尤其是，在本公开、图式以及所附申请专利的范围之内，对主题结合设置的组成部分及/或设置可作出各种变化与修饰。除对组成部分及/或设置做出的变化与修饰之外，可替代的用途对本领域技术人员而言将是显而易见的。

Claims (8)

1.一种埋入式基板封装结构，其特征在于，包括：
一第一基板、一第二基板、一第一介电层、一第二介电层、一第三介电层、一第四介电层以及一第五介电层，
其中，该第一基板上设置有多个第一导通孔，该第一基板的上、下表面分别设置一第一上导线层与一第一下导线层，该第一上导线层与该第一下导线层透过该多个第一导通孔电性连接；
该第一介电层覆盖于该第一基板下表面的第一下导线层，在位于该第一下导线层处具有多个开孔，以暴露该第一下导线层的部分表面，该暴露表面可设置导电凸块；
该第二介电层覆盖于该第一基板上表面的第一上导线层，在位于该第一上导线层处具有多个开孔，以暴露该第一上导线层的部分表面，该暴露表面设置一导电凸块；
该第二基板设置有至少一个容置空间及多个第二导通孔，该至少一个容置空间用于容置一芯片，该第二基板的上、下表面分别设置一第二上导线层与一第二下导线层，该第二上导线层与该第二下导线层透过该多个第二导通孔电性连接；该第二基板的该第二下导线层透过该第三介电层的该导电凸块与该第一基板的第二介电层的该导电凸块电性连接；
该第四介电层覆盖于第二基板上表面的第二上导线层，在位于该第二上导线层处具有多个开孔(opening)，以暴露该第二上导线层的部分表面，该暴露表面可设置导电凸块；以及
该第五介电层包覆于该芯片四周，以填充该芯片与该容置空间之间的缝隙，并固定该芯片于该容置空间之内，
其中，该第二介电层及该第三介电层在位于该第二基板的容置空间处具有多个开孔，该多个开孔内设置该导电凸块或焊球本体，该芯片上的焊垫上方预作该导电凸块或该焊球本体；当该芯片放置于该容置空间时，透过该导电凸块或该焊球本体与该第一基板的第一上导线层电性连接。
2.根据权利要求1所述的埋入式基板封装结构，其特征在于，该第一介电层及该第二介电层所各暴露该第一下导线层及该第一上导线层部分表面设置有该导电凸块，该导电凸块更包括焊球本体及球下冶金层。
3.根据权利要求1所述的埋入式基板封装结构，其特征在于，该第三介电层及该第四介电层所各暴露该第二下导线层及该第二上导线层部分表面设置有该导电凸块，该导电凸块更包括焊球本体及球下冶金层。
4.根据权利要求1所述的埋入式基板封装结构，其特征在于，在该第四介电层上位于该芯片处更开设一窗口，该窗口设置一散热结构与该芯片接触。
5.根据权利要求1所述的埋入式基板封装结构，其特征在于，该第一基板与该第二基板的材质为高分子、塑料、陶瓷、金属、硅晶圆、复合材料、玻璃及软板的其中之一。
6.根据权利要求1所述的埋入式基板封装结构，其特征在于，该芯片为集成电路、传感器、生医芯片及被动组件的其中之一。
7.根据权利要求1所述的埋入式基板封装结构，其特征在于，该第一上导线层、该第一下导线层、该第一导通孔、该第二上导线层、该第二下导线层、该第二导通孔及该导电凸块的材质为铜、银、镍、金、锡之导电材料及其组合或银胶、碳胶之复合导电材料。
8.根据权利要求1所述的埋入式基板封装结构，其特征在于，该第一介电层、该第二介电层、该第三介电层、该第四介电层及该第五介电层的材质为聚酰亚胺、苯并环丁烯、硅胶材料、树脂及高分子类复合材料的其中之一。
CN201710282316.8A 2017-04-26 2017-04-26 埋入式基板封装结构 Pending CN108807330A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710282316.8A CN108807330A (zh) 2017-04-26 2017-04-26 埋入式基板封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710282316.8A CN108807330A (zh) 2017-04-26 2017-04-26 埋入式基板封装结构

Publications (1)

Publication Number Publication Date
CN108807330A true CN108807330A (zh) 2018-11-13

Family

ID=64069267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710282316.8A Pending CN108807330A (zh) 2017-04-26 2017-04-26 埋入式基板封装结构

Country Status (1)

Country Link
CN (1) CN108807330A (zh)

Similar Documents

Publication Publication Date Title
US10867907B2 (en) Package substrate and method of fabricating the same
US9929130B2 (en) Chip on chip attach (passive IPD and PMIC) flip chip BGA using new cavity BGA substrate
US8536684B2 (en) Method of assembling shielded integrated circuit device
CN104064551B (zh) 一种芯片堆叠封装结构和电子设备
US10490473B2 (en) Chip package module and circuit board structure comprising the same
US8294253B2 (en) Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure
US20070085187A1 (en) Vertically packaged MOSFET and IC power devices as integrated module using 3D interconnected laminates
CN108807297A (zh) 电子封装件及其制法
CN101228625B (zh) 具有镀金属连接部的半导体封装
TW200427029A (en) Thermally enhanced semiconductor package and fabrication method thereof
TW200541125A (en) Circuit device and manufacturing method thereof
US20080298023A1 (en) Electronic component-containing module and manufacturing method thereof
TW201729366A (zh) 用於積體電路封裝的外露式可焊接散熱器
KR20020061812A (ko) 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지
CN106129018B (zh) 包括金属衬底和嵌入层合体的半导体模块的电子设备
US10115673B1 (en) Embedded substrate package structure
CN104051327B (zh) 用于半导体封装的表面处理方法和装置
US6476475B1 (en) Stacked SRAM die package
TW201725669A (zh) 封裝基板
US20130020572A1 (en) Cap Chip and Reroute Layer for Stacked Microelectronic Module
TWM548889U (zh) 埋入式基板封裝結構
US10186503B2 (en) Module and manufacturing method thereof
CN108807330A (zh) 埋入式基板封装结构
CN109427725A (zh) 中介基板及其制法
CN206672928U (zh) 埋入式基板封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181113