CN108807301A - 使用烧结附着的封装微电子组件安装 - Google Patents

使用烧结附着的封装微电子组件安装 Download PDF

Info

Publication number
CN108807301A
CN108807301A CN201810408104.4A CN201810408104A CN108807301A CN 108807301 A CN108807301 A CN 108807301A CN 201810408104 A CN201810408104 A CN 201810408104A CN 108807301 A CN108807301 A CN 108807301A
Authority
CN
China
Prior art keywords
component
substrate
containing metallic
metallic
secondary structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810408104.4A
Other languages
English (en)
Other versions
CN108807301B (zh
Inventor
拉克斯明纳里言·维斯瓦纳坦
李璐
马赫什·K·沙阿
保罗·理查德·哈特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN108807301A publication Critical patent/CN108807301A/zh
Application granted granted Critical
Publication of CN108807301B publication Critical patent/CN108807301B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

一种封装微电子组件包括基板和耦合到该基板的顶表面的半导体管芯。一种将该封装微电子组件附着到二级结构的方法必需将含金属粒子的材料施加到该基板的底表面和该二级结构的安装表面中的至少一个。该封装微电子组件和该二级结构以堆叠关系布置，其中该含金属粒子的材料设置在该底表面与该安装表面之间。在低于该金属粒子的熔点的最大工艺温度下执行低温烧结工艺以将该含金属粒子的材料转变成烧结的粘结层从而接合该封装微电子组件与该二级结构。在实施例中，该基板可以是该封装微电子组件的散热片并且该二级结构可以是印刷电路板。

Description

使用烧结附着的封装微电子组件安装
技术领域
本发明大体上涉及封装微电子组件。更具体地说，本发明涉及用于产生封装微电子组件并且利用烧结附着将封装微电子组件附着到二级结构的方法。
背景技术
封装射频(RF)晶体管装置等封装微电子组件在使用焊料的第二层级组装过程中安装到具有热通孔群或铜币的印刷电路板等二级结构。通常，所得焊接点的最大额定温度长期使用是大致110摄氏度(℃)。在高于最大额定温度的温度下，焊接点往往会因焊料蠕变和疲乏而失效。因此，焊接点的此最大额定温度限制了封装微电子组件在大功率应用中的有效功率耗散和输出功率。
发明内容
根据本发明的第一方面，提供一种制造封装微电子组件的方法，包括：
提供所述封装微电子组件，所述封装微电子组件包括具有顶表面和底表面的基板以及耦合到所述顶表面的半导体管芯；以及
将含金属粒子的材料施加到所述基板的所述底表面，所述含金属粒子的材料被配置成烧结以产生烧结的粘结层从而将所述封装微电子组件接合到二级结构。
在一个或多个实施例中，将所述含金属粒子的材料以施加到所述基板的所述底表面的薄膜或胶带的形式施加到所述基板。
在一个或多个实施例中，所述施加包括利用薄膜转移工艺将所述含金属粒子的材料施加到所述基板的所述底表面。
在一个或多个实施例中，所述施加包括将所述含金属粒子的材料以可流动湿态分配到所述基板的所述底表面。
在一个或多个实施例中，所述方法进一步包括选择所述含金属粒子的材料的金属粒子以含有银粒子、金粒子、铜粒子和铂粒子中的至少一种。
在一个或多个实施例中，所述方法进一步包括选择所述含金属粒子的材料，除了金属粒子以外还含有有机材料。
在一个或多个实施例中，所述有机材料包括环氧树脂，并且其中当在工艺条件下经历烧结工艺时，所述环氧树脂被配置成使得所述环氧树脂的绝大部分在所述基板与所述二级结构之间保留在所述烧结的粘结层内。
在一个或多个实施例中，所述含金属粒子的材料被配置成在高于130摄氏度(℃)和低于300℃的最大工艺温度下烧结到所述二级结构。
在一个或多个实施例中，所述基板包括被配置成用于耗散热量的散热片。
根据本发明的第二方面，提供一种将封装微电子组件附着到二级结构的方法，包括：
提供所述封装微电子组件，所述封装微电子组件包括具有顶表面和底表面的基板以及耦合到所述顶表面的半导体管芯；
将含金属粒子的材料施加到所述基板的所述底表面和所述二级结构的安装表面中的至少一个；
以堆叠关系布置所述封装微电子组件和所述二级结构，其中所述含金属粒子的材料设置在所述底表面与所述二级结构的所述安装表面之间；以及
在低于所述含金属粒子的材料中的金属粒子的熔点的最大工艺温度下烧结所述含金属粒子的材料以产生烧结的粘结层从而将所述封装微电子组件接合到所述二级结构。
在一个或多个实施例中，所述基板包括被配置成耗散热量的散热片，并且所述二级结构包括印刷电路板，所述印刷电路板具有延伸穿过所述印刷电路板的热通孔，其中所述烧结接合所述散热片与所述热通孔。
在一个或多个实施例中，所述提供包括提供散热板，多个半导体管芯耦合到所述散热板的所述顶表面；并且
所述施加包括：
将所述含金属粒子的材料附着在所述散热板的所述底表面上；以及
在所述附着之后单分所述散热板以产生多个封装微电子组件，在所述布置之前执行所述附着和单分。
在一个或多个实施例中，所述施加包括利用薄膜转移工艺将所述含金属粒子的材料施加到所述基板的所述底表面和所述二级结构的所述安装表面中的所述至少一个。
在一个或多个实施例中，所述施加包括将所述含金属粒子的材料以可流动湿态分配到所述基板的所述底表面和所述二级结构的所述安装表面中的所述至少一个。
在一个或多个实施例中，所述方法进一步包括选择所述含金属粒子的材料的金属粒子以含有银粒子、金粒子、铜粒子和铂粒子中的至少一种。
在一个或多个实施例中，所述方法进一步包括选择所述含金属粒子的材料，除了金属粒子以外还含有有机材料，其中当在工艺条件下经历所述烧结时，所述环氧树脂的至少绝大部分在所述基板与所述二级结构之间保留在所述烧结的粘结层内。
在一个或多个实施例中，所述烧结包括在高于130摄氏度(℃)和低于300℃的最大工艺温度下烧结所述含金属粒子的材料。
根据本发明的第三方面，提供一种封装微电子组件，包括：
基板，所述基板具有顶表面和底表面；
半导体管芯，所述半导体管芯耦合到所述顶表面；以及
含金属粒子的材料，所述含金属粒子的材料施加到所述基板的所述底表面，所述含金属粒子的材料被配置成烧结以产生烧结的粘结层从而将所述封装微电子组件接合到二级结构。
在一个或多个实施例中，所述含金属粒子的材料呈具有含银粒子、金粒子、铜粒子和铂粒子中的至少一种的金属粒子的薄膜或胶带的形式。
在一个或多个实施例中，所述二级结构包括印刷电路板，所述印刷电路板具有延伸穿过所述印刷电路板的热通孔，并且所述基板包括被配置成用于附着到所述印刷电路板的安装表面的散热片，并且所述含金属粒子的材料被配置成接合所述散热片与所述热通孔。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。
附图说明
附图用来另外示出各种实施例并解释根据本发明的所有各种原理和优点，在附图中类似附图标记贯穿不同的视图指代相同的或功能类似的元件，各图不必按比例绘制，附图与下文的具体实施方式一起并入本说明书并且形成本说明书的部分。
图1示出根据实施例的封装微电子组件的横截面侧视图；
图2示出图1的封装微电子组件可以安装到的二级结构的横截面侧视图；
图3示出根据另一实施例的封装微电子组件附着工艺的流程图；
图4示出在根据图3的工艺附着到图2的二级结构之后的图1的封装微电子组件；以及
图5示出展示烧结的PCB附着对比焊接的PCB附着的最大可允许功率耗散的例子的图。
具体实施方式
概括地说，本文中所描述的实施例可以提供一种能够利用低温烧结工艺接合到客户提供的印刷电路板(PCB)等二级结构的封装微电子组件。更具体地说，可以将含金属粒子的材料施加到封装微电子组件的外表面和/或二级结构的安装表面。可以通过烧结含金属粒子的材料而接合封装微电子组件和二级结构以在封装微电子组件与二级结构之间产生烧结的粘结层。含金属粒子的材料可以具有比焊料高得多的熔化温度，从而使得可以升高耦合到系统配置中的二级结构的封装微电子组件的操作温度。这能实现封装微电子组件的更高的可允许耗散功率和相应更高的输出功率。因此，可以利用烧结工艺将侧向扩散的金属氧化物半导体(LDMOS)晶体管装置、氮化镓(GaN)晶体管装置、大规模多输入多输出(MIMO)模块等高输出功率封装组件附着到系统安装表面。
提供本发明以另外通过能够实现的方式对在应用时制造和使用根据本发明的各种实施例的最佳模式进行解释。另外提供本发明以加强对本发明的创造性原理和优点的理解和了解，而不是以任何方式限制本发明。本发明仅由所附权利要求书限定，所附权利要求书包含在本申请案及提出的那些权利要求的全部等效物的未决期间所进行的任何修正。
应理解，例如第一和第二、顶部和底部等等相关术语(如果存在的话)的使用仅用于区分实体或动作，而不必要求或意指在此类实体或动作之间的任何实际此种关系或次序。此外，附图中的一些可通过使用各种底纹和/或阴影线来说明以区分在各个结构性层内产生的不同元件。可利用当前和未来的沉积、图案化、蚀刻等微型制造技术来产生结构层内的这些不同元件。因此，尽管在图示中利用了不同的底纹和/或阴影线，但是结构性层内的不同元件可能由相同材料形成。
参考图1，图1示出根据实施例的封装微电子组件20的横截面侧视图。封装微电子组件20包括具有顶表面24和底表面26的基板22。半导体管芯28、30耦合到基板22的顶表面24。根据具体设计配置，接合线等电互连件32可以将半导体管芯28、30电互连到彼此和/或将半导体管芯28、30电互连到封装微电子组件20的输入/输出引线34。在示出的例子中，基板22、半导体管芯28、30、电互连件32以及输入/输出引线34的一部分可以嵌入包封材料36内，例如模制化合物，其中基板22的底表面26从包封材料36暴露。然而，另一配置可以包括代替包封材料36的介电盖片，该介电盖片粘结在基板22上，使得包封材料不遮盖半导体管芯和互连件，并且各端由介电材料间隔开，由此得到空气腔封装。
半导体管芯28、30中的一个或两个可以是LDMOS晶体管装置、GaN晶体管装置、MIMO模块和/或任何其它合适的装置。为图示简单起见，示出封装微电子组件20具有两个半导体管芯28、30和很少的电互连件32和输入/输出引线34。然而，应了解，根据具体设计配置，封装微电子组件20可以仅包括单个半导体管芯，可以包括超过两个半导体管芯，并且除了一个或多个半导体管芯以外还可以包括无源组件，从而得到完全封装的系统。此外，在图1中示出输入/输出引线34处于与基板22不同的平面。在其它配置中，输入/输出引线34可以与基板22共面。
在示例配置中，基板22可以是完全由铜(Cu)、Cu基合金、铝或类似材料构成的单片散热片。替代地，基板22可以是多层散热片，具有例如由另一金属材料的插入层间隔开的Cu层，以减少在封装微电子组件20内可能存在的机械应力。在任一实例中，选择基板22的具体结构以赋予基板22相对高的热导率，用于从半导体管芯28、30高效地耗散热量。因而，基板22可以在本文中替代地称为散热片22。
根据实施例，封装微电子组件20另外包括施加到基板22的底表面26的含金属粒子的材料38。含金属粒子的材料38被配置成烧结以产生烧结的粘结层从而将封装微电子组件20接合到二级结构。因此，含金属粒子的材料38是将根据下文描述的方法转变成烧结的粘结层的前驱体。
现在参考图2，图2示出封装微电子组件20(图1)可以安装到的二级结构40的横截面侧视图。二级结构40可以是客户提供的印刷电路板(PCB)，所述PCB具有顶表面42、底表面44、以及在顶表面42与底表面44之间延伸穿过二级结构40的热通孔46。因而，二级结构40可以在本文中替代地称为PCB 40。可以在PCB 40的顶表面42上形成上部金属板48，例如铜，并且可以在PCB 40的底表面44上形成下部金属板50，例如铜。因此，上部金属板48和下部金属板50通过热通孔46的矩阵电连接。在所说明的配置中，下部金属板50可以粘附到或以其它方式固定到外壳52，所述外壳52可以另外用作系统散热片。
通常，热通孔46是铜等导热金属的中空圆柱体，通过在钻探穿过PCB 40的孔的内表面上镀敷一薄层铜而形成。然而，在其它配置中，热通孔46可以是导热金属的实心柱。一般来说，封装微电子组件20等封装装置可以附着到上部金属板48。因而，上部金属板48可以用作二级结构的安装表面54，即，用作PCB 40的安装表面54。在操作期间，接合到PCB 40的安装表面54的封装微电子组件在其外表面上产生热量，如由箭头56所表示。热量56通过上部金属板48截获。由于内衬有铜的热通孔46的高热导率，因此大部分热量56将汇聚到热通孔46的位置，沿着热通孔46的长度流动，且接着当到达下部金属板50时发散。此热量接着可通过外壳52从下部金属板50提取。例如，热量56可以从外壳52的导热散热片辐射出来。出于说明性目的，描绘热量的箭头56呈现为跨整个上部金属板48。所属领域的技术人员将认识到，多个封装微电子组件将在极小区域中而不是在整个上部金属板48中产生热量56。此外，虽然大多数热量56通过热通孔46耗散，但是PCB 40也将耗散一些热量56。
LDMOS晶体管装置、GaN晶体管装置、MIMO模块和其它此类射频(RF)晶体管装置等封装微电子组件在使用焊料的第二层级组装过程中安装到具有例如图2中示出的热通孔群和/或嵌入铜币的印刷电路板。由于低熔点和可加工性，焊料通常被用作附着材料。不利的是，使用焊料的缺点在于：由于焊料的低熔点温度，在现代电子产品的高温使用环境中，焊料往往会经历因焊料蠕变而引起的失效。因此，业界将焊接点最大额定温度限制为100摄氏度(℃)到110℃的范围。
因此，在表面安装配置中，可以是由焊接点温度限制系统的使用温度(该使用温度是在最终产品中系统将暴露于的温度范围)。目前的大功率RF组件通常具有足够低的热阻，从而使得焊接点逐渐成为限制系统的使用温度的关键标准。
下文描述用于产生封装微电子组件并且使用含金属粒子的材料38将封装微电子组件接合到二级结构并执行低温烧结工艺的方法。包括被配置成烧结并且至少与焊料一样导电并具有比焊料更高的熔点温度的含金属粒子的材料38能实现升高包括封装微电子组件20的系统的温度，并且因此升高可允许的功率耗散限制。
图3示出根据另一实施例的封装微电子组件附着过程60的流程图。附着过程60包括多个过程框，下文将详细描述所述过程框中的每一个。图3中一般地示出的每个过程框可能需要单个过程或多个子过程。此外，图3中示出及下文描述的过程框作为非限制性例子而提供。在附着过程60的替代实施例中，可以执行额外过程框，可以省略某些过程框，和/或可以按替代序列执行示出的过程框。
在过程框62，提供封装微电子组件20。如结合图1详细描述，封装微电子组件20包括具有顶表面24和底表面26的基板22(例如，散热片22)以及耦合到散热片22的顶表面24的半导体管芯28、30。在一些实施例中，封装微电子组件20是单个单元。在其它实施例中，散热片22可以是具有耦合到所述散热片22的多个半导体管芯的散热板，从而得到在封装微电子组件的单个板单元中临时形成的多个封装微电子组件。
在过程框64，利用干态施加技术、湿态施加技术、或以允许控制含金属粒子的材料38的施加的任何方式将含金属粒子的材料38施加到散热片22的底表面26和PCB 40(图2)的安装表面54(图2)中的至少一个。可以将含金属粒子的材料38以独立的薄膜或胶带施加到散热片22的底表面26的形式施加到散热片22。例如，可以利用薄膜转移工艺将含金属粒子的材料38施加到散热片22的底表面26。在其它实施例中，可以通过利用湿态施加过程以可流动湿态将含金属粒子的材料38分配到散热片22的底表面26上来施加含金属粒子的材料38。在又其它实施例中，可以将含金属粒子的材料38以薄膜、胶带的形式或以可流动湿态施加到PCB 40的安装表面54(图2)。
当在过程框64提供具有耦合到其顶表面24的多个半导体管芯的散热板时，可以使用任何前述技术将含金属粒子的材料38施加在散热板的整个底表面26上。在施加含金属粒子的材料38之后，可以单分散热板以产生可以用于附着过程60的后续过程操作的多个封装微电子组件(多个封装微电子组件中的每一个包括施加到其底表面的含金属粒子的材料38)。可以通过锯切(例如，利用水冷划片机)、激光切割、水力喷射、冲压或用冲压裁切进行单分，仅列举几个例子。可以在将半导体管芯耦合到其顶表面24之后或之前执行此单分过程。
在干态薄膜转移过程施加技术中，可以首先通过例如初始地将含金属粒子的材料38沉积(例如，丝网印刷或以其它方式分配)到临时基板或载体上来制备干膜，临时基板或载体例如是塑料(例如，聚对苯二甲酸乙二醇酯(PET)或另一材料)胶带背衬。可以将含金属粒子的材料38以可流动湿态施加到载体且接着加热或以其它方式干燥从而得到干膜。接着，将干膜转移到适当的表面(例如，底表面26和/或安装表面54)。就此而言，将给定的含金属粒子的材料38放置成与所选金属层或金属片接触。接着施加热量、压力、或热量和压力两者，将含金属粒子的材料38(干膜)附着到所选金属层或金属片表面。接着可以通过物理移除(例如剥离)或通过化学溶剂中溶解来移除载体(例如胶带背衬)。替代地，在堆叠过程期间(本文中还考虑“薄膜转移”)可以简单地将一个或多个独立薄膜放置在底表面26与安装表面54之间。
适当的湿态施加技术包括但不限于丝网或模板印刷、刀片刮抹、喷涂、涂刷和浸渍。当使用湿态施加技术时，通过例如独立生产或从第三方供应商购买来初步获得可流动或湿态涂敷前驱体材料。除了金属粒子(下文所描述)以外，湿态涂敷前驱体材料还含有其它成分(例如溶剂和/或界面活性剂)以促进湿定形施加、调节前驱体材料的黏度、防止金属粒子的过早附聚和/或用作其它目的。在一个实施例中，湿态涂敷前驱体材料含有结合粘结剂(例如，环氧树脂)、分散剂和更薄的或液体载剂的金属粒子。可调节涂敷前驱体材料内含有的溶剂或液体载剂的体积以将前驱体材料的粘度调整成选定的湿态施加技术。例如，在通过丝网印刷或刀片刮抹施加含金属粒子的材料38的实施例中，涂敷前驱体材料可以含有充足的液体以产生膏状物、料浆或涂料。在施加湿态涂敷材料之后，可以在需要时执行干燥过程以从含金属粒子的材料38移除过量液体。
含金属粒子的材料38的具体调配物或组合物可以在实施例之间不同，只要含金属粒子的材料38的具体调配物或组合物含有被配置成在烧结工艺期间烧结(变成压紧的固体块而不会熔化)的金属粒子。在实施例中，含金属粒子的材料38含有银粒子、金粒子、铜粒子和铂粒子中的至少一种或其混合物。在另一实施例中，含金属粒子的材料38内含有的金属粒子主要由银粒子或铜粒子组成。另外，在又其它实施例中，含金属粒子的材料38内含有的金属粒子可以是能够通过烧结接合的任何适当的导热和/或导电粒子。含金属粒子的材料38内含有的金属粒子可或可不涂敷有机材料。例如，在一些实施方案中，金属粒子可以涂敷有有机分散剂，有机分散剂能防止粒子之间的物理接触以抑制过早附聚或粒子烧结。任何此类有机粒子涂覆若存在时可以在下文描述的金属烧结工艺期间燃烧掉或分解。
含金属粒子的材料38内含有的金属粒子可以具有任何形状或形状的组合，包括但不限于球形形状、长方形形状和血小板或薄层形状。金属粒子的平均尺寸将结合粒子形状和工艺参数而变化。然而，一般来说，在实施例中，金属粒子的平均最大尺寸(例如，当金属粒子为球形时的直径或当金属粒子为长方形时的主轴)可以在约100微米(μm)与约10纳米(nm)之间。在其它实施例中，金属粒子可以具有大于或小于前述范围的平均最大尺寸。在某些实施方案中，可以利用具有纳米以及微米范围的平均最大尺寸的金属粒子的混合物。在其它实施方案中，含金属粒子的材料38内可以仅含有纳米粒子(即，具有1nm与1000nm之间的平均最大尺寸的粒子)。作为具体的但非限制性例子，含金属粒子的材料38可以含有银、金、铜和铂纳米粒子中的至少一种，在实施例中，优选银或铜纳米粒子。
含金属粒子的材料38可或可不含有有机材料。例如，含金属粒子的材料38可以基本上不含有机材料(即，含有低于1wt％的有机材料)。在其它实施例中，含金属粒子的材料38可以含有树脂或其它有机填充物。例如，含金属粒子的材料38可以含有增加韧性的有机材料，例如环氧树脂，以减少在包括安装到PCB 40的封装微电子组件20的系统的热循环过程中裂纹形成和传播的可能性。取决于烧结的含金属粒子的材料38的所需最终组合物，可以控制烧结工艺的参数以完全或部分地从含金属粒子的材料38分解有机材料。例如，当在工艺条件下经历烧结工艺时，含金属粒子的材料38内的绝大部分环氧树脂在散热片22与PCB 40之间保留在烧结的粘结层内。
在过程框64处施加含金属粒子的材料38之后，执行过程框66。在过程框66，将封装微电子组件20与PCB 40以堆叠关系布置，使得含金属粒子的材料38设置在封装微电子组件20与PCB 40之间。
在过程框68，在低于含金属粒子的材料38内的金属粒子的熔点的最大工艺温度(TMAX)下执行低温烧结工艺，将含金属粒子的材料38转变成烧结的粘结层从而接合封装微电子组件20与PCB 40。可以在适合于将含金属粒子的材料38转变成烧结的粘结层的任何工艺条件下执行低温烧结工艺。可以在具有或不具有压力、进行或不进行加热(但是通常将施加一定程度的升高热量)的情况下以及在任何适当的环境(优选地，露天)下执行烧结工艺。
然而，重点是，在低于含金属粒子的材料38内的金属粒子的熔点的最大工艺温度(TMAX)下执行烧结工艺。实际上，在许多实施例中，考虑到绝对温度标度(以开(Kelvin)为单位)，TMAX将明显低于金属粒子的熔点，并且可能低于粒子的熔点的二分之一。一般来说，TMAX将大于室温(在本文中考虑为20℃)且小于300℃。相比而言，纳米或微米大小范围的银、金、铜以及铂粒子的熔点通常将介于950℃与1800℃之间。为了提供又另一个例子，在实施例中，TMAX可以在130℃与300℃之间。在又另外的实施例中，TMAX可以高于或低于前述范围，只要TMAX(结合其它工艺参数)足以引起金属粒子的烧结而不会使金属粒子液化或不利地影响金属粒子附着的结构的完整性。例如，印刷电路板材料的热变形温度(由此定义TMAX)对于常见PCB材料通常限制在130℃的范围，例如FR-4(耐火等级4)玻璃环氧树脂。但是，一些其它材料，例如基于聚酰亚胺的PCB板层可能允许更高的温度范围。
在一些实施方案中，可以在烧结工艺期间采用多级加热调度程序。在这种情况下，多级加热调度程序可能需要将堆叠布置的封装微电子组件20与PCB 40持续第一时间段加热到低于TMAX的第一温度(T1)，将温度逐渐倾斜上升到TMAX，持续第二时间段维持在TMAX，并且以冷却阶段结束。在一个实施例中并且仅作为非限制性例子，T1可以在100℃与200℃之间，而TMAX高于T1并且可以介于130℃与300℃之间。可以执行在较低温度下的第一加热时间段以从含金属粒子的材料38去除不形成最终结构的溶剂。执行在较高温度下的第二加热时间段以烧结安装表面，并且若存在环氧树脂则固化环氧树脂。如下文所论述，所采用的工艺参数可以或可以不选择为在烧结期间从含金属粒子的材料38完全分解任何有机材料。
可以在没有压力或具有最小压力的情况下执行低温烧结工艺。替代地，可以在烧结工艺期间向封装微电子组件20与PCB 40的堆叠布置施加收敛压力或压缩力。当施加时，收敛压力可以作为大体上恒定的力递送，或替代地根据基于时间或基于温度的调度程序而变化。可以利用任何适合的机制来施加所需收敛压力，包括散装重量、弹性偏压装置(例如弹簧负载柱塞或引脚)、钳夹、液压机等等。可以基于各种因素选择所施加的压力，包括烧结的粘结层的所需最终厚度、烧结的粘结层的所需孔隙度、以及含金属粒子的材料38的组合物。在一个实施例中并且仅作为非限制性例子，在烧结工艺期间施加介于约0.5兆帕斯卡(MPa)与约10MPa之间的最大压力(PMAX)。在其它实施例中，如果在烧结工艺期间施加压力，那么PMAX可以大于或小于前述范围。
在烧结之后，在过程框68，附着过程60结束。然而，在替代实施例中，可以在烧结之后执行另外的处理步骤，为简洁起见，本文中未进行描述。
图4示出在根据附着过程60(图3)附着到二级结构(即，PCB 40)之后的封装微电子组件20。在这个例子中，附着过程60将含金属粒子的材料38(图1)转变成烧结的粘结层70。即，在烧结期间制备的烧结的粘结层70在第二层级组装过程期间将封装微电子组件20接合到PCB 40。在非限制性例子中，可以在不降解的情况下在高于150℃下延长时间地使用银烧结的粘结层70。因此，交接面温度的限制从使用焊料粘结层时的110℃升高到对应于针对PCB 40或安装系统的使用温度限制的温度。因此，消除了先前由附着材料限定的约束。
图5示出展示烧结的PCB附着对比焊接的PCB附着的最大可允许功率耗散的例子的图72。在这个例子中，使用具有银粒子的含金属粒子的材料38(图1)以形成烧结的粘结层70(图4)。跨各种厚度的PCB比较烧结的PCB附着对比焊接的PCB附着的最大可允许功率耗散。从图72可以容易地观察到，对于烧结的银PCB附着(由正方形符号表示)的最大可允许功率耗散平均比对于焊接的PCB附着(由菱形符号表示)大致高46％。因此，烧结的附着技术可以应用于将LDMOS或GaN晶体管装置、大规模MIMO模块等附着到系统安装表面。这能实现更高的功率耗散，并因此实现此类封装微电子组件的更高的输出功率。
结合具有散热片基板和输入/输出引线34的封装微电子组件(图1)描述了以上烧结方法。然而，应了解，以上烧结方法能等效地应用于其它结构配置。例如，封装微电子组件可以不具有输入/输出引线，而是可以实际上在基板22的底表面26处具有通过介电材料彼此分隔开的输入/输出端，由此形成无引线封装。形成于底表面26处的此类输入/输出端可以通过组件附着过程60(图3)的执行附着到PCB 40上的接触件以形成烧结的金属粘结层。在另一实施例中，形成于底表面26处的需要极好的热接地和电气接地的输入/输出端可以通过组件附着过程60的执行附着到PCB 40上的接触件以形成烧结的金属粘结层，而不经历此类热接地和电气接地约束的其它输出端可以使用焊料连接。
另外，上文结合烧结方法论述的二级结构可能与所描述的不同。例如，二级结构可以是嵌入有铜的印刷电路板。作为另一个例子，用于有引线封装的二级结构可以是通过形成于PCB内的空腔嵌入并且直接附着到系统散热片的金属币。还可以设想二级结构的其它结构变化。
已经提供封装微电子组件和附着方法的实施例。在实施例中，一种产生封装微电子组件的方法包括：提供包括具有顶表面和底表面的基板以及耦合到顶表面的半导体管芯的封装微电子组件；并且将含金属粒子的材料施加到基板的底表面，含金属粒子的材料被配置成烧结以产生烧结的粘结层，从而将封装微电子组件接合到二级结构。
在另一实施例中，一种将封装微电子组件附着到二级结构的方法包括：提供包括具有顶表面和底表面的基板以及耦合到顶表面的半导体管芯的封装微电子组件；将含金属粒子的材料施加到基板的底表面和二级结构的安装表面中的至少一个；将封装微电子组件与二级结构以堆叠关系布置，其中含金属粒子的材料设置在底表面与二级结构的安装表面之间；并且在低于含金属粒子的材料中的金属粒子的熔点的最大工艺温度下烧结含金属粒子的材料，以产生烧结的粘结层从而将封装微电子组件接合到二级结构。
在再一实施例中，封装微电子组件包括具有顶表面和底表面的基板、耦合到该顶表面的半导体管芯，以及施加到该基板的该底表面的含金属粒子的材料，该含金属粒子的材料被配置成烧结以产生烧结的粘结层，从而将该封装微电子组件接合到二级结构。
因此，一种能够接合到二级结构的封装微电子组件利用含金属粒子的前驱体材料和低温烧结工艺形成封装微电子组件与二级结构之间的烧结的粘结层。含金属粒子的材料具有相对高熔点，从而使得可以升高耦合到系统配置中的二级结构的封装微电子组件的操作温度。这能实现封装微电子组件的更高的可允许耗散功率和相应更高的输出功率。因此，可以利用烧结工艺将侧向扩散的金属氧化物半导体(LDMOS)晶体管装置、氮化镓(GaN)晶体管装置、大规模多输入多输出(MIMO)模块等高输出功率封装组件附着到系统安装表面。
本发明旨在阐明使用本发明的各种实施例的方式而非限制本发明的各种实施例的真实、既定和公平的范围及精神。以上描述并不意图是穷尽性的或将本发明限于所公开的确切形式。鉴于以上教示，可以进行修改或变化。选择和描述实施例以提供对本发明的原理和其实际应用的最佳说明，以及使得本领域的技术人员能够在各种实施例中并利用适合于预期的特定用途的各种修改来利用本发明。当根据清楚地、合法地并且公正地赋予的权利的宽度来解释时，所有这样的修改和变化及其所有等效物均处于如由所附权利要求书所确定的本发明的范围内，并且在本专利申请未决期间可以修正。

Claims (10)

1.一种制造封装微电子组件的方法，其特征在于，包括：
提供所述封装微电子组件，所述封装微电子组件包括具有顶表面和底表面的基板以及耦合到所述顶表面的半导体管芯；以及
将含金属粒子的材料施加到所述基板的所述底表面，所述含金属粒子的材料被配置成烧结以产生烧结的粘结层从而将所述封装微电子组件接合到二级结构。
2.根据权利要求1所述的方法，其特征在于，将所述含金属粒子的材料以施加到所述基板的所述底表面的薄膜或胶带的形式施加到所述基板。
3.根据权利要求1所述的方法，其特征在于，所述施加包括利用薄膜转移工艺将所述含金属粒子的材料施加到所述基板的所述底表面。
4.根据权利要求1所述的方法，其特征在于，所述施加包括将所述含金属粒子的材料以可流动湿态分配到所述基板的所述底表面。
5.根据权利要求1所述的方法，其特征在于，进一步包括选择所述含金属粒子的材料的金属粒子以含有银粒子、金粒子、铜粒子和铂粒子中的至少一种。
6.根据权利要求1所述的方法，其特征在于，进一步包括选择所述含金属粒子的材料，除了金属粒子以外还含有有机材料。
7.根据权利要求1所述的方法，其特征在于，所述含金属粒子的材料被配置成在高于130摄氏度(℃)和低于300℃的最大工艺温度下烧结到所述二级结构。
8.根据权利要求1所述的方法，其特征在于，所述基板包括被配置成用于耗散热量的散热片。
9.一种将封装微电子组件附着到二级结构的方法，其特征在于，包括：
提供所述封装微电子组件，所述封装微电子组件包括具有顶表面和底表面的基板以及耦合到所述顶表面的半导体管芯；
将含金属粒子的材料施加到所述基板的所述底表面和所述二级结构的安装表面中的至少一个；
以堆叠关系布置所述封装微电子组件和所述二级结构，其中所述含金属粒子的材料设置在所述底表面与所述二级结构的所述安装表面之间；以及
在低于所述含金属粒子的材料中的金属粒子的熔点的最大工艺温度下烧结所述含金属粒子的材料以产生烧结的粘结层从而将所述封装微电子组件接合到所述二级结构。
10.一种封装微电子组件，其特征在于，包括：
基板，所述基板具有顶表面和底表面；
半导体管芯，所述半导体管芯耦合到所述顶表面；以及
含金属粒子的材料，所述含金属粒子的材料施加到所述基板的所述底表面，所述含金属粒子的材料被配置成烧结以产生烧结的粘结层从而将所述封装微电子组件接合到二级结构。
CN201810408104.4A 2017-05-01 2018-04-28 使用烧结附着的封装微电子组件安装 Active CN108807301B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/583,566 2017-05-01
US15/583,566 US10405417B2 (en) 2017-05-01 2017-05-01 Packaged microelectronic component mounting using sinter attachment

Publications (2)

Publication Number Publication Date
CN108807301A true CN108807301A (zh) 2018-11-13
CN108807301B CN108807301B (zh) 2024-01-26

Family

ID=61763790

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810408104.4A Active CN108807301B (zh) 2017-05-01 2018-04-28 使用烧结附着的封装微电子组件安装

Country Status (3)

Country Link
US (2) US10405417B2 (zh)
EP (1) EP3404709B1 (zh)
CN (1) CN108807301B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017218273B4 (de) * 2017-10-12 2022-05-12 Vitesco Technologies GmbH Halbleiterbaugruppe
US11735548B2 (en) * 2018-08-08 2023-08-22 Kuprion Inc. Electronics assemblies employing copper in multiple locations
US11139226B2 (en) * 2018-10-05 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and assembly structure
CN117296235A (zh) * 2021-03-15 2023-12-26 美国轮轴制造公司 电驱动单元

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054830A (zh) * 2009-09-30 2011-05-11 英飞凌科技股份有限公司 功率半导体模块和驱动功率半导体模块的方法
CN103403864A (zh) * 2011-02-23 2013-11-20 德克萨斯仪器股份有限公司 具有凝聚端子的半导体封装体
US20150115452A1 (en) * 2013-10-29 2015-04-30 Samsung Electronics Co., Ltd. Semiconductor device packages and methods of manufacturing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0434135B1 (en) 1989-12-20 1994-06-01 Koninklijke Philips Electronics N.V. Method of positioning and soldering of SMD components
US7023699B2 (en) * 2002-06-10 2006-04-04 Visteon Global Technologies, Inc. Liquid cooled metal thermal stack for high-power dies
US8963321B2 (en) * 2011-09-12 2015-02-24 Infineon Technologies Ag Semiconductor device including cladded base plate
US8967453B2 (en) 2012-03-21 2015-03-03 GM Global Technology Operations LLC Methods of bonding components for fabricating electronic assemblies and electronic assemblies including bonded components
US8815648B1 (en) 2013-04-01 2014-08-26 Texas Instruments Incorporated Multi-step sintering of metal paste for semiconductor device wire bonding
US9161434B2 (en) 2013-09-04 2015-10-13 Apple Inc. Methods for shielding electronic components from moisture
US9362198B2 (en) * 2014-04-10 2016-06-07 Freescale Semiconductor, Inc. Semiconductor devices with a thermally conductive layer and methods of their fabrication
US9589860B2 (en) * 2014-10-07 2017-03-07 Nxp Usa, Inc. Electronic devices with semiconductor die coupled to a thermally conductive substrate
US9986646B2 (en) * 2014-11-21 2018-05-29 Nxp Usa, Inc. Packaged electronic devices with top terminations, and methods of manufacture thereof
DE102015112023B3 (de) * 2015-07-23 2016-09-01 Infineon Technologies Ag Verfahren zum positionieren eines halbleiterchips auf einem träger und verfahren zum stoffschlüssigen verbinden eines halbleiterchips mit einem träger
ITUB20153344A1 (it) * 2015-09-02 2017-03-02 St Microelectronics Srl Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione
DE102015115312B4 (de) 2015-09-10 2020-10-29 Infineon Technologies Ag Halbleitermodul und Verfahren zum Betrieb eines Halbleitermoduls
JP6903051B2 (ja) 2015-10-07 2021-07-14 セラムテック ゲゼルシャフト ミット ベシュレンクテル ハフツングＣｅｒａｍＴｅｃ ＧｍｂＨ 二面冷却式回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054830A (zh) * 2009-09-30 2011-05-11 英飞凌科技股份有限公司 功率半导体模块和驱动功率半导体模块的方法
CN103403864A (zh) * 2011-02-23 2013-11-20 德克萨斯仪器股份有限公司 具有凝聚端子的半导体封装体
US20150115452A1 (en) * 2013-10-29 2015-04-30 Samsung Electronics Co., Ltd. Semiconductor device packages and methods of manufacturing the same

Also Published As

Publication number Publication date
US20180317312A1 (en) 2018-11-01
CN108807301B (zh) 2024-01-26
EP3404709A1 (en) 2018-11-21
US10806021B2 (en) 2020-10-13
US10405417B2 (en) 2019-09-03
US20190342988A1 (en) 2019-11-07
EP3404709B1 (en) 2022-08-31

Similar Documents

Publication Publication Date Title
CN108807301A (zh) 使用烧结附着的封装微电子组件安装
US8828804B2 (en) Semiconductor device and method
US9520377B2 (en) Semiconductor device package including bonding layer having Ag3Sn
US7473995B2 (en) Integrated heat spreader, heat sink or heat pipe with pre-attached phase change thermal interface material and method of making an electronic assembly
US7846778B2 (en) Integrated heat spreader, heat sink or heat pipe with pre-attached phase change thermal interface material and method of making an electronic assembly
US7863098B2 (en) Flip chip package with advanced electrical and thermal properties for high current designs
US8257795B2 (en) Nanoscale metal paste for interconnect and method of use
US9420731B2 (en) Electronic power device and method of fabricating an electronic power device
US7754533B2 (en) Method of manufacturing a semiconductor device
US20190148138A1 (en) Microelectronic systems containing embedded heat dissipation structures and methods for the fabrication thereof
CN108122786A (zh) 具有烧结接合的热耗散结构的微电子模块和其制造方法
US8872315B2 (en) Electronic device and method of fabricating an electronic device
US20070183920A1 (en) Nanoscale metal paste for interconnect and method of use
US7221055B2 (en) System and method for die attach using a backside heat spreader
CN108604578B (zh) 电力用半导体装置及其制造方法
JP2007527102A (ja) 相互接続用のナノスケールの金属ペーストおよび使用方法
KR20190132330A (ko) 다이 부착 방법 및 그러한 방법에 기초하여 제조된 반도체 디바이스
US10440813B1 (en) Microelectronic modules including thermal extension levels and methods for the fabrication thereof
US20110084369A1 (en) Device including a semiconductor chip and a carrier and fabrication method
US20120074563A1 (en) Semiconductor apparatus and the method of manufacturing the same
CN105679720A (zh) 散热器、包括散热器的电子模块及其制作方法
CN104425402A (zh) 密封的半导体器件
US9589864B2 (en) Substrate with embedded sintered heat spreader and process for making the same
JP6890520B2 (ja) 電力用半導体装置
CN110648983A (zh) 散热器件、半导体封装系统及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant