CN108804811A - 大规模集成电路设计中多层绕障直角布线方法 - Google Patents

大规模集成电路设计中多层绕障直角布线方法 Download PDF

Info

Publication number
CN108804811A
CN108804811A CN201810580835.7A CN201810580835A CN108804811A CN 108804811 A CN108804811 A CN 108804811A CN 201810580835 A CN201810580835 A CN 201810580835A CN 108804811 A CN108804811 A CN 108804811A
Authority
CN
China
Prior art keywords
vertex
wiring
dimensional
multilayer
tyson
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810580835.7A
Other languages
English (en)
Other versions
CN108804811B (zh
Inventor
张�浩
杨晶菁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuzhou University
Original Assignee
Fuzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou University filed Critical Fuzhou University
Priority to CN201810580835.7A priority Critical patent/CN108804811B/zh
Publication of CN108804811A publication Critical patent/CN108804811A/zh
Application granted granted Critical
Publication of CN108804811B publication Critical patent/CN108804811B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及大规模集成电路物理设计技术领域，特别是一种大规模集成电路设计中多层绕障直角布线方法，首先构造多层绕障直角布线问题的三维逃逸图，然后基于三维逃逸图构造布线图，将多层绕障直角布线问题转换为布线图中Steiner树问题，最后通过构造Steiner树实现布线。该方法布线合理，构造的布线图规模小，所得布线结果总线长短。

Description

大规模集成电路设计中多层绕障直角布线方法
技术领域
本发明涉及大规模集成电路物理设计技术领域，特别是一种大规模集成电路设计中多层绕障直角布线方法。
背景技术
大规模集成电路物理设计中，布线是物理设计中一个重要的环节，它需要在芯片版图上确定线网的具体走线位置，来连接相关的引脚。随着制造工艺进入纳米时代，特征尺寸减小、晶体管数量的急剧增加、时钟频率的提高、预布线模块和宏单元的引入以及布线层数的增多，使得大规模集成电路的设计越来越复杂。每个线网是具有相同电位的一组引脚，它们分布在不同的布线层，每个布线层的分布着表示预布线模块和宏单元的矩形障碍。在最终的芯片设计中，这些引脚需要以较短的线长连接在一起，而且走线方向只能为水平、垂直和层间通孔，并且必须绕开矩形障碍。为了解决这个复杂问题，设计一种大规模集成电路设计中多层绕障直角布线方法尤为必要。
发明内容
本发明的目的在于提供一种大规模集成电路设计中多层绕障直角布线方法，该方法布线合理，构造的布线图规模小，所得布线结果总线长短。
为实现上述目的，本发明的技术方案是：一种大规模集成电路设计中多层绕障直角布线方法，首先构造多层绕障直角布线问题的三维逃逸图，然后基于三维逃逸图构造布线图，将多层绕障直角布线问题转换为布线图中Steiner树问题，最后通过构造Steiner树实现布线。
进一步地，所述大规模集成电路设计中多层绕障直角布线方法包括以下步骤：
步骤(1) 初始化，输入布线问题的线网信息和障碍信息；
步骤(2) 根据线网信息和障碍信息，构造三维逃逸图G=(V,E,T,ω)；所述三维逃逸图为带权无向图，E表示边集合，V表示顶点集合，引脚对应的顶点称为端点，T表示端点集合，ω:E→R +表示边的权重映射函数，边的权重对应边在布线区域的实际线长；
步骤(3) 在三维逃逸图G的基础上，采用邻接点互连方法构造布线图，将多层绕障直角布线问题转换为布线图中Steiner树问题，这里的邻接点为端点或矩形障碍的顶点；
步骤(4) 使用Steiner树构造算法构造出可行解ST。
进一步地，所述步骤(2)中，三维逃逸图的构造步骤如下：
步骤(2.1) 将所有引脚顶点和障碍顶点投影到一个平面上，构造这些顶点的Hanan网格；
步骤(2.2) 将所构造的Hanan网格推广到每个布线金属层上，并用通孔将相邻布线金属层之间具有相同二维坐标的相邻顶点连接起来，构成三维Hanan网格；
步骤(2.3) 将三维Hanan网格中位于障碍内部的边、顶点、通孔都删除，构成三维逃逸图。
进一步地，所述步骤(3)中，采用邻接点互连方法构造布线图包括以下步骤：
步骤(3.1) 初始化过程：将三维逃逸图端点集合中的端点作为泰森图种子也即源点，将矩形障碍的顶点作为途径点；
步骤(3.2) 构造泰森图过程：从各个泰森图种子出发扩展以构建泰森图，将三维逃逸图G划分成多个泰森区域；
步骤(3.3) 划分覆盖区域：如果一个顶点与所属泰森区域的泰森图种子之间的最短路径中包含有至少一个途径点，这些途径点称为关联途径点，则称该顶点属于最近的关联途径点的覆盖区域，从泰森区域中进一步划分出覆盖区域，泰森区域和覆盖区域将三维逃逸图G分割成多个点不交划分区域；每个划分区域都有一个相关的泰森图种子或关联途径点，称之为划分区域的种子；
步骤(3.4) 建立邻接顶点对：如果三维逃逸图G中存在一条边的两个顶点分别属于两个不同的划分区域，则这两个划分区域称为邻接划分区域，邻接划分区域的两个种子称为邻接顶点对；
步骤(3.5) 邻接顶点对的互联：以邻接顶点对为对角顶点的立方体的12条边，如果这些边在三维逃逸图G中是存在的，则将它们标记起来；
步骤(3.6) 构造布线图：采用深度优先算法，将在三维逃逸图G中标记的边构造成布线图。
本发明的有益效果是解决了现有大规模集成电路设计中的多层绕障直角布线问题，实现了一种更加有效的布线方法，本方法中所构建的布线图规模小，利用该方法进行布线，布局合理，所得线长短，相较于现有技术中最新的几种布线方法均具有更佳的效果，从而实现线长最短优化，具有很强的实用性和广阔的应用前景。
附图说明
图1是本发明实施例的实现流程图。
图2是本发明实施例中在三层布线层上，包含三个引脚和两个矩形障碍的线网实例图。
图3是图2线网实例上构造的三维逃逸图。
图4是图2线网实例上建立的邻接顶点对的关系图。
图5是图2线网实例上建立的布线图。
图6是图2线网实例的布线结果图。
图7是本发明实施例中10个多层绕障测试电路的基本信息。
图8是本发明方法针对10个多层绕障测试电路构造的三维逃逸图和布线图规模对比。
图9是本发明实施例中现有各种方法解决多层绕障电路布线问题的结果对比。
具体实施方式
下面结合附图及具体实施例对本发明作进一步说明。
本发明实施例中的布线问题描述如下：在多个金属层的布线空间中，给定线网信息和障碍信息；线网信息包括每个引脚在多层布线空间上的三维坐标信息；障碍是分布在某一布线层上的一个矩形，障碍信息包括所位于的层数，四个顶点在该层的二维坐标信息；在同一层中，顶点不能落在障碍内部，障碍不能相互重叠，可以边界相邻；相邻的金属层之间可以通过通孔来连接线网；问题目标是，构造出一个不经过任何障碍内部的仅由同一层中水平、垂直线和通孔构成的斯坦纳树，连通所有的线网引脚，使其的总线长度最小。如图2所示，是在三层布线层上，包含三个引脚和两个矩形障碍的线网实例。线网的三个引脚p1、p2、p3，分别位于layer1、layer2、layer3三个金属层上，layer1、layer2上分布有一个矩形障碍O1、O2。
本发明大规模集成电路设计中多层绕障直角布线方法，首先构造多层绕障直角布线问题的三维逃逸图，然后基于三维逃逸图构造布线图，将多层绕障直角布线问题转换为布线图中Steiner树问题，最后通过构造Steiner树实现布线。如图1所示，具体包括以下步骤：
步骤(1) 初始化，输入上述布线问题的线网信息和障碍信息。
步骤(2) 根据线网信息和障碍信息，利用[参考文献：Ganley JL, Cohoon JPRouting a multi-terminal critical net: Steiner tree construction in thepresence of obstacles. In: Circuits and Systems, 1994. ISCAS '94., 1994 IEEEInternational Symposium on, 30 May-2 Jun 1994 1994. pp 113-116 vol.111]中平面图中逃逸图的构造方法和[参考文献：Hanan M. On Steiner’s Problem withRectilinear Distance[J]. Siam J. appl. math, 1966, 14(2):255-265]中Hanan网格的构造方法，将逃逸图推广到多层的布线问题中，实现三维逃逸图构造方法，构造三维逃逸图G=(V,E,T,ω)；所述三维逃逸图为带权无向图，E表示边集合，V表示顶点集合，引脚对应的顶点称为端点，T表示端点集合，ω:E→R +表示边的权重映射函数，边的权重对应边在布线区域的实际线长。
其中，三维逃逸图的具体构造步骤如下：
进一步地，所述步骤(2)中，三维逃逸图的构造步骤如下：
步骤(2.1) 将所有引脚顶点和障碍顶点投影到一个平面上，并利用[参考文献：HananM. On Steiner’s Problem with Rectilinear Distance[J]. Siam J. appl. math,1966, 14(2):255-265]中所提到的方法构造这些顶点的Hanan网格.
步骤(2.2) 将所构造的Hanan网格推广到每个布线金属层上，并用通孔将相邻布线金属层之间具有相同二维坐标的相邻顶点连接起来，构成三维Hanan网格。
步骤(2.3) 将三维Hanan网格中位于障碍内部的边、顶点、通孔都删除，构成三维逃逸图。如图3所示，是图2线网实例上构造的三维逃逸图。
步骤(3) 在三维逃逸图G的基础上，采用邻接点互连方法构造布线图，将多层绕障直角布线问题转换为布线图中Steiner树问题，这里的邻接点为端点或矩形障碍的顶点。
其中，所述邻接点互连是指在布线图中需要连接起来的端点或者矩形障碍的顶点，采用邻接点互连方法构造布线图包括以下步骤：
步骤(3.1) 初始化过程：将三维逃逸图端点集合中的端点作为泰森图种子也即源点，将矩形障碍的四个顶点作为途径点。
步骤(3.2) 构造泰森图过程：从各个泰森图种子出发扩展以构建泰森图，将三维逃逸图G划分成多个泰森区域。
步骤(3.3) 划分覆盖区域：如果一个顶点与所属泰森区域的泰森图种子之间的最短路径中包含有至少一个途径点，这些途径点称为关联途径点，则称该顶点属于最近的关联途径点的覆盖区域，从泰森区域中进一步划分出覆盖区域，泰森区域和覆盖区域将三维逃逸图G分割成多个点不交划分区域；每个划分区域都有一个相关的泰森图种子或关联途径点，称之为划分区域的种子。
步骤(3.4) 建立邻接顶点对：如果三维逃逸图G中存在一条边的两个顶点分别属于两个不同的划分区域，则这两个划分区域称为邻接划分区域，邻接划分区域的两个种子称为邻接顶点对。如图4所示，是图2线网实例上建立的邻接顶点对的关系图。
步骤(3.5) 邻接顶点对的互联：以邻接顶点对为对角顶点的立方体的12条边，如果这些边在三维逃逸图G中是存在的，则将它们标记起来。
步骤(3.6) 构造布线图：采用深度优先算法，将在三维逃逸图G中标记的边构造成布线图。如图5所示，是图2线网实例上建立的布线图。
步骤(4) 使用[参考文献：Hao Zhang, Dongyi Ye, Wenzhong Guo A Steinerpoint candidate-based heuristic framework for the Steiner tree problem ingraphs. In: Journal of Algorithms & Computational Technology 2016.10(2)]中的Steiner树构造算法构造出可行解ST。如图6所示，是图2线网实例利用本方法所得的布线结果图。
本发明对现有技术中最新的三种方法与本发明方法解决布线问题的效果进行了对比分析，具体参见图7-9中的表1、表2和表3。
在表1中列举了10个常用多层绕障测试电路的基本信息。表2中展现了本方法中三维逃逸图和布线图规模对比，布线图中顶点数仅为三维逃逸图中的3.33%左右，布线图中边数仅为三维逃逸图中的2.50%左右，说明本方法构造的布线图规模远小于三维逃逸图的规模，降低了图中Steiner树问题的复杂度，减小了计算量。表3中列举了各种方法解决多层绕障电路布线问题的结果对比，其中包含了3种现有布线方法Lin2008[参考文献：Lin C W,Huang S L, Hsu K C, et al. Multilayer Obstacle-Avoiding Rectilinear SteinerTree Construction Based on Spanning Graphs. In: IEEE Transactions onComputer-Aided Design of Integrated Circuits and Systems, 2008, 27(4):643-653.]、Liu2014[参考文献：Liu C H, Lin C X, Chen I C, et al. EfficientMultilayer Obstacle-Avoiding Rectilinear Steiner Tree Construction Based onGeometric Reduction. In：IEEE Transactions on Computer-Aided Design ofIntegrated Circuits and Systems, 2014, 33(12):1928-1941.]、 Lin 2017[参考文献：Lin K W, Lin Y S, Li Y L, et al. A Maze Routing-Based Algorithm for ML-OARSTwith Pre-Selecting and Re-Building Steiner Points. In: Great Lakes Symposiumon Vlsi. ACM, 2017:399-402.] 和本发明所用方法。本发明方法在大部分线网布线效果均比其他三种方法更佳，10个测试电路中，本发明方法找到了7个测试电路的当前最佳解（表格中加粗部分），平均改进百分百比分别为3.96%、0.86%和1.35%。
经过对比分析，本发明的求解质量明显优于目前最新的几种方法。从上述分析可以得出结论，本发明是一种更加有效的大规模集成电路设计中多层绕障直角布线方法。
以上是本发明的较佳实施例，凡依本发明技术方案所作的改变，所产生的功能作用未超出本发明技术方案的范围时，均属于本发明的保护范围。

Claims (4)

1.一种大规模集成电路设计中多层绕障直角布线方法，其特征在于，首先构造多层绕障直角布线问题的三维逃逸图，然后基于三维逃逸图构造布线图，将多层绕障直角布线问题转换为布线图中Steiner树问题，最后通过构造Steiner树实现布线。
2.根据权利要求1所述的大规模集成电路设计中多层绕障直角布线方法，其特征在于，包括以下步骤：
步骤(1) 初始化，输入布线问题的线网信息和障碍信息；
步骤(2) 根据线网信息和障碍信息，构造三维逃逸图G=(V,E,T,ω)；所述三维逃逸图为带权无向图，E表示边集合，V表示顶点集合，引脚对应的顶点称为端点，T表示端点集合，ω:E→R +表示边的权重映射函数，边的权重对应边在布线区域的实际线长；
步骤(3) 在三维逃逸图G的基础上，采用邻接点互连方法构造布线图，将多层绕障直角布线问题转换为布线图中Steiner树问题，这里的邻接点为端点或矩形障碍的顶点；
步骤(4) 使用Steiner树构造算法构造出可行解ST。
3.根据权利要求2所述的大规模集成电路设计中多层绕障直角布线方法，其特征在于，所述步骤(2)中，三维逃逸图的构造步骤如下：
步骤(2.1) 将所有引脚顶点和障碍顶点投影到一个平面上，构造这些顶点的Hanan网格；
步骤(2.2) 将所构造的Hanan网格推广到每个布线金属层上，并用通孔将相邻布线金属层之间具有相同二维坐标的相邻顶点连接起来，构成三维Hanan网格；
步骤(2.3) 将三维Hanan网格中位于障碍内部的边、顶点、通孔都删除，构成三维逃逸图。
4.根据权利要求2所述的大规模集成电路设计中多层绕障直角布线方法，其特征在于，所述步骤(3)中，采用邻接点互连方法构造布线图包括以下步骤：
步骤(3.1) 初始化过程：将三维逃逸图端点集合中的端点作为泰森图种子也即源点，将矩形障碍的顶点作为途径点；
步骤(3.2) 构造泰森图过程：从各个泰森图种子出发扩展以构建泰森图，将三维逃逸图G划分成多个泰森区域；
步骤(3.3) 划分覆盖区域：如果一个顶点与所属泰森区域的泰森图种子之间的最短路径中包含有至少一个途径点，这些途径点称为关联途径点，则称该顶点属于最近的关联途径点的覆盖区域，从泰森区域中进一步划分出覆盖区域，泰森区域和覆盖区域将三维逃逸图G分割成多个点不交划分区域；每个划分区域都有一个相关的泰森图种子或关联途径点，称之为划分区域的种子；
步骤(3.4) 建立邻接顶点对：如果三维逃逸图G中存在一条边的两个顶点分别属于两个不同的划分区域，则这两个划分区域称为邻接划分区域，邻接划分区域的两个种子称为邻接顶点对；
步骤(3.5) 邻接顶点对的互联：以邻接顶点对为对角顶点的立方体的12条边，如果这些边在三维逃逸图G中是存在的，则将它们标记起来；
步骤(3.6) 构造布线图：采用深度优先算法，将在三维逃逸图G中标记的边构造成布线图。
CN201810580835.7A 2018-06-07 2018-06-07 大规模集成电路设计中多层绕障直角布线方法 Expired - Fee Related CN108804811B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810580835.7A CN108804811B (zh) 2018-06-07 2018-06-07 大规模集成电路设计中多层绕障直角布线方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810580835.7A CN108804811B (zh) 2018-06-07 2018-06-07 大规模集成电路设计中多层绕障直角布线方法

Publications (2)

Publication Number Publication Date
CN108804811A true CN108804811A (zh) 2018-11-13
CN108804811B CN108804811B (zh) 2021-11-30

Family

ID=64087690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810580835.7A Expired - Fee Related CN108804811B (zh) 2018-06-07 2018-06-07 大规模集成电路设计中多层绕障直角布线方法

Country Status (1)

Country Link
CN (1) CN108804811B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112100975A (zh) * 2020-09-28 2020-12-18 珠海市一微半导体有限公司 一种版图设计的金属层自动连接方法
CN114647999A (zh) * 2022-03-16 2022-06-21 武汉理工大学 一种交错引脚矩阵逃逸布线方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1529268A (zh) * 2003-09-26 2004-09-15 清华大学 标准单元总体布线时障碍下的直角Steiner树方法
CN1588381A (zh) * 2004-07-06 2005-03-02 清华大学 超大规模集成电路避障碍的直角Steiner树方法
CN1604094A (zh) * 2004-11-16 2005-04-06 清华大学 线长优化的绕障碍的直角布线树方法
WO2006135780A1 (en) * 2005-06-10 2006-12-21 The Regents Of The University Of California Fast dual-vdd buffer insertion and buffered tree construction for power minimization
CN103324796A (zh) * 2013-06-21 2013-09-25 福州大学 一种大规模集成电路设计中的绕障直角斯坦纳树构造方法
CN103984789A (zh) * 2014-01-26 2014-08-13 福州大学 大规模集成电路设计中基于线长最短优化的绕障布线方法
CN104462628A (zh) * 2013-09-24 2015-03-25 复旦大学 一种绕过障碍物的八叉Steiner最小树的构建方法及装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1529268A (zh) * 2003-09-26 2004-09-15 清华大学 标准单元总体布线时障碍下的直角Steiner树方法
CN1588381A (zh) * 2004-07-06 2005-03-02 清华大学 超大规模集成电路避障碍的直角Steiner树方法
CN1604094A (zh) * 2004-11-16 2005-04-06 清华大学 线长优化的绕障碍的直角布线树方法
WO2006135780A1 (en) * 2005-06-10 2006-12-21 The Regents Of The University Of California Fast dual-vdd buffer insertion and buffered tree construction for power minimization
CN103324796A (zh) * 2013-06-21 2013-09-25 福州大学 一种大规模集成电路设计中的绕障直角斯坦纳树构造方法
CN104462628A (zh) * 2013-09-24 2015-03-25 复旦大学 一种绕过障碍物的八叉Steiner最小树的构建方法及装置
CN103984789A (zh) * 2014-01-26 2014-08-13 福州大学 大规模集成电路设计中基于线长最短优化的绕障布线方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
ZHANG H , YE D Y .: "Key-node-based local search discrete artificial bee colony algorithm for obstacle-avoiding rectilinear Steiner tree construction", 《SPRINGER-VERLAG》 *
ZHANG, HAO, GUO, ET AL.: "A heuristic for constructing a rectilinear Steiner tree by reusing routing resources over obstacles", 《INTEGRATION: THE VLSI JOURNAL》 *
刘一, 段成华, 易卫东: "基于直角Steiner 树的片上网络互连算法", 《微电子学》 *
刘耿耿，郭文忠, 陈国龙: "X 结构下VLSI 多层绕障Steiner 最小树算法", 《计算机辅助设计与图形学学报》 *
张浩，叶东毅，郭文忠: "一种多层绕障直角斯坦纳最小树启发式算法", 《小型微型计算机系统》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112100975A (zh) * 2020-09-28 2020-12-18 珠海市一微半导体有限公司 一种版图设计的金属层自动连接方法
CN112100975B (zh) * 2020-09-28 2024-05-03 珠海一微半导体股份有限公司 一种版图设计的金属层自动连接方法
CN114647999A (zh) * 2022-03-16 2022-06-21 武汉理工大学 一种交错引脚矩阵逃逸布线方法

Also Published As

Publication number Publication date
CN108804811B (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
KR101856437B1 (ko) 초전도 회로 물리적 레이아웃 시스템 및 방법
CN103984789B (zh) 大规模集成电路设计中基于线长最短优化的绕障布线方法
US5615128A (en) Towards optimal steiner tree routing in the presence of rectilinear obstacles
CN108804811A (zh) 大规模集成电路设计中多层绕障直角布线方法
CN101702655B (zh) 网络拓扑图的布局方法和系统
Schiele et al. A gridless router for industrial design rules
WO2021103530A1 (zh) 二维可扩展超导量子比特结构及其腔模控制方法
TW201102848A (en) Method for concurrent migration and decomposition of integrated circuit layout
CN103324796B (zh) 一种大规模集成电路设计中的绕障直角斯坦纳树构造方法
JPS61234470A (ja) 配置更新方法
KR101820813B1 (ko) Soc 장치 및 soc 장치를 동작시키는 방법
CN106888163A (zh) 软件定义网络中基于网络域划分的路由方法
CN107137927A (zh) 虚拟游戏对象的位置坐标的获取方法及装置
WO2007121435A2 (en) Electromagnetic coupled basis functions for an electronic circuit
CN108241765A (zh) 一种芯片晶体管测试芯片设计方法
CN110490381A (zh) 基于混合整数规划的公交主干线规划方法
CN104239600A (zh) 基于多商品流的大规模集成电路详细布线方法
CN104512858A (zh) 半导体封装的通孔结构的改进布置
CN108459206B (zh) 一种基于复镜像的空间线路分布参数矩阵的计算方法
JP2014186734A (ja) 集積回路のレイアウト内のネットのルーティング方法及びシステム
CN109450697A (zh) 卫星组网的拓扑关系和链路信息展示方法
CN110276839A (zh) 一种基于实景三维数据的底部碎片去除方法
Sahu et al. Application mapping onto mesh-of-tree based network-on-chip using discrete particle swarm optimization
CN112818585A (zh) 集成电路层间耦合的迭代计算并行颗粒的划分方法及装置
Siozios et al. Exploring alternative 3D FPGA architectures: Design methodology and CAD tool support

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20211130

CF01 Termination of patent right due to non-payment of annual fee