JPS61234470A - 配置更新方法 - Google Patents

配置更新方法

Info

Publication number
JPS61234470A
JPS61234470A JP60074219A JP7421985A JPS61234470A JP S61234470 A JPS61234470 A JP S61234470A JP 60074219 A JP60074219 A JP 60074219A JP 7421985 A JP7421985 A JP 7421985A JP S61234470 A JPS61234470 A JP S61234470A
Authority
JP
Japan
Prior art keywords
arrangement
layout
rhombus
placement
determined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60074219A
Other languages
English (en)
Other versions
JPH0679319B2 (ja
Inventor
Takemoto Ishii
建基 石井
Makiko Iwanabe
岩邊　牧子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60074219A priority Critical patent/JPH0679319B2/ja
Priority to US06/849,831 priority patent/US4805113A/en
Publication of JPS61234470A publication Critical patent/JPS61234470A/ja
Publication of JPH0679319B2 publication Critical patent/JPH0679319B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体集積回路あるいはプリント板上（以下
基板と称す。）の回路素子の配置の更新方法に係り、特
に対話形式で半導体集積回路上の回路素子の配置修正に
好適な配置更新方法に関する。
〔発明の背景〕
基板上に論理回路素子を配置し、素子の端子間の信号線
の配線を横方向は第１層の配線、縦方向は第２層の配線
を用いる等縦横の直交配線を用いて結線していくＶイア
ウド方式（配置、配線手法そのものについては、例えば
、電子通信学会論文誌１９８３年第Ｊ６６−Ｃ巻４１２
．ｐＨ６４〜１１７１参照）において、一般に、論理回
路素子の駆動能力により配線長を一定値以下にする必要
がある。すなわち、１つの信号線につながる論理回路素
子の集合があまり広い範囲に配置されると、この制約条
件が守れなくなる。
配置更新システムは、特に基板上の論理回路素子の配置
状態を更新するもので、論理回路素子の形状と配置位置
、および何も配置されてない空き位置等が表示でき、論
理回路素子の交換、移動が可能であり、ある特定の信号
線につながる論理回路素子の集合を色わけしｅｂ線分で
結び表示することができる。
従来の配置更新方法によれば、特定の信号線につながる
論理回路の集合の配置を変更して、制約条件を守ろうと
する場合、どの素子を選択し、どの位置に移動または交
換すればよいかが不明々究め、利用者の直感による試行
錯誤にたよることになり、配置制約条件を守つ九最終的
配置を決定するのに多くの時間を要す欠点があつｔｏ〔
発明の目的〕 本発明の目的は、配置制約条件を守るために論理回路素
子の配置位置を変更する際、選択すべき素子およびその
移動先の位置の決定が容易な配置方法を提供することに
ある。
〔発明の概要〕
論理回路素子の端子間の配線はＸ（横）方向とｙ（縦）
方向の直交し交２方向を用いて、しかも配線層をＸ方向
とＸ方向で区別してなされる。このような配線方式を採
用する場合、２点間の距離は次式で表わされる直交距離
が用いられる。
ｄ　（ｐｌ＊　ｐｚ　ｌ＝　ｔ　ｘｔ−ｘ２１＋１　’
／ｘ　　）’ｚｌここで（Ｘ＋　Ｉ　Ｍ＋　］はｐｌの
座標である。この距離がｔ以下の領域は第１図に示すよ
うに、ｔを対角長とする菱形である。すなわち、この菱
形内の２点間距離はｔ以下である。し九がって、配線長
を基準値を以下に押さえるためには、ｔを対角長とする
菱形を指定し、結線すべき端子す々わち論理回路素子を
こ０菱形で示される範囲内に配置しておけば１極端な配
線の迂回がない限り配線長を以内で配線できる可能性が
高い。
一般に、配置制約条件は、単純に配線長で与えられるよ
りも・配線容量等で与えられる。単位長さ当り′の配線
容量は、配線層により異なり、Ｘ方向とＸ方向では同じ
長さでも配線容量が異なってくる。配線容量を基準値Ｃ
以下に押さえる九めには、第２図に示すようにＸ方向と
Ｘ方向の配線材料の単位長さ当りの配線容量から基準値
Ｃを長さに換算したｔ８と１．を対角長とする菱形を求
めその範囲内に配置すればよい。
上述のように配置制約条件は菱形の範囲に換算でき、こ
の菱形と論理回路素子の配置状態を重ね合せて表示する
ことにより、菱形の外側に配置された素子を菱形の内側
に配置変更すれば、配置制約条件が容易に守れることに
なる。
〔発明の実施例〕
以ド、本発明の一実施例を図により説明する。
第３図は、基板上の論理回路素子の配置状態を表示した
ものであり、線分８は論理回路素子４Ａ〜４Ｅが、ある
１つの信号線に属すことを示しており、素子４Ｄが他の
素子より遠い位置に配置されている。すなわち、この信
号線に対する配置制約条件より大きさを定めた菱形では
、この信号に属す５つの素子４Ａ、４Ｂ、４Ｃ，４Ｄ、
４Ｂ全部は囲むことができない。菱形６は、素子４Ｄを
除き、４つの素子４Ａ、４Ｂ、４Ｃ，４Ｅを囲む位置に
表示したものである。第４図は、第３図の′表示に基づ
き、菱形６の外側に配置され九素子４Ｄと、菱形６の内
側にある空き位置５人を交換した状態を示している。こ
の信号に属す５つの素子全部が菱形６内に配置されてお
り、配置制約条件を満足していることがわかる。
第５図は、菱形６の外側に配置されている素子４Ｄを菱
形６の内側に配置されている素子と交換しようと考えた
ときの説明図である。交換相手が空き位置であれば、交
換しても相手が配置制約条件に違反することはない。し
かし、相手が別の信号線に属す素子の場合は、交換する
と違反する可能性があり、交換の前に違反するかどうか
をチェックする必要がある。菱形６内に配置されている
別の信号線に属す素子４Ｆとの交換を考えたとき、４Ｆ
は線分８Ａで示すように素子４Ｇと関連しており、それ
らが配置制約に適合しておれば、それらの配置制約条件
より大きさを定めた菱形で、素子４Ｆおよび４Ｇを囲む
ことができる。この菱形を素子４Ｆおよび４Ｇを囲みな
がら、しかも、注目している素子４Ｄを囲む位置に移動
したのが第５図に示す菱形６人である。第５図の表示に
基づき、素子４Ｄと４Ｆの配置位置を交換すれば、それ
ぞれの素子の配置制約条件を守ることができる。
第６図は、本発明に基づく菱形を表示するための指定図
の一実施例である。第６図において、ＤＤＳは設計情報
の記憶位置、ＬＤＧＳは配置更新システム、ＧＤＳは表
示位置である。記憶位置ＤＤａ中のＤＢ、Ｄは設計規則
データで配置制約条件を含み、ＤＤは設計データで論理
データと配置データを含む、配置更新システムＬＤＧＳ
中のＤＩＮはデータ入力部、ＤＯＵＴはデータ出力部、
ＡＰＲ，は自動配置配線処理部、ＤＰＬは配置作図処理
部、ＣＨＫは配置制約条件チェック部、ＤＩＡは菱形の
作図処理部、ＰＵＰは配置更新処理部、Ｇ工Ｆは表示位
置とのインタフェースである。表示位置中のＣＲＴはブ
ラウン管、ＣＯＮは表示用コンソールである。
第６図において、表示用コンソールＣＯＮより配置状態
の表示を指示すると、配置更新システムＬＤＧ８のデー
タ入力部ＤＩＮが設計規則データＤＢ、Ｄおよび設計デ
ータＤＤを読み込み、配置データがない場合は自動配置
配線処理部ＡＰＲにより配置データを作成した後、配置
作図処理部ＤＰＬが配置状態を作図して表示用インタフ
ェースＧＩＦを通して表示位置中のＣＲＴに描画する。
さらに、操作者がコンソールＣＯＮより配置制約条件に
違反する論理回路素子の表示を指示すると、配置制約条
件チェック部ＣＨＫが信号線毎に配線長を求め、それが
許容されるための基醜値以上であればその信号線に属す
論理回路素子を色わけしたり線分８（第３図）で結ぶこ
とにより他との識゛　別を可能にする。この時、操作者
が特定の１つの信号線に属す素子例えば４Ｅの配置され
るべき範囲の表示をコンソールＣＯＮより指示すると菱
形作図処理部ＤＩＡが、設計規則データより菱形の大き
さを計算し配置状態図に重ねて、この素子４Ｅに中心が
くるようにこの菱形を表示する。この際、１つの信号線
に属する素子グループ４Ａ。
４Ｂ、４Ｃ，４Ｄの内、出来るだけ多くの素子がこの菱
形内に含まれるように菱形中心位置を定めることも望ま
しい。このようにして第３図に示しｔ配置状態図が得ら
れる。
この表示に基づいて、レイアウト設計者が、コンソール
ＣＯＮより論理回路素子４Ｄと空き位置５Ａの交換を指
示すると、配置更新処理部ＰＵＰが配置状態を変更する
。変更後の配置状態は、データ出力部ＤＯＵＴにより記
憶位置ＤＲＤ中の設計データＤＤに格納され、前述と同
じ方法で結果を表示でき、第４図に示した配置状態図が
得られる。
第３図に示した表示において、レイアウト設計者が論理
回路素子４Ｄと４Ｆの交換を意図したときコンソールＣ
ＯＮより、素子４Ｆに対応する配置範囲の表示を指示す
ると素子４Ｆを中心に有する菱形が表示され、これを、
４Ｆの配置制約条件を守りながら、４Ｄを囲む位置に移
動することを指示するにより、第５図の菱形６Ａが得ら
れる。
４Ｄを４Ｆの位置に移動すれば、４Ｄの配置制約条件を
示す菱形６内に配置でき、また４Ｆを４Ｄの位置に移動
しても同じ菱形６Ａ内であるから、４Ｄと４Ｆを交換す
れば両者共に配置制約条件を守れることになる。したが
って設計者はこの交換をコンソールＣＯＮより指示でき
る。
以上説明し友ように本実施例によれば、配置制約条件を
菱形の範囲という目に見える形に変換できるので配置修
正対象の選択と移動先の決定を容易にする効果がある。
以上の説明においては、配置制約条件として配線容量に
制約がある場合を示し九が、配線抵抗に制約がある場合
も同様である。また配線容量と配線抵抗の両方のように
複数条件がある場合に複数の菱形を同時に表示すること
も可能である。
以上の説明においては、配置制約条件を菱形の配置範囲
に変換する際、基準値上り直接求めたｔ！とｌ、を用い
ることを前提としたが、これに係数αとβを掛けてαｔ
ｘ、β１．を用いることも可能である。これにより配線
の迂回を考慮に入れたり、実際の状況に合つｔ運用がで
きる。特にある点から等基準にある点の範囲を求めたい
場合はα＝β＝２とすれば良い。
以上の説明においては、自動配置配線処理により配置デ
ータを作成する場合を示したが、人手設計により配置デ
ータを作成する場合も同様に適用可能である。
〔発明の効果〕
本発明によれば、配置制約条件を守るために、配置を修
正する場合、菱形という目に見える形で対象範囲が限定
できるため、修正対象とすべき論理回路素子の選択と、
移動先の決定が容易にでき、しかもその修正が配置制約
条件を守れない究めに再修正するような試行錯誤をなく
すことができるので設計効率向上の効果がある。
【図面の簡単な説明】
第１図は、ｔを対角長とする菱形で配線長を以下の領域
を示す概念図、第２図は１．およびｔアを対角長とする
菱形で配置制約条件を示す概念図、第３図〜第５図は配
置状態と本発明に係る菱形を重ね合せて表示した配置状
態図、第６図は本発明の一実施例の指定図である。 １・・・半導体集積回路、２・・・ポンディングパッド
、３・・・外部論理回路素子、４・・・論理回路素子、
５・・・第　１　口 °美 第　２　図 ７　　　第３国 ８４図

Claims (1)

  1. 【特許請求の範囲】 １、複数の回路素子の配置制約を記述した設計規則デー
    タを満すべく決定された配置データに基づき各素子の配
    置状態を示す図形を表示するとともに、該決定された配
    置の内、該設計規則データで定まる配置制約条件に違反
    する素子群を該配置データに基づき検出し、該配置制約
    条件を満すために該素子群がともに属するべき領域を決
    定し、該決定された領域を該素子群の一部を含む位置に
    かつ該図形に重畳して表示し、操作者からの素子配置変
    更指示に基づき該配置データを変更することを特徴とす
    る配置更新方法。 ２、該領域は菱形の形状を有することを特徴とする第１
    項の配置更新方法。 ３、該配置制約条件としてあらかじめ与えられた、該素
    子群間を結ぶ許容配線長に基づき該菱形の縦横の対角長
    を決定することを特徴とする第２項記載の配置更新方法
    。 ４、該配置制約条件としてあらかじめ与えられた該素子
    群間の配線に付随する静電容量の許容値に基づき該菱形
    の縦横の対角長を決定することを特徴とする第２項の配
    置更新方法。 ５、該縦横の対角長は互いに独立に決定することを特徴
    とする第３項の配置変更方法。 ６、該表示された領域の中心位置を操作者から指定され
    る位置に移動して該領域を表示することを特徴とする第
    １項又は第２項の配置更新方法。 ７、該回路素子の配置は集積回路上の配置であることを
    特徴とする第１項から第５項のいずれか一つの配置更新
    方法。
JP60074219A 1985-04-10 1985-04-10 配置更新方法 Expired - Lifetime JPH0679319B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60074219A JPH0679319B2 (ja) 1985-04-10 1985-04-10 配置更新方法
US06/849,831 US4805113A (en) 1985-04-10 1986-04-09 Method of updating layout of circuit element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60074219A JPH0679319B2 (ja) 1985-04-10 1985-04-10 配置更新方法

Publications (2)

Publication Number Publication Date
JPS61234470A true JPS61234470A (ja) 1986-10-18
JPH0679319B2 JPH0679319B2 (ja) 1994-10-05

Family

ID=13540856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60074219A Expired - Lifetime JPH0679319B2 (ja) 1985-04-10 1985-04-10 配置更新方法

Country Status (2)

Country Link
US (1) US4805113A (ja)
JP (1) JPH0679319B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014232427A (ja) * 2013-05-29 2014-12-11 Ｎｅｃプラットフォームズ株式会社 設計支援装置、設計支援方法および設計支援プログラム

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4974175A (en) * 1987-06-19 1990-11-27 Hitachi, Ltd. Drawing information processing method and apparatus
JPH0650515B2 (ja) * 1987-06-19 1994-06-29 株式会社日立製作所 設計支援方法及びその設計支援装置
JPS6432337A (en) * 1987-07-29 1989-02-02 Hitachi Ltd Method for instructing influence of program change
US5684723A (en) * 1987-11-16 1997-11-04 Fujitsu Limited Device simulation method and device simulator
JP2664465B2 (ja) * 1989-03-15 1997-10-15 富士通株式会社 半導体装置のセル配置方法
US5309371A (en) * 1989-06-28 1994-05-03 Kawasaki Steel Corporation Method of and apparatus for designing circuit block layout in integrated circuit
US5231590A (en) * 1989-10-13 1993-07-27 Zilog, Inc. Technique for modifying an integrated circuit layout
KR0168829B1 (ko) * 1989-11-06 1999-02-01 리차드 알. 피카드 복수의 개별 집적 회로를 단일 집적 회로화하는 방법
JP2522420B2 (ja) * 1989-11-28 1996-08-07 日本電気株式会社 自動配線設計装置
JPH03188650A (ja) * 1989-12-18 1991-08-16 Hitachi Ltd 配線経路処理方法、配線経路処理システム、及び半導体集積回路
US5541849A (en) * 1990-04-06 1996-07-30 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including estimation and comparison of timing parameters
US5572437A (en) * 1990-04-06 1996-11-05 Lsi Logic Corporation Method and system for creating and verifying structural logic model of electronic design from behavioral description, including generation of logic and timing models
US5555201A (en) * 1990-04-06 1996-09-10 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including interactive system for hierarchical display of control and dataflow information
US5553002A (en) * 1990-04-06 1996-09-03 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, using milestone matrix incorporated into user-interface
US5222030A (en) * 1990-04-06 1993-06-22 Lsi Logic Corporation Methodology for deriving executable low-level structural descriptions and valid physical implementations of circuits and systems from high-level semantic specifications and descriptions thereof
US5557531A (en) * 1990-04-06 1996-09-17 Lsi Logic Corporation Method and system for creating and validating low level structural description of electronic design from higher level, behavior-oriented description, including estimating power dissipation of physical implementation
US5544067A (en) * 1990-04-06 1996-08-06 Lsi Logic Corporation Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation
US5544066A (en) * 1990-04-06 1996-08-06 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including estimation and comparison of low-level design constraints
US5598344A (en) * 1990-04-06 1997-01-28 Lsi Logic Corporation Method and system for creating, validating, and scaling structural description of electronic device
US5572436A (en) * 1990-04-06 1996-11-05 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design
US5870308A (en) * 1990-04-06 1999-02-09 Lsi Logic Corporation Method and system for creating and validating low-level description of electronic design
US5623418A (en) * 1990-04-06 1997-04-22 Lsi Logic Corporation System and method for creating and validating structural description of electronic system
US5867399A (en) * 1990-04-06 1999-02-02 Lsi Logic Corporation System and method for creating and validating structural description of electronic system from higher-level and behavior-oriented description
US5208764A (en) * 1990-10-29 1993-05-04 Sun Microsystems, Inc. Method for optimizing automatic place and route layout for full scan circuits
US5459673A (en) * 1990-10-29 1995-10-17 Ross Technology, Inc. Method and apparatus for optimizing electronic circuits
US5325309A (en) * 1991-04-30 1994-06-28 Lsi Logic Corporation Method and apparatus for integrated circuit diagnosis
US5315534A (en) * 1991-06-25 1994-05-24 Unisys Corporation Computer process for interconnecting logic circuits utilizing softwire statements
US5450331A (en) * 1992-01-24 1995-09-12 Vlsi Technology, Inc. Method for verifying circuit layout design
US5398195A (en) * 1992-02-21 1995-03-14 International Business Machines Corporation Method and system for providing a non-rectangular floor plan
US5363313A (en) * 1992-02-28 1994-11-08 Cadence Design Systems, Inc. Multiple-layer contour searching method and apparatus for circuit building block placement
US5526517A (en) * 1992-05-15 1996-06-11 Lsi Logic Corporation Concurrently operating design tools in an electronic computer aided design system
US5452224A (en) * 1992-08-07 1995-09-19 Hughes Aircraft Company Method of computing multi-conductor parasitic capacitances for VLSI circuits
US5629859A (en) * 1992-10-21 1997-05-13 Texas Instruments Incorporated Method for timing-directed circuit optimizations
US5493510A (en) * 1992-11-10 1996-02-20 Kawasaki Steel Corporation Method of and apparatus for placing blocks in semiconductor integrated circuit
JP2898493B2 (ja) * 1992-11-26 1999-06-02 三菱電機株式会社 ミリ波またはマイクロ波ｉｃのレイアウト設計方法及びレイアウト設計装置
US5436849A (en) * 1993-02-09 1995-07-25 International Business Machines Corporation Incremental logic synthesis system for efficient revision of logic circuit designs
US5481474A (en) * 1993-07-22 1996-01-02 Cadence Design Systems, Inc. Double-sided placement of components on printed circuit board
JPH0793386A (ja) * 1993-09-28 1995-04-07 Fujitsu Ltd Ｌｓｉ実装設計システム
JP3192057B2 (ja) * 1994-03-18 2001-07-23 富士通株式会社 配線プログラム生成方法及びその装置
JP3150527B2 (ja) * 1994-04-04 2001-03-26 富士通株式会社 プリント配線板の改造支援装置
US5535134A (en) * 1994-06-03 1996-07-09 International Business Machines Corporation Object placement aid
US5825661A (en) * 1996-05-01 1998-10-20 International Business Machines Corporation Method and apparatus for automatic post-layout optimization of an integrated circuit
US6175948B1 (en) 1998-02-05 2001-01-16 Motorola, Inc. Method and apparatus for a waveform compiler
US6385565B1 (en) * 1998-06-18 2002-05-07 Sun Microsystems, Inc. System and method for determining the desired decoupling components for power distribution systems using a computer system
US6532439B2 (en) 1998-06-18 2003-03-11 Sun Microsystems, Inc. Method for determining the desired decoupling components for power distribution systems
US6473891B1 (en) * 2000-05-03 2002-10-29 Lsi Logic Corporation Wire routing to control skew
US6789241B2 (en) * 2002-10-31 2004-09-07 Sun Microsystems, Inc. Methodology for determining the placement of decoupling capacitors in a power distribution system
US7269817B2 (en) * 2004-02-10 2007-09-11 International Business Machines Corporation Lithographic process window optimization under complex constraints on edge placement
US9378326B2 (en) * 2014-09-09 2016-06-28 International Business Machines Corporation Critical region identification

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3617714A (en) * 1969-04-15 1971-11-02 Bell Telephone Labor Inc Method of minimizing the interconnection cost of linked objects
JPS59154055A (ja) * 1983-02-22 1984-09-03 Hitachi Ltd 論理回路基板上の素子配置方法
US4577276A (en) * 1983-09-12 1986-03-18 At&T Bell Laboratories Placement of components on circuit substrates
US4630219A (en) * 1983-11-23 1986-12-16 International Business Machines Corporation Element placement method
US4636965A (en) * 1984-05-10 1987-01-13 Rca Corporation Routing method in computer-aided-customization of universal arrays and resulting integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014232427A (ja) * 2013-05-29 2014-12-11 Ｎｅｃプラットフォームズ株式会社 設計支援装置、設計支援方法および設計支援プログラム

Also Published As

Publication number Publication date
JPH0679319B2 (ja) 1994-10-05
US4805113A (en) 1989-02-14

Similar Documents

Publication Publication Date Title
JPS61234470A (ja) 配置更新方法
JP4000198B2 (ja) 会話型回路設計装置
EP0696775A1 (en) Computer-aided design and production system for component arrangement and pipe routing
JPH01131963A (ja) 形態接続構成自動作成システム
US20050172252A1 (en) Elastic assembly floor plan design tool
EP0612023B1 (en) Net diagram routing method
US5754177A (en) Method and apparatus for selecting an edit object on a display screen
JP4254059B2 (ja) 半導体集積回路の設計方法
JPH02206149A (ja) 電気的制約を考慮した信号線端子割付方式
JPH01232475A (ja) 平行線結線方法
JP2819203B2 (ja) 図面管理方法および装置
JPS61131171A (ja) 図形エレメント選択装置
JP3112896B2 (ja) 半導体集積回路のフロアプランニング方法及び装置
JP2776402B2 (ja) 配線経路表示方法
JPH04107783A (ja) 回路図入力方法
JPS62219071A (ja) アニメ−シヨン表示制御処理方式
JPS59204255A (ja) 集積回路方式及びア−トワ−ク方式
JP3522397B2 (ja) 自動設計システム
JP2760517B2 (ja) 半導体集積回路補修支援方法および装置
JP2719246B2 (ja) 三次元グラフィックスを利用した作業機械の重量解析システム
JPH03171260A (ja) グラフィックエディタ装置
JPH0638267B2 (ja) 設計支援装置
JPH10134092A (ja) 半導体回路の回路入力方法
JPH03187243A (ja) セルレイアウト方法
JPS63225868A (ja) グリツドレス配線経路決定方式