CN108804795A - 面向智能蒙皮的芯片及导线布局优化设计方法 - Google Patents

Abstract

本发明公开了一种面向智能蒙皮的芯片及导线布局优化设计方法，用于解决现有智能蒙皮布局设计方法实用性差的技术问题。技术方案是使用复合多层壳模型模拟智能蒙皮结构，使用水平集函数描述芯片的外形，使用A*算法布置各芯片之间的导线。在优化布局的过程中，芯片与导线作为次承力部件参与整个结构承力，增强了结构承载性能，同时，通过优化迭代，寻找芯片连接点之间的最短距离，减少了导线长度，降低了结构重量。经测试，在相同条件下，采用本发明方法优化后的结构柔顺度由背景技术的91.17mJ降低为9.70mJ，重量由背景技术的9.989g降低为6.315g。

Description

面向智能蒙皮的芯片及导线布局优化设计方法

技术领域

本发明涉及一种智能蒙皮布局设计方法，特别涉及一种面向智能蒙皮的芯片及导线布局优化设计方法。

背景技术

基于传感器网络和各种微系统的智能蒙皮有广阔的应用前景。例如基于压电传感器的智能蒙皮既可以控制机翼的变形，又可以将机翼的振动等受载状态转化为自身的电能供其所用；应力应变传感器可以实时监控机翼的健康状况，在蒙皮出现问题之前进行预警。将雷达天线集成在蒙皮中，可以大大降低飞行器的气动阻力，提高隐身性。

文献“专利申请号为201510345220.2的中国发明专利”公开了一种面向智能蒙皮天线的应变传感器布局方法，该方法以传感器位置和总数为设计变量，位移估计误差与传感器总数的线性加权和为目标函数，为每个位置变量附加0-1拓扑变量，用双重变量来表示传感器位置组合，同时优化传感器位置和总数。但是该文献公开的方法仅优化了传感器的数目和位置，没有考虑基体结构、芯片以及连接线对结构承载性能的影响，应用该文献公开的方法，在四个传感器的情况下，只优化传感器的位置，一个长100mm，宽60mm的天线结构，最终柔顺度为91.17mJ，重量为9.989g。

发明内容

为了克服现有智能蒙皮布局设计方法实用性差的不足，本发明提供一种面向智能蒙皮的芯片及导线布局优化设计方法。该方法使用复合多层壳模型模拟智能蒙皮结构，使用水平集函数描述芯片的外形，使用A*算法布置各芯片之间的导线。在优化布局的过程中，芯片与导线作为次承力部件参与整个结构承力，可以增强结构承载性能，同时，通过优化迭代，寻找芯片连接点之间的最短距离，可以减少导线长度，降低结构重量。

本发明解决其技术问题所采用的技术方案：一种面向智能蒙皮的芯片及导线布局优化设计方法，其特点是包括以下步骤：

步骤一、设计智能蒙皮的详细结构，包括结构层数、芯片数目、芯片之间导线连接方式以及各部分的材料属性。

步骤二、通过CAD结构建立包含绝缘层、芯片和填充层的多层电路板有限元模型。对复合的电路板模型划分有限元网格，定义芯片的水平集函数，定义单元类型，为结构各部分赋予材料属性，并定义结构的载荷及边界条件。

步骤三、使用A*算法进行各芯片连接点之间的导线布置：

f(n)＝g(n)+h(n)

式中，f(n)表示任意节点n的总代价，g(n)表示任意节点n到初始点的代价，h(n)表示任意点n到目标点的启发式评估代价，通过迭代布置芯片连接点间的导线。

步骤四、对芯片及基体结构划分包络圆，建立芯片之间、芯片与基体结构之间的非干涉约束函数。对芯片及基体结构采用包络圆近似外形。以不同芯片包络圆圆心之间的距离大于半径之和使得各芯片不能干涉，以各芯片包络圆圆心到基体结构包络圆圆心的距离大于其半径之和使得芯片一直位于结构之内。

步骤五、建立优化问题的数学模型：

minΦ＝C+f

式中，x为设计域上的拓扑优化设计变量，n为设计变量的个数，x₁,x₂,...,x_n表示各单元的设计变量；ξ表示芯片位置的几何设计变量，ξ_ix,ξ_iy和ξ_iθ分别表示第i个水平集函数所表示的芯片中心在x,y方向的坐标和芯片局部坐标系相对于整体坐标系的角度，N_c表示芯片的数目；Φ为优化问题的目标函数，它由结构整体的应变能C和芯片之间寻路问题的代价f归一而成；K表示结构整体刚度矩阵，U表示结构整体位移列阵，F表示结构所受外力，H表示引入多点约束之后的系统的形状函数矩阵，λ为拉格朗日乘子；V₀表示基体结构的体积约束上限，V(x)表示基体结构的体积用量；Ω_m、Ω_l和Ω_d分别表示第m个芯片、第l根导线、基体结构所在的区域，N_l表示导线的总条数；d(k)表示芯片之间、芯片与基体结构之间的非干涉约束。

步骤六、对结构的伪密度设计变量、芯片的位置设计变量进行灵敏度分析，使用基于梯度的优化算法进行优化，得到芯片、结构和导线协同优化的设计结果。

本发明的有益效果是：该方法使用复合多层壳模型模拟智能蒙皮结构，使用水平集函数描述芯片的外形，使用A*算法布置各芯片之间的导线。在优化布局的过程中，芯片与导线作为次承力部件参与整个结构承力，增强了结构承载性能，同时，通过优化迭代，寻找芯片连接点之间的最短距离，减少了导线长度，降低了结构重量。

经测试，在相同条件下，采用本发明方法优化后的结构柔顺度由背景技术的91.17mJ降低为9.70mJ，重量由背景技术的9.989g降低为6.315g。

下面结合附图和具体实施方式对本发明作详细说明。

附图说明

图1是本发明面向智能蒙皮的芯片及导线布局优化设计方法所涉及的优化模型及工况示意图。

图2是本发明方法中芯片尺寸示意图。

图3是本发明方法中基体结构及芯片的包络圆划分情况说明图。

图4是本发明方法中芯片及导线优化布局效果图。

图中，1-基体结构，2-芯片，3-导线，4-载荷，5-边界条件，6-基体结构包络圆，7-芯片包络圆，8-优化后的基体结构，9-优化后的导线。

具体实施方式

参照图1-4。本发明面向智能蒙皮的芯片及导线布局优化设计方法具体步骤如下：

步骤一、设计智能蒙皮的详细结构。

以三层平面智能蒙皮的电路板为例，三层智能蒙皮电路板自上至下分别厚0.2mm，0.5mm，0.2mm，三层尺寸均为长100mm，宽50mm，上下绝缘层杨氏模量为4Gpa，泊松比为0.35，密度为1450Kg/m³；导线杨氏模量为75Gpa，泊松比为0.34，密度为8900/m³；填充层杨氏模量为0.69Gpa，泊松比为0.4，密度为980Kg/m³；基体结构四角固定，在其中心施加一个大小为100N的面外的力，中间层共4个芯片，基体结构体积上限控制在原体积的40％。

步骤二、通过CAD结构建立包含绝缘层、芯片、填充层的多层电路板有限元模型。

通过所设计的电路板模型建立基体结构1的有限元模型：网格大小为1×1，载荷为中心位置垂直表面100N的载荷4。边界条件5为固定基体结构1四个角的各九个节点。

步骤三、进行芯片间导线的布局。

使用A*算法对初始位置的四个芯片2进行连接，形成芯片相互连接的导线3。

步骤四、建立非干涉约束函数。

每个芯片2用四个芯片包络圆7描述其外形，基体结构1的四条边分别用一个基体结构包络圆6描述外形，定义

d_k＝(x_im-x_jn)²+(y_im-y_jn)²-(r_im+r_jn)²>0

式中，d_k表示非干涉函数，x_im、y_im和x_jn、y_jn分别表示第i个芯片的第m个包络圆和第j个芯片的第n个包络圆的圆心坐标，r_im和r_jn分别表示其半径。包络圆越多，近似程度越高。

当干涉发生在芯片2和基体结构1之间时，非干涉约束函数也可以定义为

d_k＝(x_im-x_p)²+(y_im-y_p)²-(r_im+r_p)²>0

式中x_im、y_im和x_p、y_p分别表示第i个芯片的第m个包络圆和基体结构的第p个包络圆的圆心坐标，r_im和r_p分别表示其半径。

步骤五、建立优化问题的数学模型。

minΦ＝C+f

式中，x是设计域上的拓扑优化设计变量，即单元的伪密度，n为设计变量的个数；ξ为表示芯片位置的几何设计变量，ξ_ix,ξ_iy和ξ_iθ分别表示第i个水平集函数所表示的芯片中心在x,y方向的坐标和芯片局部坐标系相对于整体坐标系的角度；Φ为优化问题的目标函数，K表示结构整体刚度矩阵，U表示结构整体位移列阵，F表示结构所受外力；V(x)表示基体结构的体积用量占原体积的百分比，基体结构的体积上限为原体积的40％；Ω_m、Ω_l和Ω_d分别表示第m个芯片、第l根导线、基体结构所在区域；d_k表示芯片之间的非干涉约束。

步骤六、使用基于梯度的优化算法优化得出结果。

用有限元软件Ansys将模型进行一次有限元分析；再通过结构优化平台commonopt进行优化灵敏度分析，求得目标函数和约束条件的灵敏度，选取梯度优化算法GCMMA(Globally Convergent Method of Moving Asymptotes)优化算法进行优化设计，得到最终基体结构、芯片、导线协同布局的优化结果。

由图4优化结果可以看出，芯片2与优化后的导线9协同布局，芯片2及优化后的导线9由于其较强的材料属性，均作为承力结构形成了优化后的基体结构8，使得结构的柔顺度大大降低。本发明使得智能蒙皮的结构更加可靠，效果更好。

Claims (1)

1.一种面向智能蒙皮的芯片及导线布局优化设计方法，其特征在于包括以下步骤：

步骤一、设计智能蒙皮的详细结构，包括结构层数、芯片数目、芯片之间导线连接方式以及各部分的材料属性；

步骤二、通过CAD结构建立包含绝缘层、芯片和填充层的多层电路板有限元模型；对复合的电路板模型划分有限元网格，定义芯片的水平集函数，定义单元类型，为结构各部分赋予材料属性，并定义结构的载荷及边界条件；

步骤三、使用A*算法进行各芯片连接点之间的导线布置：

f(n)＝g(n)+h(n)

式中，f(n)表示任意节点n的总代价，g(n)表示任意节点n到初始点的代价，h(n)表示任意点n到目标点的启发式评估代价，通过迭代布置芯片连接点间的导线；

步骤四、对芯片及基体结构划分包络圆，建立芯片之间、芯片与基体结构之间的非干涉约束函数；对芯片及基体结构采用包络圆近似外形；以不同芯片包络圆圆心之间的距离大于半径之和使得各芯片不能干涉，以各芯片包络圆圆心到基体结构包络圆圆心的距离大于其半径之和使得芯片一直位于结构之内；

步骤五、建立优化问题的数学模型：

minΦ＝C+f

式中，x为设计域上的拓扑优化设计变量，n为设计变量的个数，x₁,x₂,...,x_n表示各单元的设计变量；ξ表示芯片位置的几何设计变量，ξ_ix,ξ_iy和ξ_iθ分别表示第i个水平集函数所表示的芯片中心在x,y方向的坐标和芯片局部坐标系相对于整体坐标系的角度，N_c表示芯片的数目；Φ为优化问题的目标函数，它由结构整体的应变能C和芯片之间寻路问题的代价f归一而成；K表示结构整体刚度矩阵，U表示结构整体位移列阵，F表示结构所受外力，H表示引入多点约束之后的系统的形状函数矩阵，λ为拉格朗日乘子；V₀表示基体结构的体积约束上限，V(x)表示基体结构的体积用量；Ω_m、Ω_l和Ω_d分别表示第m个芯片、第l根导线、基体结构所在的区域，N_l表示导线的总条数；d(k)表示芯片之间、芯片与基体结构之间的非干涉约束；

步骤六、对结构的伪密度设计变量、芯片的位置设计变量进行灵敏度分析，使用基于梯度的优化算法进行优化，得到芯片、结构和导线协同优化的设计结果。