CN108767083B - 一种应力可调的垂直结构led芯片及其制备方法 - Google Patents
一种应力可调的垂直结构led芯片及其制备方法 Download PDFInfo
- Publication number
- CN108767083B CN108767083B CN201810541418.1A CN201810541418A CN108767083B CN 108767083 B CN108767083 B CN 108767083B CN 201810541418 A CN201810541418 A CN 201810541418A CN 108767083 B CN108767083 B CN 108767083B
- Authority
- CN
- China
- Prior art keywords
- layer
- sputtering
- tiw
- substrate
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 239000010410 layer Substances 0.000 claims abstract description 284
- 239000000758 substrate Substances 0.000 claims abstract description 129
- 239000011241 protective layer Substances 0.000 claims abstract description 78
- 239000010931 gold Substances 0.000 claims abstract description 59
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052737 gold Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 238000012546 transfer Methods 0.000 claims abstract description 12
- 238000004544 sputter deposition Methods 0.000 claims description 153
- 238000000137 annealing Methods 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 25
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 18
- 238000001259 photo etching Methods 0.000 claims description 15
- 239000007788 liquid Substances 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 12
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 9
- 229910017604 nitric acid Inorganic materials 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 6
- 238000005566 electron beam evaporation Methods 0.000 claims description 6
- 238000010894 electron beam technology Methods 0.000 claims description 6
- 238000001704 evaporation Methods 0.000 claims description 6
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 229910017727 AgNi Inorganic materials 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 3
- 238000009834 vaporization Methods 0.000 claims description 3
- 230000008016 vaporization Effects 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims 1
- 239000002904 solvent Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 9
- 230000002411 adverse Effects 0.000 abstract description 5
- 235000012431 wafers Nutrition 0.000 description 59
- 239000000956 alloy Substances 0.000 description 31
- 229910045601 alloy Inorganic materials 0.000 description 31
- 238000005260 corrosion Methods 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 5
- 238000012360 testing method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000005286 illumination Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种应力可调的垂直结构LED芯片，从下至上依次包括TiW基背金层、Si衬底、键合层、第一TiW基反射镜保护层、Ag基反射镜层、LED外延片和Ti/Al/W/Au的n电极层；LED外延片包括生长在Si衬底上的n型掺杂GaN层，生长在n型掺杂GaN层上的InGaN/GaN量子阱层，生长在InGaN/GaN量子阱层上的p型掺杂GaN层。本发明还提供一种应力可调的垂直结构LED芯片的制备方法。本发明的垂直结构LED芯片采用溅射TiW基金属作为保护层，通过调节TiW基金属的应力来调节LED外延片的生长应力、生长衬底剥离时释放的应力，以及减薄转移衬底时释放的应力，降低或避免后续的不良影响。
Description
技术领域
本发明涉及LED制造领域，尤其涉及一种应力可调的垂直结构LED芯片及其制备方法。
背景技术
随着LED在照明领域的逐步应用，市场不再满足于小电流驱动的蓝宝石衬底的水平结构LED,垂直结构LED应用而生。相比较水平结构LED，垂直结构LED凭借其P、N电极分列两侧，电流垂直导通、衬底导电的特性，可以完美解决水平结构存在的导热性差、电流拥挤效应以及电极吸光效应，进而能够承受大电流超驱动。而反射镜的引入使垂直结构LED单面出光，使得垂直结构LED芯片的外量子效率较水平结构大幅提升，其随电流增大产生的发光效率降低的效应也得以解决，其稳定性大幅增强。而且垂直结构普遍采用成本低、易制备的硅衬底代替昂贵的蓝宝石，因而制造成本也大幅降低。因此，GaN基垂直结构LED是市场所向，是半导体照明发展的必然趋势。
在芯片制程中发现，LED外延层在硅衬底上生长时存在一定的翘曲或者残余应力，有些外延片应力为张应力，如图1所示；有些外延片为压应力，如图2所示，于是在键合过程中会存在如图1-1和图2-1的键合孔隙和翘曲，这样便会会造成键合的破片或者键合不牢；同时由于生长在GaN层上的Ag与GaN的热膨胀系数相差很大，因此在Ag反射镜的退火过程中会引入较大的热压应力，因此也会在后续工艺制程中带来翘曲或其他不良影响。
发明内容
为了克服现有技术的不足，本发明的目的之一在于提供一种应力可调的垂直结构LED芯片，该垂直结构LED芯片采用溅射TiW基金属作为保护层，通过调节TiW基金属的应力来调节LED外延片的生长应力、生长衬底剥离时释放的应力，以及减薄转移衬底时释放的应力，降低或避免后续的不良影响。
本发明的目的之二在于提供一种应力可调的垂直结构LED芯片的制备方法，该方法能够通过调节溅射气压和功率来调节溅射TiW基金属的薄膜应力，获得一个超宽的应力变化范围，在-1000～+800MPa之间，可以在压应力和张应力之间来回切换，适合于各种应力状况的外延薄膜。
本发明的目的之一采用如下技术方案实现：
一种应力可调的垂直结构LED芯片，从下至上依次包括TiW基背金层、Si衬底、键合层、第一TiW基反射镜保护层、Ag基反射镜层、LED外延片和Ti/Al/W/Au的n电极层；LED外延片包括生长在Si衬底上的n型掺杂GaN层，生长在n型掺杂GaN层上的InGaN/GaN量子阱层，生长在InGaN/GaN量子阱层上的p型掺杂GaN层；
所述Si衬底以(111)面为外延面；所述n型掺杂GaN层的厚度为1～5μm，掺杂浓度为(1～10)×1018cm-3；所述InGaN/GaN量子阱层为1～18个周期的InGaN阱层/GaN垒层，其中InGaN阱层的厚度为1～10nm，GaN垒层的厚度为1～18nm；所述p型掺杂GaN层的厚度为100～600nm，掺杂浓度为(3～9)×1017cm-3。
本发明的目的之二采用如下技术方案实现：
一种应力可调的垂直结构LED芯片的制备方法，包括，
LED外延片生长步骤：在Si衬底上外延生长LED外延片，LED外延片包括生长在Si衬底上的n型掺杂GaN层，生长在n型掺杂GaN层上的InGaN/GaN量子阱层，生长在InGaN/GaN量子阱层上的p型掺杂GaN层；
溅射Ag基反射镜层步骤：在LED外延片的p型掺杂GaN层表面使用磁控溅射得到Ag基反射镜层；
退火步骤：将Ag基反射镜层放置于退火炉中进行退火；
溅射应力可调TiW基保护层步骤：在退火后的Ag基反射镜层的表面溅射第一TiW基保护层；
键合及衬底转移步骤：LED外延片上电子束蒸发键合层，然后在导电Si(100)衬底的抛光面蒸镀相同的键合层，再将包括Ag基反射镜层、第一TiW基保护层、键合层的LED外延片与导电Si(100)衬底键合在一起，键合面为LED外延片的键合层和导电Si(100)衬底上的键合层，再使用腐蚀液剥离原有Si衬底；
衬底保护层溅射步骤：在导电Si(100)衬底上的非抛光面溅射第二TiW基保护层；
制备PA层及n电极步骤：通过PECVD沉积SiO2钝化层，采用匀胶、光刻、显影标准光刻工艺，依次制备LED芯片上的n电极图案；再使用电子束蒸发设备，在LED外延片表面依次沉积Ti/Al/W/Au的n电极层；再去除多余电极金属，得到预处理LED芯片；
减薄步骤：对导电Si(100)衬底进行减薄处理，将第二TiW基保护层减薄掉，再在导电Si(100)衬底上溅射TiW基背金层，得到垂直结构LED芯片。
进一步地，溅射Ag基反射镜层步骤中，直流溅射功率为1～5kW，溅射气压为5～30×10-3mbar，溅射温度为75～90℃，溅射气体Ar气的流量为80～130sccm per shw；溅射得到的Ag基反射层的厚度为75～250nm，Ag基反射镜为AgNi、AgAl、AgMg和AgCu中的一种或者任意组合。
进一步地，退火步骤中，退火氛围为N2/O2混合气氛，O2与N2的流量比为1：(1～5)；退火的温度为300～600℃，退火时间为30～270秒。
进一步地，溅射应力可调TiW基保护层步骤中，第一TiW基保护层的直流溅射功率3～6kW，溅射气压为(6～28)×10-3mbar，溅射温度为80～90℃，溅射气体Ar气的流量为80～120sccm per shw；第一TiW基保护层的厚度为200～2000nm；第一TiW合金的应力可调范围为-1000～800MPa。
进一步地，键合及衬底转移步骤中，键合的温度为300～550℃，压力为2000～5000mbar，键合时间为20～40分钟；腐蚀液为氢氟酸与硝酸以体积比为1：(1～4)的混合液。
进一步地，衬底保护层溅射步骤中，第二TiW基保护层的直流溅射功率为2～4kW，溅射气压为(5～18)×10-3mbar，溅射温度为70～80℃，溅射气体Ar气的流量为60～110sccmper shw；第二TiW基保护层的厚度为300～1000nm；第二TiW合金的应力可调范围为-1000～+800MPa。
进一步地，制备PA层及n电极步骤中，Ti/Al/W/Au的n电极层中Ti厚度为10～50nm，Al厚度为1～3μm，W厚度为300～600nm；匀胶时间为0.1～20秒，光刻时间为1～50秒，显影时间为20～300秒。
进一步地，减薄步骤中，减薄处理的速率为0.8～1.25μm/s，减薄后导电Si(100)衬底的剩余厚度不小于其初始厚度的1/4。
进一步地，减薄步骤中，TiW基背金层的直流溅射功率为2～4kW，溅射气压为(5～18)×10-3mbar，溅射温度为70～80℃，溅射气体Ar气的流量为60～110sccm per shw；溅射TiW基背金层的厚度为300～1000nm；TiW合金的应力可调范围为-1000～+800MPa。
相比现有技术，本发明的有益效果在于：
(1)本发明应力可调的垂直结构LED芯片，该垂直结构LED芯片采用溅射TiW基金属作为保护层，通过调节TiW基金属的应力来调节LED外延片的生长应力、生长衬底剥离时释放的应力，以及减薄转移衬底时释放的应力，降低或避免后续的不良影响；
(2)本发明的应力可调的垂直结构LED芯片，采用溅射TiW金属作为反射镜保护层，既可发挥其耐腐蚀性好，防扩散性好，防漏电好的优势，又能够兼具应力调控的功能，能够补偿Ag反射镜在退火过程中产生的热压应力；
(3)本发明的应力可调的垂直结构LED芯片，所采用TiW作为衬底保护层，能够保护去除生长衬底的时候转移衬底不受硅腐蚀液的腐蚀，同时通过TiW层的应力中和还可以调节在去除生长衬底过程中释放的残余应力，减少因应力过大引起的外延层的裂纹甚至是外延层的翘曲；
(4)本发明的应力可调的垂直结构LED芯片，所采用TiW作为衬底背金层，能够规避减薄过程中因为芯片转移衬底过薄所导致的显而易见的翘曲，降低翘曲的比例，以便在后续的切割划裂分选过程中，保持产品良率；
(5)本发明的应力可调的垂直结构LED芯片的制备方法，该方法能够通过调节溅射气压和功率来调节溅射TiW基金属的薄膜应力，获得一个超宽的应力变化范围，在-1000～+800MPa之间，可以在压应力和张应力之间来回切换，适合于各种应力状况的外延薄膜。
附图说明
图1为现有技术中外延片的外延生长过程残余应力为张应力的曲率测试图；
图1-1为图1的外延片在键合过程的示意图；
图2为现有技术中外延片的外延生长过程残余应力为压应力的曲率测试图；
图2-1为图2的外延片在键合过程的示意图；
图3为实施例1的应力可调的垂直结构LED芯片的结构示意图；
图4为实施例1的减薄步骤的示意图；
图5为实施例1的溅射TiW基背金层的示意图；
图6为实施例1中经过TiW反射镜保护层、衬底保护层和衬底背金层调试后的芯片的曲率测试图；
图7为实施例1中Ar气压和直流溅射功率与溅射出的TiW的薄膜应力状况的关系图。
图中：1、Si衬底；101、导电Si(100)衬底；2、键合层；3、第一TiW基保护层；4、Ag基反射镜层；5、p型掺杂GaN层；6、InGaN/GaN量子阱层；7、n型掺杂GaN层；8、Ti/Al/W/Au的n电极层；9、第二TiW基保护层；10、TiW基背金层。
具体实施方式
下面，结合附图以及具体实施方式，对本发明做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
一种应力可调的垂直结构LED芯片，从下至上依次包括TiW基背金层、Si衬底、键合层、第一TiW基反射镜保护层、Ag基反射镜层、LED外延片和Ti/Al/W/Au的n电极层；LED外延片包括生长在Si衬底上的n型掺杂GaN层，生长在n型掺杂GaN层上的InGaN/GaN量子阱层，生长在InGaN/GaN量子阱层上的p型掺杂GaN层。
Si衬底以(111)面为外延面；n型掺杂GaN层的厚度为1～5μm，掺杂浓度为(1～10)×1018cm-3；InGaN/GaN量子阱层为1～18个周期的InGaN阱层/GaN垒层，其中InGaN阱层的厚度为1～10nm，GaN垒层的厚度为1～18nm；p型掺杂GaN层的厚度为100～600nm，掺杂浓度为(3～9)×1017cm-3。
上述应力可调的垂直结构LED芯片的制备方法，包括，
LED外延片生长步骤：在Si衬底上外延生长LED外延片，LED外延片包括生长在Si衬底上的n型掺杂GaN层，生长在n型掺杂GaN层上的InGaN/GaN量子阱层，生长在InGaN/GaN量子阱层上的p型掺杂GaN层；
溅射Ag基反射镜层步骤：在LED外延片的p型掺杂GaN层表面使用磁控溅射得到Ag基反射镜层；
退火步骤：将Ag基反射镜层放置于退火炉中进行退火；
溅射应力可调TiW基保护层步骤：在退火后的Ag基反射镜层的表面溅射第一TiW基保护层；
键合及衬底转移步骤：LED外延片上电子束蒸发键合层，然后在导电Si(100)衬底的抛光面蒸镀相同的键合层，再利用Au/Sn金属键合的方式将包括Ag基反射镜层、第一TiW基保护层、键合层的LED外延片与导电Si(100)衬底键合在一起，键合面为LED外延片的键合层和导电Si(100)衬底上的键合层，再使用腐蚀液剥离原有Si衬底；Au/Sn金属中Sn厚度为1～3μm，Au的厚度为10～500nm；
衬底保护层溅射步骤：在导电Si(100)衬底上的非抛光面溅射第二TiW基保护层；第二TiW基保护层在腐蚀过程中作为Si(100)衬底保护层，同时用来调节在衬底减薄过程中产生的残余应力；
制备PA层及n电极步骤：通过PECVD沉积SiO2钝化层，采用匀胶、光刻、显影标准光刻工艺，依次制备LED芯片上的n电极图案；再使用电子束蒸发设备，在LED外延片表面依次沉积Ti/Al/W/Au的n电极层；再去除多余电极金属，得到预处理LED芯片；
减薄步骤：对导电Si(100)衬底进行减薄处理，将第二TiW基保护层减薄掉，再在导电Si(100)衬底上溅射TiW基背金层，得到垂直结构LED芯片。
作为进一步地实施方式，溅射Ag基反射镜层步骤中，直流溅射功率为1～5kW，溅射气压为5～30×10-3mbar，溅射温度为75～90℃，溅射气体Ar气的流量为80～130sccm pershw；溅射得到的Ag基反射层的厚度为75～250nm，Ag基反射镜为AgNi、AgAl、AgMg和AgCu中的一种或者任意组合。
作为进一步地实施方式，退火步骤中，退火氛围为N2/O2混合气氛，O2与N2的流量比为1：(1～5)；退火的温度为300～600℃，退火时间为30～270秒。
作为进一步地实施方式，溅射应力可调TiW基保护层步骤中，第一TiW基保护层的直流溅射功率3～6kW，溅射气压为(6～28)×10-3mbar，溅射温度为80～90℃，溅射气体Ar气的流量为80～120sccm per shw，TiW合金源的TiW合金的配比为W/Ti＝70％：30％～95％：5％(W％+Ti＝100％)；第一TiW基保护层的厚度为200～2000nm；第一TiW合金的应力可调范围为-1000～800MPa。
作为进一步地实施方式，键合及衬底转移步骤中，键合的温度为300～550℃，压力为2000～5000mbar，键合时间为20～40分钟；腐蚀液为氢氟酸与硝酸以体积比为1：(1～4)的混合液。
作为进一步地实施方式，衬底保护层溅射步骤中，第二TiW基保护层的直流溅射功率为2～4kW，溅射气压为(5～18)×10-3mbar，溅射温度为70～80℃，溅射气体Ar气的流量为60～110sccm per shw，TiW合金源的TiW合金的配比为W/Ti＝70％：30％～95％：5％(W％+Ti＝100％)；第二TiW基保护层的厚度为300～1000nm；第二TiW合金的应力可调范围为-1000～+800MPa。
作为进一步地实施方式，制备PA层及n电极步骤中，Ti/Al/W/Au的n电极层中Ti厚度为10～50nm，Al厚度为1～3μm，W厚度为300～600nm；匀胶时间为0.1～20秒，光刻时间为1～50秒，显影时间为20～300秒。
作为进一步地实施方式，减薄步骤中，减薄处理的速率为0.8～1.25μm/s，减薄后导电Si(100)衬底的剩余厚度不小于其初始厚度的1/4。
作为进一步地实施方式，减薄步骤中，TiW基背金层的直流溅射功率为2～4kW，溅射气压为(5～18)×10-3mbar，溅射温度为70～80℃，溅射气体Ar气的流量为60～110sccmper shw，TiW合金源的TiW合金的配比为W/Ti＝70％：30％～95％：5％(W％+Ti＝100％)；溅射TiW基背金层的厚度为300～1000nm；TiW合金的应力可调范围为-1000～+800MPa。
以下是本发明具体的实施例，在下述实施例中所采用的原材料、设备等除特殊限定外均可以通过购买方式获得。
实施例1：
参照图3-5，一种应力可调的垂直结构LED芯片，从下至上依次包括TiW基背金10、Si衬底1、键合层2、第一TiW基保护层3、Ag基反射镜层4、LED外延片和Ti/Al/W/Au的n电极层8；LED外延片包括生长在Si衬底上的n型掺杂GaN层7，生长在n型掺杂GaN层上的InGaN/GaN量子阱层6，生长在InGaN/GaN量子阱层上的p型掺杂GaN层5。
Si衬底以(111)面为外延面；n型掺杂GaN层的厚度为1μm，掺杂浓度为1×1018cm-3；InGaN/GaN量子阱层为2个周期的InGaN阱层/GaN垒层，其中InGaN阱层的厚度为3nm，GaN垒层的厚度为5nm；p型掺杂GaN层的厚度为100nm，掺杂浓度为3×1017cm-3。
上述应力可调的垂直结构LED芯片的制备方法，包括，
LED外延片生长步骤：在Si衬底上外延生长LED外延片，LED外延片包括生长在Si衬底上的n型掺杂GaN层，生长在n型掺杂GaN层上的InGaN/GaN量子阱层，生长在InGaN/GaN量子阱层上的p型掺杂GaN层；
溅射Ag基反射镜层步骤：在LED外延片的p型掺杂GaN层表面使用磁控溅射得到Ag基反射镜层；溅射Ag基反射镜层步骤中，直流溅射功率为1kW，溅射气压为9×10-3mbar，溅射温度为75℃，溅射气体Ar气的流量为80sccm per shw；溅射得到的Ag基反射层的厚度为75nm，Ag基反射镜为AgNi；
退火步骤：将Ag基反射镜层放置于退火炉中进行退火，退火氛围为N2/O2混合气氛，O2与N2的流量比为1：1；退火的温度为300℃，退火时间为60秒；
溅射应力可调TiW基保护层步骤：在退火后的Ag基反射镜层的表面溅射第一TiW基保护层，第一TiW基保护层的直流溅射功率3kW，溅射气压为8×10-3mbar，溅射温度为80℃，溅射气体Ar气的流量为80sccm per shw，TiW合金源的TiW合金的配比为W/Ti＝70％：30％；第一TiW基保护层的厚度为200nm；第一TiW合金的应力可调范围为409MPa；
键合及衬底转移步骤：LED外延片上电子束蒸发键合层，然后在导电Si(100)衬底的抛光面蒸镀相同的键合层，再利用Au/Sn金属键合的方式将包括Ag基反射镜层、第一TiW基保护层、键合层的LED外延片与导电Si(100)衬底键合在一起，键合面为LED外延片的键合层和导电Si(100)衬底上的键合层，键合的温度为300～550℃，压力为2000mbar，键合时间为40分钟，再使用腐蚀液剥离原有Si衬底，腐蚀液为氢氟酸与硝酸以体积比为1：1的混合液；Au/Sn金属中Sn厚度为1μm，Au的厚度为80nm；
衬底保护层溅射步骤：在导电Si(100)衬底上的非抛光面溅射第二TiW基保护层9；第二TiW基保护层的直流溅射功率为2kW，溅射气压为6×10-3mbar，溅射温度为70℃，溅射气体Ar气的流量为60sccm per shw，TiW合金源的TiW合金的配比为W/Ti＝90％：10％；第二TiW基保护层的厚度为300nm；第二TiW合金的应力可调范围为409MPa；第二TiW基保护层在腐蚀过程中作为Si(100)衬底保护层，同时用来调节在衬底减薄过程中产生的残余应力；
制备PA层及n电极步骤：通过PECVD沉积SiO2钝化层，采用匀胶、光刻、显影标准光刻工艺，依次制备LED芯片上的n电极图案；再使用电子束蒸发设备，在LED外延片表面依次沉积Ti/Al/W/Au的n电极层；再去除多余电极金属，得到预处理LED芯片；
减薄步骤：对导电Si(100)衬底进行减薄处理，将第二TiW基保护层减薄掉，减薄处理的速率为0.8μm/s，减薄后导电Si(100)衬底的剩余厚度不小于其初始厚度的1/4，再在导电Si(100)衬底上101溅射TiW基背金层10，TiW基背金层的直流溅射功率为2kW，溅射气压为5×10-3mbar，溅射温度为70℃，溅射气体Ar气的流量为60sccm per shw，TiW合金源的TiW合金的配比为W/Ti＝95％：5％；溅射TiW基背金层的厚度为300nm；TiW合金的应力可调范围为-100MPa，得到垂直结构LED芯片。
实施例2：
一种应力可调的垂直结构LED芯片，从下至上依次包括TiW基背金层、Si衬底、键合层、第一TiW基反射镜保护层、Ag基反射镜层、LED外延片和Ti/Al/W/Au的n电极层；LED外延片包括生长在Si衬底上的n型掺杂GaN层，生长在n型掺杂GaN层上的InGaN/GaN量子阱层，生长在InGaN/GaN量子阱层上的p型掺杂GaN层。
Si衬底以(111)面为外延面；n型掺杂GaN层的厚度为2μm，掺杂浓度为6×1018cm-3；InGaN/GaN量子阱层为14个周期的InGaN阱层/GaN垒层，其中InGaN阱层的厚度为4nm，GaN垒层的厚度为10nm；p型掺杂GaN层的厚度为300nm，掺杂浓度为6×1017cm-3。
上述应力可调的垂直结构LED芯片的制备方法，包括，
LED外延片生长步骤：在Si衬底上外延生长LED外延片，LED外延片包括生长在Si衬底上的n型掺杂GaN层，生长在n型掺杂GaN层上的InGaN/GaN量子阱层，生长在InGaN/GaN量子阱层上的p型掺杂GaN层；
溅射Ag基反射镜层步骤：在LED外延片的p型掺杂GaN层表面使用磁控溅射得到Ag基反射镜层；溅射Ag基反射镜层步骤中，直流溅射功率为3kW，溅射气压为23×10-3mbar，溅射温度为82℃，溅射气体Ar气的流量为105sccm per shw；溅射得到的Ag基反射层的厚度为125nm，Ag基反射镜为AgAl；
退火步骤：将Ag基反射镜层放置于退火炉中进行退火，退火氛围为N2/O2混合气氛，O2与N2的流量比为1：2；退火的温度为400℃，退火时间为130秒；
溅射应力可调TiW基保护层步骤：在退火后的Ag基反射镜层的表面溅射第一TiW基保护层，第一TiW基保护层的直流溅射功率5kW，溅射气压为18×10-3mbar，溅射温度为84℃，溅射气体Ar气的流量为100sccm per shw，TiW合金源的TiW合金的配比为W/Ti＝85％：15％；第一TiW基保护层的厚度为800nm；第一TiW合金的应力可调范围为720MPa；
键合及衬底转移步骤：LED外延片上电子束蒸发键合层，然后在导电Si(100)衬底的抛光面蒸镀相同的键合层，再利用Au/Sn金属键合的方式将包括Ag基反射镜层、第一TiW基保护层、键合层的LED外延片与导电Si(100)衬底键合在一起，键合面为LED外延片的键合层和导电Si(100)衬底上的键合层，键合的温度为460℃，压力为4000mbar，键合时间为20分钟，再使用腐蚀液剥离原有Si衬底，腐蚀液为氢氟酸与硝酸以体积比为1：3的混合液；Au/Sn金属中Sn厚度为2μm，Au的厚度为200nm；
衬底保护层溅射步骤：在导电Si(100)衬底上的非抛光面溅射第二TiW基保护层；第二TiW基保护层的直流溅射功率为3kW，溅射气压为12×10-3mbar，溅射温度为76℃，溅射气体Ar气的流量为90sccm per shw，TiW合金源的TiW合金的配比为W/Ti＝82％：18％；第二TiW基保护层的厚度为800nm；第二TiW合金的应力可调范围为-662MPa；第二TiW基保护层在腐蚀过程中作为Si(100)衬底保护层，同时用来调节在衬底减薄过程中产生的残余应力；
制备PA层及n电极步骤：通过PECVD沉积SiO2钝化层，采用匀胶、光刻、显影标准光刻工艺，依次制备LED芯片上的n电极图案；再使用电子束蒸发设备，在LED外延片表面依次沉积Ti/Al/W/Au的n电极层；再去除多余电极金属，得到预处理LED芯片；
减薄步骤：对导电Si(100)衬底进行减薄处理，将第二TiW基保护层减薄掉，减薄处理的速率为0.96μm/s，减薄后导电Si(100)衬底的剩余厚度不小于其初始厚度的1/4，再在导电Si(100)衬底上溅射TiW基背金层，TiW基背金层的直流溅射功率为3kW，溅射气压为12×10-3mbar，溅射温度为76℃，溅射气体Ar气的流量为80sccm per shw，TiW合金源的TiW合金的配比为W/Ti＝82％：18％；溅射TiW基背金层的厚度为600nm；TiW合金的应力可调范围为-662MPa，得到垂直结构LED芯片。
实施例3：
一种应力可调的垂直结构LED芯片，从下至上依次包括TiW基背金层、Si衬底、键合层、第一TiW基反射镜保护层、Ag基反射镜层、LED外延片和Ti/Al/W/Au的n电极层；LED外延片包括生长在Si衬底上的n型掺杂GaN层，生长在n型掺杂GaN层上的InGaN/GaN量子阱层，生长在InGaN/GaN量子阱层上的p型掺杂GaN层。
Si衬底以(111)面为外延面；n型掺杂GaN层的厚度为5μm，掺杂浓度为9×1018cm-3；InGaN/GaN量子阱层为18个周期的InGaN阱层/GaN垒层，其中InGaN阱层的厚度为10nm，GaN垒层的厚度为18nm；p型掺杂GaN层的厚度为600nm，掺杂浓度为8×1017cm-3。
上述应力可调的垂直结构LED芯片的制备方法，包括，
LED外延片生长步骤：在Si衬底上外延生长LED外延片，LED外延片包括生长在Si衬底上的n型掺杂GaN层，生长在n型掺杂GaN层上的InGaN/GaN量子阱层，生长在InGaN/GaN量子阱层上的p型掺杂GaN层；
溅射Ag基反射镜层步骤：在LED外延片的p型掺杂GaN层表面使用磁控溅射得到Ag基反射镜层；溅射Ag基反射镜层步骤中，直流溅射功率为5kW，溅射气压为28×10-3mbar，溅射温度为90℃，溅射气体Ar气的流量为130sccm per shw；溅射得到的Ag基反射层的厚度为250nm，Ag基反射镜为AgCu；
退火步骤：将Ag基反射镜层放置于退火炉中进行退火，退火氛围为N2/O2混合气氛，O2与N2的流量比为1：5；退火的温度为600℃，退火时间为50秒；
溅射应力可调TiW基保护层步骤：在退火后的Ag基反射镜层的表面溅射第一TiW基保护层，第一TiW基保护层的直流溅射功率6kW，溅射气压为25×10-3mbar，溅射温度为90℃，溅射气体Ar气的流量为120sccm per shw，TiW合金源的TiW合金的配比为W/Ti＝70％：30％；第一TiW基保护层的厚度为1800nm；第一TiW合金的应力可调范围为620MPa；
键合及衬底转移步骤：LED外延片上电子束蒸发键合层，然后在导电Si(100)衬底的抛光面蒸镀相同的键合层，再利用Au/Sn金属键合的方式将包括Ag基反射镜层、第一TiW基保护层、键合层的LED外延片与导电Si(100)衬底键合在一起，键合面为LED外延片的键合层和导电Si(100)衬底上的键合层，键合的温度为550℃，压力为5000mbar，键合时间为40分钟，再使用腐蚀液剥离原有Si衬底，腐蚀液为氢氟酸与硝酸以体积比为1：4的混合液；Au/Sn金属中Sn厚度为3μm，Au的厚度为400nm；
衬底保护层溅射步骤：在导电Si(100)衬底上的非抛光面溅射第二TiW基保护层；第二TiW基保护层的直流溅射功率为4kW，溅射气压为18×10-3mbar，溅射温度为80℃，溅射气体Ar气的流量为110sccm per shw，TiW合金源的TiW合金的配比为W/Ti＝70％：30％；第二TiW基保护层的厚度为1000nm；第二TiW合金的应力可调范围为620MPa；第二TiW基保护层在腐蚀过程中作为Si(100)衬底保护层，同时用来调节在衬底减薄过程中产生的残余应力；
制备PA层及n电极步骤：通过PECVD沉积SiO2钝化层，采用匀胶、光刻、显影标准光刻工艺，依次制备LED芯片上的n电极图案；再使用电子束蒸发设备，在LED外延片表面依次沉积Ti/Al/W/Au的n电极层；再去除多余电极金属，得到预处理LED芯片；
减薄步骤：对导电Si(100)衬底进行减薄处理，将第二TiW基保护层减薄掉，减薄处理的速率为1.25μm/s，减薄后导电Si(100)衬底的剩余厚度不小于其初始厚度的1/4，再在导电Si(100)衬底上溅射TiW基背金层，TiW基背金层的直流溅射功率为4kW，溅射气压为18×10-3mbar，溅射温度为80℃，溅射气体Ar气的流量为110sccm per shw，TiW合金源的TiW合金的配比为W/Ti＝70％：30％；溅射TiW基背金层的厚度为1000nm；TiW合金的应力可调范围为620MPa，得到垂直结构LED芯片。
效果评价及性能检测
参照图6-7，图6为实施例1中经过TiW反射镜保护层、衬底保护层和衬底背金层调试后的芯片的曲率测试图，图7为实施例1中Ar气压和直流溅射功率与溅射出的TiW的薄膜应力状况的关系图，与图1、图1-1、图2和图2-1对比，可见，本发明的应力可调的垂直结构LED芯片，该垂直结构LED芯片采用溅射TiW基金属作为保护层，通过调节TiW基金属的应力来调节LED外延片的生长应力、生长衬底剥离时释放的应力，以及减薄转移衬底时释放的应力，获得一个超宽的应力变化范围，在-1000～+800MPa之间，可以在压应力和张应力之间来回切换，降低或避免后续产生翘曲等不良影响。
上述实施方式仅为本发明的优选实施方式，不能以此来限定本发明保护的范围，本领域的技术人员在本发明的基础上所做的任何非实质性的变化及替换均属于本发明所要求保护的范围。
Claims (6)
1.一种应力可调的垂直结构LED芯片，其特征在于，从下至上依次包括TiW基背金层、导电Si(100)衬底、键合层、第一TiW基保护层、Ag基反射镜层、LED外延片和Ti/Al/W/Au的n电极层；LED外延片包括生长在Si衬底外延面上的n型掺杂GaN层，生长在n型掺杂GaN层上的InGaN/GaN量子阱层，生长在InGaN/GaN量子阱层上的p型掺杂GaN层；
所述Si衬底以(111)面为外延面；所述n型掺杂GaN层的厚度为1～5μm，掺杂浓度为1×1018～10×1018cm-3；所述InGaN/GaN量子阱层为1～18个周期的InGaN阱层/GaN垒层，其中InGaN阱层的厚度为1～10nm，GaN垒层的厚度为1～18nm；所述p型掺杂GaN层的厚度为100～600nm，掺杂浓度为3×1017～9×1017cm-3；
所述应力可调的垂直结构LED芯片由以下方法制备，包括，
LED外延片生长步骤：在Si衬底上外延生长LED外延片，LED外延片包括生长在Si衬底上的n型掺杂GaN层，生长在n型掺杂GaN层上的InGaN/GaN量子阱层，生长在InGaN/GaN量子阱层上的p型掺杂GaN层；
溅射Ag基反射镜层步骤：在LED外延片的p型掺杂GaN层表面使用磁控溅射得到Ag基反射镜层；
退火步骤：将Ag基反射镜层放置于退火炉中进行退火；
溅射应力可调TiW基保护层步骤：在退火后的Ag基反射镜层的表面溅射第一TiW基保护层；第一TiW基保护层的直流溅射功率3～6kW，溅射气压为6×10-3～28×10-3mbar，溅射温度为80～90℃，溅射气体Ar气的流量为80～120sccm；第一TiW基保护层的厚度为200～2000nm；第一TiW基保护层的应力可调范围为-1000～800MPa；
键合及衬底转移步骤：LED外延片上电子束蒸发键合层，然后在导电Si(100)衬底的抛光面蒸镀相同的键合层，再将包括Ag基反射镜层、第一TiW基保护层、键合层的LED外延片与导电Si(100)衬底键合在一起，键合面为LED外延片的键合层和导电Si(100)衬底上的键合层，再使用腐蚀液剥离原有Si衬底；
衬底保护层溅射步骤：在导电Si(100)衬底上的非抛光面溅射第二TiW基保护层；第二TiW基保护层的直流溅射功率为2～4kW，溅射气压为5×10-3～18×10-3mbar，溅射温度为70～80℃，溅射气体Ar气的流量为60～110sccm；第二TiW基保护层的厚度为300～1000nm；第二TiW基保护层的应力可调范围为-1000～+800MPa；
制备PA层及n电极步骤：通过PECVD沉积SiO2钝化层，采用匀胶、光刻、显影标准光刻工艺，依次制备LED芯片上的n电极图案；再使用电子束蒸发设备，在LED外延片表面依次沉积Ti/Al/W/Au的n电极层；再去除多余电极金属，得到预处理LED芯片；
减薄步骤：对导电Si(100)衬底进行减薄处理，将第二TiW基保护层减薄掉，再在导电Si(100)衬底上溅射TiW基背金层，得到垂直结构LED芯片；TiW基背金层的直流溅射功率为2～4kW，溅射气压为5×10-3～18×10-3mbar，溅射温度为70～80℃，溅射气体Ar气的流量为60～110sccm；溅射TiW基背金层的厚度为300～1000nm；TiW基背金层的应力可调范围为-1000～+800MPa。
2.如权利要求1所述的应力可调的垂直结构LED芯片，其特征在于，溅射Ag基反射镜层步骤中，直流溅射功率为1～5kW，溅射气压为5×10-3～30×10-3mbar，溅射温度为75～90℃，溅射气体Ar气的流量为80～130sccm；溅射得到的Ag基反射层的厚度为75～250nm，Ag基反射镜为AgNi、AgAl、AgMg和AgCu中的一种或者任意组合。
3.如权利要求1所述的应力可调的垂直结构LED芯片，其特征在于，退火步骤中，退火氛围为N2/O2混合气氛，O2与N2的流量比为1：1～1：5；退火的温度为300～600℃，退火时间为30～270秒。
4.如权利要求1所述的应力可调的垂直结构LED芯片，其特征在于，键合及衬底转移步骤中，键合的温度为300～550℃，压力为2000～5000mbar，键合时间为20～40分钟；腐蚀液为氢氟酸与硝酸以体积比为1：1～1：4的混合液。
5.如权利要求1所述的应力可调的垂直结构LED芯片，其特征在于，制备PA层及n电极步骤中，Ti/Al/W/Au的n电极层中Ti厚度为10～50nm，Al厚度为1～3μm，W厚度为300～600nm；匀胶时间为0.1～20秒，光刻时间为1～50秒，显影时间为20～300秒。
6.如权利要求1所述的应力可调的垂直结构LED芯片，其特征在于，减薄步骤中，减薄处理的速率为0.8～1.25μm/s，减薄后导电Si(100)衬底的剩余厚度不小于其初始厚度的1/4。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810541418.1A CN108767083B (zh) | 2018-05-30 | 2018-05-30 | 一种应力可调的垂直结构led芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810541418.1A CN108767083B (zh) | 2018-05-30 | 2018-05-30 | 一种应力可调的垂直结构led芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108767083A CN108767083A (zh) | 2018-11-06 |
| CN108767083B true CN108767083B (zh) | 2021-01-26 |
Family
ID=64004538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810541418.1A Active CN108767083B (zh) | 2018-05-30 | 2018-05-30 | 一种应力可调的垂直结构led芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108767083B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113161868A (zh) * | 2021-04-12 | 2021-07-23 | 武汉仟目激光有限公司 | 晶圆片及其制作方法 |
| CN113445005B (zh) * | 2021-05-21 | 2022-07-12 | 南昌大学 | 一种低应力TiW薄膜的制备方法 |
| CN115323336A (zh) * | 2022-08-10 | 2022-11-11 | 福建兆元光电有限公司 | 一种led芯片的溅镀方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103378246A (zh) * | 2012-04-18 | 2013-10-30 | 联胜光电股份有限公司 | 发光二极管的缓冲层结构 |
| JP6136717B2 (ja) * | 2013-07-31 | 2017-05-31 | 日亜化学工業株式会社 | 発光素子、発光装置及び発光素子の製造方法 |
| CN103560193B (zh) * | 2013-08-29 | 2016-04-13 | 南昌黄绿照明有限公司 | 低成本的垂直结构发光二极管芯片及其制备方法 |
| CN104347762B (zh) * | 2014-09-22 | 2017-03-22 | 南昌大学 | 一种具有回熔层的led薄膜芯片的制备方法及结构 |
| CN104269470B (zh) * | 2014-09-22 | 2017-06-16 | 南昌大学 | 能够释放应力的垂直结构led薄膜芯片的制备方法 |
| CN105810787A (zh) * | 2014-12-30 | 2016-07-27 | 晶能光电（江西）有限公司 | 一种led芯片及其制备方法 |
-
2018
- 2018-05-30 CN CN201810541418.1A patent/CN108767083B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108767083A (zh) | 2018-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101699637B (zh) | 氮化镓基化合物半导体发光器件 | |
| TWI336958B (en) | Growth of iii-nitride films on mismatched substrates without conventional low temperature nucleation layers | |
| US7588952B2 (en) | Method of fabricating vertical structure LEDs | |
| CN100407449C (zh) | 标准封装应用中高可靠性的坚固ⅲ族发光二极管 | |
| CN102067346B (zh) | 具有钝化层的半导体发光器件及其制造方法 | |
| CN108767083B (zh) | 一种应力可调的垂直结构led芯片及其制备方法 | |
| US20110237008A1 (en) | Optoelectronic substrate and methods of making same | |
| US20060148115A1 (en) | Method of fabricating vertical structure compound semiconductor devices | |
| US20110140081A1 (en) | Method for fabricating semiconductor light-emitting device with double-sided passivation | |
| WO2017041661A1 (zh) | 一种半导体元件及其制备方法 | |
| TW565933B (en) | Method of forming ohmic electrode | |
| US20110133159A1 (en) | Semiconductor light-emitting device with passivation in p-type layer | |
| JP2011151086A (ja) | 窒化物半導体素子および窒化物半導体素子のパッド電極の製造方法 | |
| CN103840073B (zh) | 倒装发光二极管器件及其制造方法 | |
| US7399994B2 (en) | Transparent electrode | |
| CN111968907B (zh) | 一种氮极性ⅲ族氮化物粗化方法 | |
| CN113838816A (zh) | 一种具有金刚石钝化层的氮化镓基二极管器件的制备方法 | |
| US7518163B2 (en) | Gallium nitride-based compound semiconductor light-emitting device and negative electrode thereof | |
| CN106328776A (zh) | 一种垂直结构紫光led芯片的制备方法 | |
| JP2006245555A (ja) | 透光性電極 | |
| JP2005197670A (ja) | 窒化ガリウム系化合物半導体発光素子およびその負極 | |
| CN116632124A (zh) | 一种led芯片及其制备方法 | |
| KR20110128682A (ko) | 확산방지층을 가지는 전극구조체를 구비한 수직형 구조의 그룹 Ⅲ족 ｎ형 질화물계 반도체 소자 및 이를 포함하는 발광다이오드 소자 | |
| WO2008071038A1 (fr) | Puce électroluminescente gan et procédé associé | |
| JP2005340797A (ja) | 透光性正極 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |