CN108763115A - 一种提升NandFlash总线时序裕量的方法 - Google Patents

一种提升NandFlash总线时序裕量的方法 Download PDF

Info

Publication number
CN108763115A
CN108763115A CN201810288274.3A CN201810288274A CN108763115A CN 108763115 A CN108763115 A CN 108763115A CN 201810288274 A CN201810288274 A CN 201810288274A CN 108763115 A CN108763115 A CN 108763115A
Authority
CN
China
Prior art keywords
capacitance
promoting
nandflash
bus timing
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810288274.3A
Other languages
English (en)
Inventor
陈兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201810288274.3A priority Critical patent/CN108763115A/zh
Publication of CN108763115A publication Critical patent/CN108763115A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种提升NandFlash总线时序裕量的方法，包括以下步骤：根据存储容量计算负载电容值；根据信号上升时间要求确定目标电容值；在DQ和DQS的信号上串联一个串入电容，其中，根据负载电容值和目标电容值确定串入电容的电容值。本发明公开的提升NandFlash总线时序裕量的方法，利用两个电容串联后等效电容小于任何一个串联电容的原理，通过在IO信号链路中串联串入电容，提升总线的时序裕量，解决了大容量与高速率之间的矛盾，实现了大容量与高速率兼顾。

Description

一种提升NandFlash总线时序裕量的方法
技术领域
本发明涉及存储技术领域，尤其涉及一种提升NandFlash总线时序裕量的方法。
背景技术
随着大数据时代的来临，对“提升单位产品单位体积的存储容量”和“降低整个系统的延时”的需求越来越强烈。“大容量”意味着NandFlash总线上单通道上挂载的die数量要逐渐增加，负载电容越来越大；“低延时”意味着NandFlash总线的运行速率要求也会越来越高。但是，系统的负载电容越大，所运行的信号边沿退化越严重，满足系统要求的时序裕量窗口越小，可允许的运行速率越低——即“大容量”和“高速率”在NandFlash总线上是一个矛盾的存在。NandFlash总线的运行速率已然成为制约整个存储性能提升的瓶颈所在。
基于上述问题，因此，对于本领域技术人员而言，解决大容量与高速率之间的矛盾，实现大容量与高速率兼顾，是亟需解决的技术问题。
发明内容
基于背景技术存在的技术问题，本发明提出了一种提升NandFlash总线时序裕量的方法，利用两个电容串联后等效电容小于任何一个串联电容的原理，通过在IO信号链路中串联串入电容，提升总线的时序裕量，解决了大容量与高速率之间的矛盾，实现了大容量与高速率兼顾。
为了便于理解，对本申请文件中若干词语解释如下：
NandFlash：Nand闪存，一种内部采用非线性宏单元模式的并行存储总线
DQ：Data input/output，数据输入/输出信号；
DQS：Data Strobe，数据锁存采样信号。
本发明提出的一种提升NandFlash总线时序裕量的方法，包括以下步骤：
根据存储容量计算负载电容值；
根据信号上升时间要求确定目标电容值；
在DQ和DQS的信号上串联一个串入电容，其中，根据负载电容值和目标电容值确定串入电容的电容值。
优选地，根据串入电容的电容值大小确定串入电容的位置。
优选地，将串入电容集成在NandFlash负载颗粒封装里。
优选地，将串入电容埋入在PCB基板中。
本发明中提供的一种提升NandFlash总线时序裕量的方法，在应用场景中，按照大容量的要求，以确定的存储容量计算负载电容值，按照高速率的要求，以确定的信号上升时间确定目标电容值；采用在DQ和DQS的信号上串联一个串入电容的方法，通过两个电容串联后等效电容小于任何一个串联电容的原理，通过串入电容电容值与负载电容值获得目标电容值；从而，减小大负载场景下的通道等效电容值，减弱信号边沿的退化作用，缩短信号上升下降时间，增大有效的DQS采样锁存窗口，提升总线的时序裕量，提高运行速率，实现大容量场景下的高速率运行，降低了整个系统的延时，提升SSD产品的IOPS性能，增强产品的竞争力；进一步地，可以根据串入电容电容值的大小选择合适的放置位置，如，集成到NandFlash负载颗粒的封装里或埋入PCB基板中。
附图说明
图1为本发明提出的一种提升NandFlash总线时序裕量的方法的流程图。
具体实施方式
如图1所示，图1为本发明提出的一种提升NandFlash总线时序裕量的方法的流程图。
下面结合附图和实施例对本发明进行详细的描述。
一种提升NandFlash总线时序裕量的方法，包括以下步骤：
S1：根据应用场景定义出的存储容量计算负载电容值；
S2：根据主流频率规则计算确定信号上升时间要求，根据信号上升时间要求确定目标电容值；
S3：根据负载电容值和目标电容值确定串入电容的电容值；
S4：根据串入电容的电容值将串入电容集成在NandFlash负载颗粒封装里或埋入在PCB基板中；
S5：将串入电容串联接入DQ和DQS的信号链路中。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (4)

1.一种提升NandFlash总线时序裕量的方法，其特征在于，包括以下步骤：
根据存储容量计算负载电容值；
根据信号上升时间要求确定目标电容值；
在DQ和DQS的信号上串联一个串入电容，其中，根据负载电容值和目标电容值确定串入电容的电容值。
2.根据权利要求1所述的提升NandFlash总线时序裕量的方法，其特征在于，根据串入电容的电容值大小确定串入电容的位置。
3.根据权利要求1所述的提升NandFlash总线时序裕量的方法，其特征在于，将串入电容集成在NandFlash负载颗粒封装里。
4.根据权利要求1所述的提升NandFlash总线时序裕量的方法，其特征在于，将串入电容埋入在PCB基板中。
CN201810288274.3A 2018-04-03 2018-04-03 一种提升NandFlash总线时序裕量的方法 Pending CN108763115A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810288274.3A CN108763115A (zh) 2018-04-03 2018-04-03 一种提升NandFlash总线时序裕量的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810288274.3A CN108763115A (zh) 2018-04-03 2018-04-03 一种提升NandFlash总线时序裕量的方法

Publications (1)

Publication Number Publication Date
CN108763115A true CN108763115A (zh) 2018-11-06

Family

ID=63980775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810288274.3A Pending CN108763115A (zh) 2018-04-03 2018-04-03 一种提升NandFlash总线时序裕量的方法

Country Status (1)

Country Link
CN (1) CN108763115A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820344A (zh) * 2019-11-18 2021-05-18 华为技术有限公司 数据信号的裕量检测方法、装置及存储设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW297899B (en) * 1995-10-31 1997-02-11 Ibm Dynamic random access memory array
CN103035279A (zh) * 2011-09-30 2013-04-10 无锡江南计算技术研究所 消除ddr3负载差异影响的传输线结构及形成方法、内存结构
CN103797537A (zh) * 2011-07-29 2014-05-14 美光科技公司 多装置存储器串联架构
CN105448318A (zh) * 2014-08-29 2016-03-30 展讯通信（上海）有限公司 一种存储器及其时序追踪电路
CN107301147A (zh) * 2017-06-20 2017-10-27 郑州云海信息技术有限公司 一种i2c总线信号质量的动态调节方法和装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW297899B (en) * 1995-10-31 1997-02-11 Ibm Dynamic random access memory array
CN103797537A (zh) * 2011-07-29 2014-05-14 美光科技公司 多装置存储器串联架构
CN103035279A (zh) * 2011-09-30 2013-04-10 无锡江南计算技术研究所 消除ddr3负载差异影响的传输线结构及形成方法、内存结构
CN105448318A (zh) * 2014-08-29 2016-03-30 展讯通信（上海）有限公司 一种存储器及其时序追踪电路
CN107301147A (zh) * 2017-06-20 2017-10-27 郑州云海信息技术有限公司 一种i2c总线信号质量的动态调节方法和装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820344A (zh) * 2019-11-18 2021-05-18 华为技术有限公司 数据信号的裕量检测方法、装置及存储设备
CN112820344B (zh) * 2019-11-18 2023-04-18 华为技术有限公司 数据信号的裕量检测方法、装置及存储设备

Similar Documents

Publication Publication Date Title
CN101958144B (zh) 产生读使能信号的方法以及采用该方法的存储系统
US20160162203A1 (en) Techniques to Manage Multiple Sequential Write Streams to a Solid State Drive
CN104378084B (zh) 突波滤波器与滤波方法
CN106205690B (zh) 与非门快闪存储器和其操作方法
US11669139B2 (en) Apparatuses and methods for indicating an entrance of a power management event
CN108763115A (zh) 一种提升NandFlash总线时序裕量的方法
CN103246621B (zh) 电子装置、动态随机存取器的控制器以及动态随机存取器
CN1924847A (zh) 共享接口半导体存储器
CN105786725A (zh) 基于异构混合内存的内存管理方法和系统
CN108038068A (zh) 一种基于ddr读数据同步方法及系统
CN101136246A (zh) 一种基于双口ram实现数据速率转换的装置和方法
CN1666290A (zh) 用于延迟电路的方法和装置
CN1912880A (zh) 一种现场可编程门阵列的快速配置方法
CN110389929A (zh) 基于分布式内存的片上系统架构
CN106160739A (zh) 时脉数据恢复电路模块、存储器存储装置及相位锁定方法
CN204256724U (zh) 一种服务器内存测试设备
CN104699867A (zh) Fpga芯片的局部布局的优化方法
CN111833958B (zh) 测试板
US20150095547A1 (en) Mapping memory controller connectors to memory connectors
CN106407535A (zh) 一种基于现场可编程门阵列芯片的工艺映射方法
CN104038185B (zh) 上升沿检测电路
CN103106921B (zh) 用于行译码电路的电平位移器
CN104217747A (zh) 快闪存储器及快闪存储器基准源电路开关方法
CN209266027U (zh) 一种差分快速读取电路、存储芯片及存储器
CN104935302A (zh) 直流电压产生电路及其脉冲产生电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181106

RJ01 Rejection of invention patent application after publication