CN105448318A - 一种存储器及其时序追踪电路 - Google Patents
一种存储器及其时序追踪电路 Download PDFInfo
- Publication number
- CN105448318A CN105448318A CN201410438508.XA CN201410438508A CN105448318A CN 105448318 A CN105448318 A CN 105448318A CN 201410438508 A CN201410438508 A CN 201410438508A CN 105448318 A CN105448318 A CN 105448318A
- Authority
- CN
- China
- Prior art keywords
- storage array
- trail
- unit
- sequential
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
一种存储器及其时序追踪电路,所述电路包括:包括追踪单元和负载调节单元,所述负载调节单元连接在所述追踪单元的输出端上,其中:所述追踪单元,适于对存储阵列的读写时序进行追踪;所述负载调节单元,适于调节所述追踪单元的负载,直至所述追踪单元的负载与所述存储阵列的负载相匹配。上述的方案可以提高时序追踪的准确性。
Description
技术领域
本发明涉及时序追踪技术领域,特别是涉及一种存储器及其时序追踪电路。
背景技术
存储器(Memory)是计算机系统中的记忆设备,用来存放程序和数据。计算机中全部信息,包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中。它根据控制器指定的位置存入和取出信息。有了存储器,计算机才有记忆功能,才能保证正常工作。按用途存储器可分为主存储器(内存)和辅助存储器(外存),也有分为外部存储器和内部存储器的分类方法。外存通常是磁性介质或光盘等,能长期保存信息。内存指主板上的存储部件,用来存放当前正在执行的数据和程序,但仅用于暂时存放程序和数据,关闭电源或断电,数据会丢失。
时序追踪,是指获取与实际电路对应的模拟电路的读写时序的过程。其中,获取模拟所述存储器中的存储阵列读写时序的过程,为存储器的时序追踪过程。现有技术中,存储器的时序追踪,通常采用将追踪单元的驱动和负载与待追踪的存储器的驱动和负载一致的方式,实现追踪单元与存储器之间工作时序的匹配。
但是,随着工艺的进步,晶体管的尺寸不再连续可调,使得晶体管的驱动能力也不再连续可调,采用调节驱动能力的时序追踪方法,难以精确地追踪存储器的时序,因此,存在着时序追踪不准确的问题。
发明内容
本发明实施例解决的是如何提高时序追踪的准确性。
为解决上述问题,本发明实施例提供了一种时序追踪电路,所述电路包括:
包括追踪单元和负载调节单元,所述负载调节单元连接在所述追踪单元的输出端上,其中:
所述追踪单元,适于对存储阵列的读写时序进行追踪;
所述负载调节单元,适于调节所述追踪单元的负载,直至所述追踪单元的负载与所述存储阵列的负载相匹配。
可选地,所述追踪单元与所述存储阵列的结构相同。
可选地,所述可调节单元由电容或者电阻组成。
本发明实施例还提供了一种存储器,所述存储器包括存储阵列、控制电路和追踪所述存储阵列的读写时序的时序追踪电路,所述控制电路分别与所述存储阵列对应的灵敏放大器和所述时序追踪电路的输出端连接,其中:
所述时序追踪电路包括追踪单元和负载调节单元,所述负载调节单元连接在所述追踪单元的输出端上;
所述追踪单元,适于对存储阵列的读写时序进行追踪;
所述负载调节单元,适于调节所述追踪单元的负载,直至所述追踪单元的负载与所述存储阵列的负载相匹配;
所述控制电路,适于根据所述时序追踪电路输出的模拟所述存储阵列的读写时序信号,控制所述存储阵列中的灵敏放大器的开启或者关闭,以控制所述存储阵列的读写时序。
可选地,所述追踪单元与所述存储阵列的结构相同。
可选地,所述可调节单元由电容或者电阻组成。
与现有技术相比,本发明的技术方案具有以下的优点:
由于在追踪单元的输出端上增加负载调节单元,将时序追踪电路的负载调节至于存储器中的存储阵列的负载相匹配,因此,可以提高时序追踪的准确性。
附图说明
图1是现有技术中的一种时序追踪电路的结构示意图;
图2是本发明实施例中的时序追踪电路的结构示意图;
图3是本发明实施例中的一种存储器的结构示意图。
具体实施方式
现有技术中,存储器的时序追踪,通常采用将追踪单元的驱动和负载与待追踪的存储器的驱动和负载一致的方式,实现追踪单元与存储器之间工作时序的匹配。由于设计偏差和工艺的波动的存在,使得时序追踪电路的驱动能力无法与存储阵列的驱动能力完全匹配。
为了解决上述问题,通常根据待追踪的存储阵列的驱动能力,时序追踪电路设计不同尺寸的晶体管作为可选项,根据测试结果,确定最终使用的可选项。
如图1所示,例如,在存储阵列101所采用的金属-氧化层半导体场效晶体管(简称金氧半场效晶体管,Metal-Oxide-SemiconductorField-EffectTransistor,MOSFET)的长宽比为0.5:0.128时,通常会在时序追踪电路102中设计不同长宽比的MOSFET作为可选项,例如,时序追踪电路102中可以包括长宽比分别为0.75:0.128、0.5:0.128、0.25:0.128的第一MOSFET102a、第二MOSFET102b和第三MOSFET102c作为可选的MOSFET,其中,时序追踪电路的追踪位线102TBL1与为存储阵列的位线BL1对应设置。在实际使用时,通过测试选取第一MOSFET102a、第二MOSFET102b或第三MOSFET102c,或者他们的组合,以与存储阵列中MOSFET的驱动能力相匹配,进行准确地时序追踪。
但是,随着工艺的进步,MOSFET的尺寸不再是连续可调,而是分散在几个离散的区域内,使得MOSFET的驱动能力也被束缚在几个离散的范围内,不再连续可调。
相应地,追踪电路的驱动能力也将不再连续可调,而是基于MOSFET的尺寸,被约束在几个离散的区域内。这样追踪电路将很难精确追踪普通存储单元的工作时序,通常采用放长追踪电路的时序的方式以保证存储器读写的正确性,但是这样会降低存储器的读写速度。
另外,MOSFET的驱动能力会同时受到多种因素的影响,例如,工作电压,工作环境的温度等。不同尺寸的MOSFET,在不同的电压、温度下,其驱动能力的变化幅度及变化比例也会不同。
换句话说,如果时序追踪电路的驱动电路部分采用的MOSFET和普通存储单元采用MOSFET尺寸不一致,或者尺寸一致,但是图案画法不一致,时序追踪电路的驱动能力也难以与存储单元的驱动能力在各种工作条件下均保持一致。因此,采用调节驱动能力的方法进行存储器的时序追踪,存在着追踪准确性低的问题。
为解决现有技术中存在的上述问题,本发明实施例采用的技术方案由于采用在追踪单元的输出端增加负载调节单元,将时序追踪电路的负载调节至与存储器中的存储阵列的负载相匹配,因此,可以提高时序追踪的准确性。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图2示出了本发明实施例中的一种时序追踪电路的结构示意图。如图2所述的时序追踪电路可以包括追踪单元201和负载调节单元202,负载调节单元202连接在追踪单元201的输出端上,例如,在本发明一实施例中,负载调节单元202可以连接在与存储阵列的位线BL对应的追踪单元201的追踪位线TBL上。其中,
所述追踪单元201,适于对存储阵列203的读写时序进行追踪。
所述负载调节单元202,适于调节所述追踪单元201的负载,直至所述追踪单元201的负载与所述存储阵列203的负载相匹配。
在具体实施中,追踪单元201与存储阵列203的结构相同,这样可以使得追踪单元202的负载和驱动能力可以尽可能地与存储阵列203相匹配。但是,由于设计工艺、工作环境等方面的差异,导致追踪单元201与存储阵列203的驱动能力和负载很难在各种条件下都保持一致。因此,本发明实施例中的追踪单元201的追踪位线TBL上增加设置了负载调节单元202。
在具体实施中,负载调节单元202可以由受外界工作环境影响较小的电容组成,这样,通过实际的测试,通过调节负载调节单元202,便可以将追踪单元202的负载到在各种工作环境下均与存储阵列203保持一致。
例如,当通过测试得知时序追踪电路的时序与存储阵列203的时序相比,速度偏快或者偏慢时,可以相应地增加或者减小负载调节单元202的电容,以使得追踪单元201的负载与存储阵列203的负载一致,从而使得追踪单元201可以对存储阵列203的工作时序进行准确地追踪。
同时,由于电容为器件的固有属性,其不易受到外界工作环境,例如温度、电压等的影响,在不同的工作条件下均能保持稳定的性能。而且,电容的样式繁多,调节范围较为广泛,其可以根据实际的需要,采用多种的变化形式,受工艺设计规则等因素的限制较小。因此,采用电容构成的负载调节单元202,在各种工作环境下均可以保持稳定的工作状态,使得时序追踪更加准确。
在具体实施中,负载调节单元202中可以包括多个负载调节子单元,例如,可以包括第一负载调节子单元202a、第二负载调节子单元202b和第三负载调节子单元202c。这样,根据实际的需要,可以将第一负载调节子单元202a、第二负载调节子单元202b和第三负载调节子单元202c进行多种组合,以使得负载调节的范围更加广泛,可以满足更加多样化的需求。
本领域的技术人员可以理解的是,本发明实施例中的负载调节单元202不仅可以由电容构成,也可以采用其他受工作环境影响较小的负载器件构成,例如电阻、电感等。
图3示出了本发明实施例中的一种存储器的结构示意图。如图3所示的存储器可以包括:存储阵列301、控制电路302和追踪所述存储阵列的读写时序的时序追踪电路303,所述控制电路302分别与所述存储阵列301连接,具体地,与存储阵列301对应的灵敏放大器和所述时序追踪电路303的输出端连接,其中:
所述控制电路302,适于根据所述时序追踪电路303输出的模拟所述存储阵列301的读写时序信号,控制所述存储阵列301对应的灵敏放大器的开启或者关闭,以控制所述存储阵列301的读写时序。
时序追踪电路303,适于模拟所述存储阵列301的工作时序。其中,时序追踪电路303可以采用图2中示出的时序追踪单元的结构,请具体参见图2。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成,该程序可以存储于计算机可读存储介质中,存储介质可以包括:ROM、RAM、磁盘或光盘等。
以上对本发明实施例的方法及系统做了详细的介绍,本发明并不限于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (6)
1.一种时序追踪电路,其特征在于,包括追踪单元和负载调节单元,所述负载调节单元连接在所述追踪单元的输出端上,其中:
所述追踪单元,适于对存储阵列的读写时序进行追踪;
所述负载调节单元,适于调节所述追踪单元的负载,直至所述追踪单元的负载与所述存储阵列的负载相匹配。
2.根据权利要求1所述的时序追踪电路,其特征在于,所述追踪单元与所述存储阵列的结构相同。
3.根据权利要求1所述的时序追踪电路,其特征在于,所述可调节单元由电容或者电阻组成。
4.一种存储器,其特征在于,包括存储阵列、控制电路和追踪所述存储阵列的读写时序的时序追踪电路,所述控制电路分别与所述存储阵列对应的灵敏放大器和所述时序追踪电路的输出端连接,其中:
所述时序追踪电路包括追踪单元和负载调节单元,所述负载调节单元连接在所述追踪单元的输出端上;
所述追踪单元,适于对存储阵列的读写时序进行追踪;
所述负载调节单元,适于调节所述追踪单元的负载,直至所述追踪单元的负载与所述存储阵列的负载相匹配;
所述控制电路,适于根据所述时序追踪电路输出的模拟所述存储阵列的读写时序信号,控制所述存储阵列中的灵敏放大器的开启或者关闭,以控制所述存储阵列的读写时序。
5.根据权利要求4所述的存储器,其特征在于,所述追踪单元与所述存储阵列的结构相同。
6.根据权利要求4所述的存储器,其特征在于,所述可调节单元由电容或者电阻组成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410438508.XA CN105448318A (zh) | 2014-08-29 | 2014-08-29 | 一种存储器及其时序追踪电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410438508.XA CN105448318A (zh) | 2014-08-29 | 2014-08-29 | 一种存储器及其时序追踪电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105448318A true CN105448318A (zh) | 2016-03-30 |
Family
ID=55558419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410438508.XA Pending CN105448318A (zh) | 2014-08-29 | 2014-08-29 | 一种存储器及其时序追踪电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105448318A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108763115A (zh) * | 2018-04-03 | 2018-11-06 | 郑州云海信息技术有限公司 | 一种提升NandFlash总线时序裕量的方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5715201A (en) * | 1996-12-27 | 1998-02-03 | Intel Corporation | Self-tracking delay-matching write pulse control circuit and method |
US6201757B1 (en) * | 1998-08-20 | 2001-03-13 | Texas Instruments Incorporated | Self-timed memory reset circuitry |
CN101617369A (zh) * | 2007-02-22 | 2009-12-30 | 飞思卡尔半导体公司 | 具有用于时序控制的虚位线的存储器 |
CN101779246A (zh) * | 2007-05-31 | 2010-07-14 | 高通股份有限公司 | 用于高性能存储器装置的时钟及控制信号产生 |
CN101866687A (zh) * | 2010-05-21 | 2010-10-20 | 秉亮科技(苏州)有限公司 | 自定时写跟踪型静态随机存储器 |
CN101908366A (zh) * | 2010-05-26 | 2010-12-08 | 秉亮科技(苏州)有限公司 | 用单端口存储单元实现多端口存储器的自定时控制方法 |
-
2014
- 2014-08-29 CN CN201410438508.XA patent/CN105448318A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5715201A (en) * | 1996-12-27 | 1998-02-03 | Intel Corporation | Self-tracking delay-matching write pulse control circuit and method |
US6201757B1 (en) * | 1998-08-20 | 2001-03-13 | Texas Instruments Incorporated | Self-timed memory reset circuitry |
CN101617369A (zh) * | 2007-02-22 | 2009-12-30 | 飞思卡尔半导体公司 | 具有用于时序控制的虚位线的存储器 |
CN101779246A (zh) * | 2007-05-31 | 2010-07-14 | 高通股份有限公司 | 用于高性能存储器装置的时钟及控制信号产生 |
CN101866687A (zh) * | 2010-05-21 | 2010-10-20 | 秉亮科技(苏州)有限公司 | 自定时写跟踪型静态随机存储器 |
CN101908366A (zh) * | 2010-05-26 | 2010-12-08 | 秉亮科技(苏州)有限公司 | 用单端口存储单元实现多端口存储器的自定时控制方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108763115A (zh) * | 2018-04-03 | 2018-11-06 | 郑州云海信息技术有限公司 | 一种提升NandFlash总线时序裕量的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8683113B2 (en) | Concurrently searching multiple devices of a non-volatile semiconductor memory | |
US11966272B2 (en) | Storage device deep idle power mode | |
US11581043B2 (en) | Memory device and method of operation | |
US9875032B2 (en) | Data storage device and data maintenance method thereof | |
US9484070B2 (en) | Apparatuses supporting multiple interface types and methods of operating the same | |
CN104951334A (zh) | FPGA双片QSPI flash的程序加载方法 | |
CN103105570A (zh) | 一种开启电压的测试方法及系统 | |
US9007843B2 (en) | Internal data compare for memory verification | |
US20220327014A1 (en) | Automated power down based on state of firmware | |
KR20160001793A (ko) | 멀티 스택 칩 패키지를 갖는 데이터 저장 장치 및 그것의 동작 방법 | |
CN111383700A (zh) | 减少读取扰动的备用偏压技术 | |
CN105448318A (zh) | 一种存储器及其时序追踪电路 | |
CN111813339B (zh) | 闪存Nand Flash的数据写入方法、装置、电子设备及存储介质 | |
KR20210080987A (ko) | 메모리 장치 및 메모리 장치의 동작방법 | |
US11599366B2 (en) | Dual mode hardware reset | |
CN111201571A (zh) | 在高热条件下提高nand性能 | |
WO2021011237A1 (en) | Hardware based accelerator for memory sub-system operations | |
US11942151B2 (en) | Current references for memory cells | |
CN109785876A (zh) | 存储器装置及其操作方法 | |
US11894868B2 (en) | Programmable spread spectrum signaling over a pin of an integrated circuit device | |
CN111739576B (zh) | 电源偏压调整装置、供电装置及电子设备 | |
US10957418B1 (en) | Interconnect system | |
US20230065002A1 (en) | Programmable Control of Signal Characteristics of Pins of Integrated Circuit Memory Chips | |
Jiaojiao et al. | MRUC method for FPGA configuration | |
CN105097008A (zh) | 一种驱动脉冲的确定方法、控制器及磁性存储设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160330 |