CN108763011B - SoC芯片核数检测方法、装置、系统及存储介质 - Google Patents

SoC芯片核数检测方法、装置、系统及存储介质 Download PDF

Info

Publication number
CN108763011B
CN108763011B CN201810260752.XA CN201810260752A CN108763011B CN 108763011 B CN108763011 B CN 108763011B CN 201810260752 A CN201810260752 A CN 201810260752A CN 108763011 B CN108763011 B CN 108763011B
Authority
CN
China
Prior art keywords
scanning point
electromagnetic radiation
soc chip
preset scanning
preset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810260752.XA
Other languages
English (en)
Other versions
CN108763011A (zh
Inventor
罗宏伟
罗军
王小强
唐锐
李军求
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Electronic Product Reliability and Environmental Testing Research Institute
Original Assignee
China Electronic Product Reliability and Environmental Testing Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Electronic Product Reliability and Environmental Testing Research Institute filed Critical China Electronic Product Reliability and Environmental Testing Research Institute
Priority to CN201810260752.XA priority Critical patent/CN108763011B/zh
Publication of CN108763011A publication Critical patent/CN108763011A/zh
Application granted granted Critical
Publication of CN108763011B publication Critical patent/CN108763011B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2218/00—Aspects of pattern recognition specially adapted for signal processing
    • G06F2218/12—Classification; Matching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10004—Still image; Photographic image
    • G06T2207/10008—Still image; Photographic image from scanner, fax or copier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Measurement Of Radiation (AREA)

Abstract

本发明提供一种SoC芯片核数检测方法、装置、系统及存储介质，上述SoC芯片核数检测方法包括步骤：获取SoC芯片上各预设扫描点的频谱信息。根据各预设扫描点的频谱信息和各预设扫描点的位置信息生成电磁辐射图像。识别电磁辐射图像中的处理核心，得到核数检测数据。上述SoC芯片核数检测方法不再需要进行SoC芯片端检测程序的开发，提高了检测效率，缩短了检测周期。而且，对于不同框架的SoC芯片具有通用性，也可以降低检测成本。

Description

SoC芯片核数检测方法、装置、系统及存储介质
技术领域
本发明涉及芯片检测技术领域，特别是涉及一种SoC芯片核数检测方法、装置、系统及存储介质。
背景技术
近年来，随着微电子工艺的进步，集成电路的集成度越来越高，SoC(System-on-Chip)芯片的规模和复杂度也越来越高，集成处理核心的数量也越来越多。在SoC芯片投入使用之前，要对每块SoC芯片进行性能参数的检测，其中最为重要的性能参数就是核数。SoC芯片按封装表层可以分为金属表层封装和非金属表层封装。
对于非金属表层封装的SoC芯片，传统的核数检测方法，通过开发检测程序，将被测芯片的专用检测程序下载到SoC芯片上运行，根据SoC芯片反馈的检测信息得出被测的SoC芯片的核数信息。
但是，SoC芯片可以分为多种构架，如ARM、MIPS、POWER等，不同构架的SoC芯片的测试程序不同，因此需要针对不同的SoC芯片开发专用的检测程序，而且随着SoC芯片的内部构成越来越复杂，检测程序也相应的越来越复杂，开发难度也越来越大，这导致检测程序的开发周期更长，降低了检测效率。
发明内容
基于此，有必要针对检测效率低的问题，提供一种SoC芯片核数检测方法、装置、系统及存储介质。
一方面，本发明实施例提供一种SoC芯片核数检测方法，包括步骤：
获取SoC芯片上各预设扫描点的频谱信息；
根据各预设扫描点的频谱信息和各预设扫描点的位置信息生成电磁辐射图像；
识别电磁辐射图像中的处理核心，得到核数检测数据。
在其中一个实施例中，上述获取SoC芯片上各预设扫描点的频谱信息的步骤包括：
发送SoC芯片上各预设扫描点的位置信息至近场电磁扫描仪，各预设扫描点的位置信息用于指示近场电磁扫描仪对工作的SoC芯片逐点扫描并发送各预设扫描点的电磁辐射信号至频谱分析仪；
接收频谱分析仪对各预设扫描点的电磁辐射信号进行分析得到的各预设扫描点的频谱信息。
在其中一个实施例中，每个预设扫描点的频谱信息包括多组频率数据及对应的多组功率数据；上述根据各预设扫描点的频谱信息和各预设扫描点的位置信息生成电磁辐射图像的步骤包括：
抽取各预设扫描点的频率数据等于预设频率时对应的功率数据，作为各预设扫描点的第一功率数据；
根据各预设扫描点的第一功率数据和各预设扫描点的位置信息，生成电磁辐射图像。
在其中一个实施例中，上述识别电磁辐射图像中的处理核心的步骤还包括：
当不能正常识别电磁辐射图像中的处理核心时，对电磁辐射图像进行图像增强处理，对处理后的电磁辐射图像进行处理核心的识别。
在其中一个实施例中，上述的识别电磁辐射图像中的处理核心，得到核数检测数据的步骤之后，还包括：
根据核数检测数据与预设标准核数数据，验证SoC芯片的核数是否合格。
在其中一个实施例中，上述根据各预设扫描点的第一功率数据和各预设扫描点的位置信息，生成电磁辐射图像的步骤之后，还包括：
抽取第一功率数据大于预设功率的预设扫描点，作为主频检测扫描点；
根据主频检测扫描点的多组频率数据及对应的多组功率数据，得到主频检测扫描点的主频检测数据；
根据主频检测扫描点的主频检测数据和预设标准主频数据，验证SoC芯片的主频是否合格。
在其中一个实施例中，上述根据主频检测扫描点的多组频率数据及对应的多组功率数据，得到主频检测扫描点的主频检测数据的步骤包括：
根据主频检测扫描点的多个功率数据，得到主频检测扫描点的最大功率数据；
确定最大功率数据对应的频率数据为主频检测扫描点的主频检测数据。
另一方面，本发明实施例还提供一种SoC芯片核数检测系统装置，包括：
频谱信息获取模块，用于获取SoC芯片上各预设扫描点的频谱信息；
图像生成模块，用于根据各预设扫描点的频谱信息和各预设扫描点的位置信息生成电磁辐射图像；
核数检测数据获取模块，用于识别电磁辐射图像中的处理核心，得到核数检测数据。
一方面，本发明实施例提供一种SoC芯片核数检测系统，其特征包括：近场电磁扫描仪、频谱分析仪以及计算机；
近场电磁扫描仪，用于接收计算机发送的SoC芯片上各预设扫描点的位置信息，根据各预设扫描点的位置信息对工作的SoC芯片进行逐点扫描，发送扫描得到的各预设扫描点的电磁辐射信号至频谱分析仪；
频谱分析仪，用于接收近场电磁扫描仪发送的各预设扫描点的电磁辐射信号，对各预设扫描点的电磁辐射信号进行分析，并将分析得到的各预设扫描点的电磁辐射信号发送至计算机；
计算机，用于接收频谱分析仪发送的各预设扫描点的频谱信息，根据各预设扫描点的频谱信息和各预设扫描点的位置信息生成电磁辐射图像，识别电磁辐射图像中的处理核心，得到核数检测数据。
再一方面，本发明实施例提供一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：
获取SoC芯片上各预设扫描点的频谱信息；
根据各预设扫描点的频谱信息和各预设扫描点的位置信息生成电磁辐射图像；
识别电磁辐射图像中的处理核心，得到核数检测数据。
上述的SoC芯片核数检测方法、装置、系统及存储介质，通过获取SoC芯片上各预设扫描点的频谱信息，并根据各预设扫描点的频谱信息和各预设扫描点的位置信息生成电磁辐射图像，通过识别图像就能够得到被测SoC芯片的检测核数。基于此，不再需要进行SoC芯片端检测程序的开发，提高了检测效率，缩短了检测周期。而且，对于不同框架的SoC芯片具有通用性，也可以降低检测成本。
附图说明
图1为一个实施例中SoC芯片核数检测方法的流程示意图；
图2为另一个实施例中SoC芯片核数检测方法的流程示意图；
图3为另一个实施例中SoC芯片核数检测方法的流程示意图；
图4为一个实施例中根据主频检测扫描点的多组频率数据及对应的多组功率数据，得到主频检测扫描点的主频检测数据步骤的流程示意图；
图5为一个实施例中SoC芯片核数检测装置的结构框图；
图6为一个实施例中SoC芯片核数检测系统的结构框图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例提供一种SoC芯片核数检测方法，如图1所示，包括步骤：
步骤S110，获取SoC芯片上各预设扫描点的频谱信息。
步骤S120，根据各预设扫描点的频谱信息和各预设扫描点的位置信息生成电磁辐射图像。
步骤S130，识别电磁辐射图像中的处理核心，得到核数检测数据。
其中，预设扫描点的频谱信息为SoC芯片工作时预设扫描点的电磁辐射信号在频域上数字化之后的数字信息，够代表该扫描点的电磁辐射的强度即空间电磁场强度。电磁辐射图像是能够体现SoC芯片表面上的电磁场强度分布情况的图像。
具体的，通常SoC芯片上处理核心的应用最频繁，因此越靠近处理核心的预设扫描点的电磁场强度越强，通过识别电磁辐射图像上的处理核心图像特征，能够得到核数检测数据，完成检测。
本实施例的SoC芯片核数检测方法，通过获取SoC芯片上各预设扫描点的频谱信息，并根据各预设扫描点的频谱信息和位置信息生成能够体现SoC芯片表面电磁场分布情况的电磁辐射图像，并通过对电磁辐射图像的识别，得到核数检测数据。和现有技术相比，不再需要开发SoC芯片上运行的专用测试程序，仅需要在测试用的计算机设备中运行上述方法，就可以对不同架构的SoC芯片进行处理核数的检测，简化了测试流程，缩短了测试时间，使测试效率更高，降低了测试成本。
在一个实施例中，SoC芯片上各预设扫描点均匀分布在SoC芯片上。通过均匀分布的各预设扫描点的频谱信息生成的电磁辐射图像，能够更充分的体现SoC芯片表面各部分的电磁场分布情况，从而得到检测到更准确的核数检测数据。
在一个实施例中，如图2、图3所示，上述获取SoC芯片上各预设扫描点的频谱信息的步骤包括：
步骤S111，发送SoC芯片上各预设扫描点的位置信息至近场电磁扫描仪，各预设扫描点的位置信息用于指示近场电磁扫描仪对工作的SoC芯片逐点扫描并发送各预设扫描点的电磁辐射信号至频谱分析仪。
步骤S112，接收频谱分析仪对各预设扫描点的电磁辐射信号进行分析得到的各预设扫描点的频谱信息。
其中，电磁辐射信号是体现预设扫描点上的不断变化的电磁场强度的电信号，可以是体现电场强度的电信号也可以是体现磁场强度的电信号。
具体的，按一定的排列顺序和间隔时序逐个发送各预设扫描点的位置信息至近场电磁扫描仪，使得近场电磁扫描仪根据逐个接收到的各预设扫描点的位置信息逐点扫描SoC芯片并逐个将扫描到的预设扫描点的电磁辐射信号发送至频谱分析仪。逐个接收频谱分析仪对逐个接收到的预设扫描点的电磁辐射信号进行频谱分析得到的预设扫描点的频谱信息。
当近场电磁扫描仪具备存储器时，也可以将SoC芯片上各预设扫描点的位置信息全部发送至近场电磁扫描仪的存储器，使近场电磁扫描仪的控制器逐个从近场电磁扫描仪的存储器中读取预设扫描点的位置信息，根据读的取预设扫描点的位置信息扫描SoC芯片表面的相应位置并将扫描到的预设扫描点的电磁辐射信号发送至频谱分析仪。逐个接收频谱分析仪对逐个接收到的预设扫描点的电磁辐射信号进行频谱分析得到的预设扫描点的频谱信息。
在一个实施例中，每个预设扫描点的频谱信息包括多组频率数据及对应的多组功率数据。
虽然预设扫描点频谱信息可以表征该预设扫描点的近场电磁场强度，但它包括了多组频率数据及对应的多组功率数据，需要对这些数据进行一定的处理，得到一个能够代表该预设扫描点上近场电磁场强度的数值。
如图2、图3所示，上述根据各预设扫描点的频谱信息和各预设扫描点的位置信息生成电磁辐射图像的步骤包括：
步骤S121，抽取各预设扫描点的频率数据等于预设频率时对应的功率数据，作为各预设扫描点的第一功率数据。
步骤S122，根据各预设扫描点的第一功率数据和各预设扫描点的位置信息，生成电磁辐射图像。
具体的，第一功率数据是各预设扫描点的频率数据等于同一频率值时对应的功率数据，也就是各预设扫描点的频谱曲线在同一频率对应的功率数据，因此第一功率数据可以体现各预设扫描点的近场电磁场强度。可选的，预设频率可以是预设标准主频。当预设频率为预设标准主频时，各预设扫描点的第一功率数据为在各预设扫描点上扫描到的频率数据等于预设标准主频的电磁辐射信号的功率数据。例如，被测的SoC芯片的预设标准主频为1GHz，抽取各预设扫描点的频率数据为1GHz时对应的功率数据作为第一功率数据，代表各预设扫描点的近场电磁场强度。
将各预设扫描点的第一功率数据量化为各预设扫描点代表区域的像素值，第一功率数据与其量化后的图像像素值成线性对应关系。根据各预设扫描点代表区域的像素值和各预设扫描点的位置信息，生成电磁辐射图像。电磁辐射图像上颜色越深的地方近场电磁场强度就越大。SoC芯片上处理核心的电磁辐射会比其他区域更强，因此处理核心在电磁辐射图像上表现为一个颜色较深的区域。通过对电磁辐射图像中进行处理核心图像特征的识别，就可以检测到SoC芯片的核数。
在一个实施例中，上述的识别电磁辐射图像中的处理核心的步骤还包括：
步骤S132，当不能正常识别电磁辐射图像中的处理核心时，对电磁辐射图像进行图像增强处理，对处理后的电磁辐射图像进行处理核心的识别。
具体的，当不能正常识别电磁辐射图像中的处理核心时，例如两个处理核心距离较近时无法正常识别时，通过图像增强算法突出电磁辐射图像中强电磁辐射区域的显示。例如，运用聚类算法进行图像的增强处理。
在一个实施例中，如图2、图3所示，在识别电磁辐射图像中的处理核心，得到核数检测数据的步骤之后还包括：
步骤S140，根据核数检测数据与预设标准核数数据，验证SoC芯片的核数是否合格。
具体的，当核数检测数据等于预设标准核数数据时，SoC芯片的核数合格；当核数检测数据不等于预设标准核数数据时，SoC芯片的核数不合格。
在一个实施例中，如图3所示，SoC芯片核数检测方法不但包括上述的步骤S111、S112、S121、S122和S130，步骤S121之后，还包括：
步骤S231，抽取第一功率数据大于预设功率的预设扫描点，作为主频检测扫描点。
步骤S232，根据主频检测扫描点的多组频率数据及对应的多组功率数据，得到主频检测扫描点的主频检测数据。
步骤S233，根据主频检测扫描点的主频检测数据和预设标准主频数据，验证SoC芯片的主频是否合格。
具体的，预设扫描点的第一功率数据代表该预设扫描点的电磁场强度，抽取电磁场强度较强的预设扫描点，作为主频检测扫描点即用于主频检测的预设扫描点。根据每个主频检测扫描点的多组频率数据及对应的多组功率数据，得到每个主频检测扫描点的主频检测数据。当每个主频检测扫描点的主频检测数据都不小于预设标准主频数据时，被测的SoC芯片的主频合格；否则，被测的SoC芯片的主频不合格。基于此，本实施例的SoC芯片核数检测方法，不但能够检测SoC芯片的核数，还能够检测SoC芯片的主频，并判断检测到的主频是否合格。
在一个实施例中，如图4所示，上述根据主频检测扫描点的多组频率数据及对应的多组功率数据，得到主频检测扫描点的主频检测数据的步骤包括：
步骤S2321，根据主频检测扫描点的多个功率数据，得到主频检测扫描点的最大功率数据。
步骤S2322，确定最大功率数据对应的频率数据为主频检测扫描点的主频检测数据。
具体的，找到一个主频检测扫描点的多个功率数据中最大的功率数据，该主频检测扫描点的主频检测数据就是最大的功率数据对应的频率数据。
在一个实施例中，根据主频检测扫描点的多组频率数据及对应的多组功率数据，得到主频检测扫描点的主频检测数据的步骤包括：
根据主频检测扫描点的多个频率数据及对应的多个功率数据，生成主频检测点对应的频谱曲线图。
检测主频检测点对应的频谱曲线图的波峰。
将主频检测点对应的频谱曲线图的波峰对应的频率数据，确认为该主频检测扫描点的主频检测数据。
具体的，频谱曲线图的横坐标代表频率数据，纵坐标代表功率数据。分别根据每个主频检测扫描点的多个频率数据及对应的多个功率数据生成每个主频检测点对应的频谱曲线图。找到某个主频检测点对应的频谱曲线图的波峰，再找到波峰对应的频率数据，这个频率数据就是该主频检测点的主频检测数据。
应该理解的是，虽然图1-4的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行，其中一些步骤也可以同时执行。
本发明实施例还提供一种SoC芯片核数检测装置，如图5所示，包括：
频谱信息获取模块310，用于获取SoC芯片上各预设扫描点的频谱信息。
图像生成模块320，用于根据各预设扫描点的频谱信息和各预设扫描点的位置信息生成电磁辐射图像。
核数检测数据获取模块330，用于识别电磁辐射图像中的处理核心，得到核数检测数据。
关于SoC芯片核数检测装置的具体限定可以参见上文中对于SoC芯片核数检测方法的限定，在此不再赘述。上述SoC芯片核数检测装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
本发明实施例还提供一种SoC芯片核数检测系统，如图6所示，其特征包括：近场电磁扫描仪410、频谱分析仪420以及计算机430。
近场电磁扫描仪410，用于接收计算机430发送的SoC芯片上各预设扫描点的位置信息，根据各预设扫描点的位置信息对工作的SoC芯片进行逐点扫描，发送扫描得到的各预设扫描点的电磁辐射信号至频谱分析仪420。
频谱分析仪420，用于接收近场电磁扫描仪410发送的各预设扫描点的电磁辐射信号，对各预设扫描点的电磁辐射信号进行分析，并将分析得到的各预设扫描点的电磁辐射信号发送至计算机430。
计算机430，用于接收频谱分析仪420发送的各预设扫描点的频谱信息，根据各预设扫描点的频谱信息和各预设扫描点的位置信息生成电磁辐射图像，识别电磁辐射图像中的处理核心，得到核数检测数据。
从单个预设扫描点的角度看，计算机430发送SoC芯片上一个预设扫描点的位置信息至近场电磁扫描仪410。近场电磁扫描仪410根据该预设扫描点的位置信息探测工作的SoC芯片的相应位置，将探测到的该预设扫描点的代表电磁辐射强度的电信号发送至频谱分析仪420。频谱分析仪420接收该预设扫描点的代表电磁辐射强度的电信号并对该电信号进行分析得到该预设扫描点对应的频谱信息。
在一个实施例中，近场电磁扫描仪410包括：控制器411、步进电机412、移动支架413、扫描探头414以及支撑平台415。扫描探头414固定在移动支架413上。步进电机412用于驱动移动支架413。控制器411分别连接步进电机412和计算机430，接收计算机430发送的预设扫描点的位置信息，根据预设扫描点的位置信息控制步进电机412移动移动支架413，使扫描探头414移动到相应的扫描位置。扫描探头414用于探测扫描位置的电磁场强度。
其中，扫描探头414可以采用探测电场的扫描探头也可以是探测磁场的扫描探头。扫描探头的探测方向可以是单方向的、也可以是双方向的。
在一个实施例中，工作的SoC芯片是插接在现有应用板上正在工作的SoC芯片。
在一个实施例中，上述的SoC芯片核数检测系统还包括SoC芯片测试板440。SoC芯片测试板440固定于近场电磁扫描仪的支撑平台415上。SoC芯片测试板440上设置SoC芯片插槽，插槽可出入SoC芯片。
SoC芯片测试板440连接外接电源，使安装在插槽中的SoC芯片工作，运行基准程序集。基准程序集可以是SoC芯片功能或性能测试的一些基准测试程序。
在一个实施例中，扫描探头414是双方向的磁场扫描探头，用于检测SoC芯片上方空间内水平的两个方向上的磁场强度。这两个方向是相互垂直的，可以设置为SoC芯片长边方向(X方向)和SoC芯片的短边方向(Y方向)。频谱分析仪420是双通道的频谱分析仪420，或者两个单通道的频谱分析仪420，用于对双方向的磁场扫描探头探测的两个磁场强度信号(Hx和Hy)分别进行频谱分析，并发送各预设扫描点的X方向的频谱信息和Y方向的频谱信息至计算机430。
计算机430分别接收各预设扫描点的X方向的频谱信息和Y方向的频谱信息。计算机430根据各预设扫描点的X方向的频谱信息和各预设扫描点的位置信息生成第一电磁辐射图像，根据各预设扫描点的Y方向的频谱信息和各预设扫描点的位置信息生成第二电磁辐射图像；并分别识别第一电磁辐射图像和第二电磁辐射图像上的处理核心，得到第一核数检测数据和第二核数检测数据；将第一核数检测数据和第二核数检测数据中数值较大的那个确定为核数检测数据。当核数检测数据等于预设标准核数数据时，SoC芯片的核数合格。
当计算机430不能正常识别第一电磁辐射图像和/或第二电磁辐射图像中的处理核心时，对第一电磁辐射图像和/或第二电磁辐射图像进行图像增强处理，对处理后的第一电磁辐射图像和/或第二电磁辐射图像进行处理核心的识别。
当计算机430生成第一电磁辐射图像后，分别抽取第一电磁辐射图像中同一频率数据上对应功率数据大于预设功率的预设扫描点作为第一电磁辐射图像的主频检测扫描点，根据第一电磁辐射图像的各主频检测扫描点的多组频率数据及对应的多组功率数据，得到第一电磁辐射图像的各主频检测扫描点的主频检测数据。当计算机430生成第二电磁辐射图像后，对第二电磁辐射图像进行上述相同的步骤，得到第二幅电磁辐射图像的各主频检测扫描点的主频检测数据。若第一电磁辐射图像的各主频检测扫描点的主频检测数据和第二幅电磁辐射图像的各主频检测扫描点的主频检测数据都大于预设标准主频数据，则SoC芯片的主频合格。
在一个实施例中，近场电磁扫描仪还包括存储器，存储器与控制器连接，用于存储计算机430发来的SoC芯片上各预设扫描点的位置信息。
本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：
获取SoC芯片上各预设扫描点的频谱信息。
根据各预设扫描点的频谱信息和各预设扫描点的位置信息生成电磁辐射图像。
识别电磁辐射图像中的处理核心，得到核数检测数据。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本发明所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种SoC芯片核数检测方法，其特征在于，包括步骤：
获取SoC芯片上各预设扫描点的频谱信息,所述频谱信息代表所述扫描点的电磁辐射的强度；
根据所述各预设扫描点的频谱信息和所述各预设扫描点的位置信息生成电磁辐射图像，所述电磁辐射图像是能够体现SoC芯片上的电磁场强度分布情况的图像；
识别所述电磁辐射图像中的处理核心，得到核数检测数据。
2.根据权利要求1所述的SoC芯片核数检测方法，其特征在于，所述获取SoC芯片上各预设扫描点的频谱信息的步骤包括：
发送所述SoC芯片上各预设扫描点的位置信息至近场电磁扫描仪，所述各预设扫描点的位置信息用于指示所述近场电磁扫描仪对工作的SoC芯片逐点扫描并发送各预设扫描点的电磁辐射信号至频谱分析仪；
接收所述频谱分析仪对所述各预设扫描点的电磁辐射信号进行分析得到的各预设扫描点的频谱信息。
3.根据权利要求2所述的SoC芯片核数检测方法，其特征在于，每个所述预设扫描点的频谱信息包括多组频率数据及对应的多组功率数据；所述根据所述各预设扫描点的频谱信息和各所述预设扫描点的位置信息生成电磁辐射图像的步骤包括：
抽取所述各预设扫描点的频率数据等于预设频率时对应的功率数据，作为各预设扫描点的第一功率数据；
根据所述各预设扫描点的第一功率数据和所述各预设扫描点的位置信息，生成电磁辐射图像。
4.根据权利要求1至3任意一项所述的SoC芯片核数检测方法，其特征在于，所述识别所述电磁辐射图像中的处理核心的步骤还包括：
当不能正常识别所述电磁辐射图像中的处理核心时，对所述电磁辐射图像进行图像增强处理，对处理后的电磁辐射图像进行处理核心的识别。
5.根据权利要求1至3任意一项所述的SoC芯片核数检测方法，其特征在于，在所述识别所述电磁辐射图像中的处理核心，得到核数检测数据的步骤之后，还包括：
根据所述核数检测数据与预设标准核数数据，验证所述SoC芯片的核数是否合格。
6.根据权利要求3所述的SoC芯片核数检测方法，其特征在于，所述根据所述各预设扫描点的第一功率数据和所述各预设扫描点的位置信息，生成电磁辐射图像的步骤之后，还包括：
抽取所述第一功率数据大于预设功率的预设扫描点，作为主频检测扫描点；
根据所述主频检测扫描点的多组频率数据及对应的多组功率数据，得到所述主频检测扫描点的主频检测数据；
根据所述主频检测扫描点的主频检测数据和预设标准主频数据，验证所述SoC芯片的主频是否合格。
7.根据权利要求6所述的SoC芯片核数检测方法，其特征在于，所述根据所述主频检测扫描点的多组频率数据及对应的多组功率数据，得到所述主频检测扫描点的主频检测数据的步骤包括：
根据所述主频检测扫描点的多个功率数据，得到所述主频检测扫描点的最大功率数据；
确定所述最大功率数据对应的频率数据为所述主频检测扫描点的主频检测数据。
8.一种SoC芯片核数检测系统装置，其特征在于，包括：
频谱信息获取模块，用于获取SoC芯片上各预设扫描点的频谱信息,所述频谱信息代表所述扫描点的电磁辐射的强度；
图像生成模块，用于根据所述各预设扫描点的频谱信息和所述各预设扫描点的位置信息生成电磁辐射图像，所述电磁辐射图像是能够体现SoC芯片上的电磁场强度分布情况的图像；
核数检测数据获取模块，用于识别所述电磁辐射图像中的处理核心，得到核数检测数据。
9.一种SoC芯片核数检测系统，其特征包括：近场电磁扫描仪、频谱分析仪以及计算机；
所述近场电磁扫描仪，用于接收所述计算机发送的SoC芯片上各预设扫描点的位置信息，根据所述各预设扫描点的位置信息对工作的SoC芯片进行逐点扫描，发送扫描得到的各预设扫描点的电磁辐射信号至所述频谱分析仪；
所述频谱分析仪，用于接收所述近场电磁扫描仪发送的所述各预设扫描点的电磁辐射信号，对所述各预设扫描点的电磁辐射信号进行分析，并将分析得到的各预设扫描点的电磁辐射信号发送至所述计算机；
所述计算机，用于接收所述频谱分析仪发送的所述各预设扫描点的频谱信息,所述频谱信息代表所述扫描点的电磁辐射的强度，根据所述各预设扫描点的频谱信息和所述各预设扫描点的位置信息生成电磁辐射图像，所述电磁辐射图像是能够体现SoC芯片上的电磁场强度分布情况的图像，识别所述电磁辐射图像中的处理核心，得到核数检测数据。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至7中任一项所述的方法的步骤。
CN201810260752.XA 2018-03-27 2018-03-27 SoC芯片核数检测方法、装置、系统及存储介质 Active CN108763011B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810260752.XA CN108763011B (zh) 2018-03-27 2018-03-27 SoC芯片核数检测方法、装置、系统及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810260752.XA CN108763011B (zh) 2018-03-27 2018-03-27 SoC芯片核数检测方法、装置、系统及存储介质

Publications (2)

Publication Number Publication Date
CN108763011A CN108763011A (zh) 2018-11-06
CN108763011B true CN108763011B (zh) 2021-09-07

Family

ID=63980437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810260752.XA Active CN108763011B (zh) 2018-03-27 2018-03-27 SoC芯片核数检测方法、装置、系统及存储介质

Country Status (1)

Country Link
CN (1) CN108763011B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117310452B (zh) * 2023-11-29 2024-03-26 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 电磁信号泄露的确定方法、装置、计算机设备和存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101231319A (zh) * 2008-02-21 2008-07-30 中兴通讯股份有限公司 一种电磁干扰扫描装置及方法
CN103226462A (zh) * 2012-01-31 2013-07-31 Lg电子株式会社 移动终端及其控制方法以及其记录介质
CN104981786A (zh) * 2013-03-05 2015-10-14 国际商业机器公司 在多核芯片中为母核预取
CN105320555A (zh) * 2014-06-17 2016-02-10 腾讯科技（深圳）有限公司 在终端上执行任务的方法及装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8681000B2 (en) * 2003-04-09 2014-03-25 Visible Assets, Inc. Low frequency inductive tagging for lifecycle management
CN102565546A (zh) * 2010-12-17 2012-07-11 上海无线电设备研究所 一种电磁辐射扫描定位方法
US8930676B2 (en) * 2010-12-22 2015-01-06 Via Technologies, Inc. Master core discovering enabled cores in microprocessor comprising plural multi-core dies
US9600431B2 (en) * 2012-10-22 2017-03-21 Intel Corporation High performance interconnect physical layer
US10025686B2 (en) * 2012-10-30 2018-07-17 Intel Corporation Generating and communicating platform event digests from a processor of a system
KR102161689B1 (ko) * 2013-12-10 2020-10-05 삼성전자 주식회사 L2 캐시 특성을 조절할 수 있는 멀티-코어 cpu 시스템, 이의 동작 방법, 및 이를 포함하는 장치들
CN105045763B (zh) * 2015-07-14 2018-07-13 北京航空航天大学 一种基于fpga+多核dsp的pd雷达信号处理系统及其并行实现方法
CN105786566A (zh) * 2016-02-26 2016-07-20 深圳市创想天空科技股份有限公司 模拟器的cpu核数调整方法及系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101231319A (zh) * 2008-02-21 2008-07-30 中兴通讯股份有限公司 一种电磁干扰扫描装置及方法
CN103226462A (zh) * 2012-01-31 2013-07-31 Lg电子株式会社 移动终端及其控制方法以及其记录介质
CN104981786A (zh) * 2013-03-05 2015-10-14 国际商业机器公司 在多核芯片中为母核预取
CN105320555A (zh) * 2014-06-17 2016-02-10 腾讯科技（深圳）有限公司 在终端上执行任务的方法及装置

Also Published As

Publication number Publication date
CN108763011A (zh) 2018-11-06

Similar Documents

Publication Publication Date Title
US20020194511A1 (en) Apparatus and method for central processing unit power measurement in a digital signal processor
CN106298569B (zh) 一种图像芯片的量产测试方法及装置
CN103021897A (zh) 半导体器件电性失效的检测方法
CN112526319B (zh) 芯片测试方法、装置、处理器芯片及服务器
CN112836530B (zh) 扫描枪的检测方法、装置、设备及介质
CN111257672A (zh) 线损点检方法、装置、计算机设备和存储介质
CN108763011B (zh) SoC芯片核数检测方法、装置、系统及存储介质
CN114200362A (zh) 基于nv色心的芯片磁场检测方法及装置
CN116994641A (zh) 一种半导体老化测试方法及其系统
CN116223962A (zh) 线束电磁兼容性预测方法、装置、设备及介质
JP3520087B2 (ja) 空間的濾波方法および手段
CN113405493B (zh) 确定三维信息
CN103336739B (zh) 软件测试方法及平台
CN103309807B (zh) 程序测试方法及平台
US9723578B2 (en) Random telegraph signal identification and measurement
CN112526220A (zh) 测试装置、方法、计算机设备和存储介质
CN116008779A (zh) 集成电路检测方法、装置、设备、存储介质和程序产品
CN113392033B (zh) 一种确定被动iast测试api覆盖率的方法及装置
CN113835016A (zh) Ddr芯片极限性能测试方法、测试装置、设备及存储介质
CN106886800B (zh) 漏电流故障的定位装置及方法
CN112363922B (zh) 一种测试用例生成方法及其相关设备
US11449979B2 (en) Measuring a pattern
CN110220882B (zh) 样品检测方法、设备、计算设备及计算机存储介质
US11639959B2 (en) Defect localization in embedded memory
CN117271251A (zh) 监测数据的分析方法及相关设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 511300 No.78, west of Zhucun Avenue, Zhucun street, Zengcheng District, Guangzhou City, Guangdong Province

Applicant after: CHINA ELECTRONIC PRODUCT RELIABILITY AND ENVIRONMENTAL TESTING RESEARCH INSTITUTE ((THE FIFTH ELECTRONIC RESEARCH INSTITUTE OF MIIT)(CEPREI LABORATORY))

Address before: 510610 No. 110 Zhuang Road, Tianhe District, Guangdong, Guangzhou, Dongguan

Applicant before: CHINA ELECTRONIC PRODUCT RELIABILITY AND ENVIRONMENTAL TESTING RESEARCH INSTITUTE ((THE FIFTH ELECTRONIC RESEARCH INSTITUTE OF MIIT)(CEPREI LABORATORY))

GR01 Patent grant
GR01 Patent grant