CN108762972A - 带脉冲检测的智能硬件看门狗电路 - Google Patents

Abstract

本发明公开了一种带脉冲检测的智能硬件看门狗电路，包括开机延时控制电路、脉冲检测电路、延时关机自动重起电路和功率MOS管开/关电路，通过开机延时控制电路提供了开机上电延时检测功能，以保证硬件系统在上电后有足够的时间进入到稳定状态。通过脉冲检测电路实时检测硬件系统发出的脉冲信号，以脉冲信号作为硬件系统是否正常工作的判断依据，可以确定是否需要重新复位硬件系统，保证硬件系统的可靠运行。通过延时关机自动重起电路连接于脉冲检测电路及功率MOS管开/关电路之间，实现了关断延时、报警及重新复位功能，采用功率MOS管开/关电路控制硬件系统的主控芯片供电的通断，保证了硬件看门狗自身的可靠性。

Description

带脉冲检测的智能硬件看门狗电路

技术领域

本发明涉及电力电子领域，具体来说涉及一种带脉冲检测的智能硬件看门狗电路。

背景技术

随着电子技术的发展，产品的集成度越来越高，越来越多的智能芯片及各种电子电路构成复杂的电子产品，广泛应用于人们的生活、工作领域，但系统在工作时经常会受智能芯片潜在的程序BUG和各个恶劣环境干扰：如温度、湿度、灰尘、外界电磁场的干扰等，导致整个系统无法正常工作，发生不可预料的后果，造成重大经济损失。

目前，现有的硬件看门狗电路基本都在主控芯片普通I/O口与复位引脚之间串入专用硬件看门狗芯片，通过检测信号电平是否翻转，将主控芯片复位引脚置高或置低来实现，其缺点是功能单一；对主控芯片的I/O口高低电平变化时间有较高要求，通常只能检测方波或矩形波；通过对主控芯片复位引脚置高或置低的复位方式，不能百分之百解决系统死机状况。

发明内容

为了解决上述技术问题，本发明提出一种带脉冲检测的智能硬件看门狗电路，通过实时检测单片机或其它硬件电路的脉冲信号，以该脉冲信号来作为系统是否正常工作的判断依据，确定是否重新复位系统，以此保证系统的可靠运行，提高了系统的可靠性。

本发明的技术方案是这样实现的：

一种带脉冲检测的智能硬件看门狗电路，包括开机延时控制电路、脉冲检测电路、延时关机自动重起电路和功率MOS管开/关电路，所述开机延时控制电路的输出端与所述脉冲检测电路的控制端相连接，所述脉冲检测电路的输入端与硬件系统的脉冲信号输出端相连接，所述脉冲检测电路的输出端与所述延时关机自动重起电路的输入端相连接，所述延时关机自动重起电路的输出端与所述功率MOS管开/关电路的输入端相连接，所述功率MOS管开/关电路的输出端与硬件系统的供电端相连接，且所述功率MOS管开/关电路的输出端与所述开机延时控制电路的输入端相连接。

进一步的，所述开机延时控制电路包括第二电阻R2、第三电阻R3、第四电阻R4、第六电阻R6、第一电容C1、第二电容C2、第三电容C3、第二MOS管Q2、第一比较器U1、第一二极管D1；所述第二电阻的一端作为所述开机延时控制电路的输入端与所述功率MOS管开/关电路的输出端的相连接，所述第二电阻的另一端与所述第二电容的一端及所述第一比较器的反相输入端相连接，所述三电阻的一端与所述第六电阻的一端及所述第一比较器的同相输入端相连接，所述第一比较器的输出端与所述第四电阻的一端、所述第三电容的一端及所述第二MOS管的栅极相连接，所述第二电容的另一端、所述第六电阻的另一端、所述第一比较器的负电源端、所述第三电容的另一端、所述第二MOS管的源极及所述第一电容的一端接地；所述第三电阻的另一端、所述第一比较器的正电源端、所述第四电阻的另一端及所述第一电容的另一端接供电电源，所述第一二极管与所述第二电阻并联，所述第二MOS管的漏极作为所述开机延时控制电路的输出端与所述脉冲检测电路的控制端相连接。

进一步的，所述功率MOS管开/关电路包括第一电阻、第五电阻、三极管、第一MOS管和第三MOS管，所述第一MOS管为P沟道功率MOS管，所述第一MOS管的漏极作为所述功率MOS管开/关电路的输出端与硬件系统的供电端及所述开机延时控制电路的输入端相连接，所述第一MOS管的栅极与所述三极管的集电极及所述第一电阻的一端相连接，所述第一MOS管的源极与所述第一电阻的另一端、所述第五电阻的一端及供电电源相连接，所述第五电阻的另一端与所述第三MOS管的漏极及所述三极管的基极相连接，所述第三MOS管的源极及所述三极管的发射极接地，所述第三MOS管的栅极作为所述功率MOS管开/关电路的输入端与所述延时关机自动重起电路的输出端相连接。

进一步的，所述脉冲检测电路包括第十电阻、第十一电阻、第十二电阻、第十四电阻、第十六电阻、第十七电阻、第五电容、第六电容、第七电容、第八电容、第九电容、第十电容、单稳态触发器、第四MOS管、第五MOS管；所述第十七电阻的一端作为所述脉冲检测电路的输入端与硬件系统的脉冲信号输出端相连接，且所述第十七电阻该端与所述第六电容的一端相连接，所述第六电容的另一端与所述第十六电阻的一端相连接，所述第十六电阻的另一端与所述第五MOS管的栅极相连接，所述第五MOS管的漏极与所述第十二电阻的一端、所述第八电容的一端及所述单稳态触发器的外部低电平信号触发端相连接，且所述单稳态触发器的外部低电平信号触发端作为所述脉冲检测电路的控制端与所述开机延时控制电路的输出端相连接，所述单稳态触发器的输出端与所述第十四电阻的一端相连接，所述第十四电阻的另一端与第四MOS管的栅极相连接，所述第四MOS管的源极、所述第七电容的一端、所述第十电阻的一端、所述单稳态触发器的接地端、所述第九电容的一端、所述第八电容的另一端、所述第五MOS管的源极、所述第十七电阻的另一端及所述第五电容的一端接地，所述第十二电阻的另一端、所述第十电阻的一端、所述单稳态触发器的电源端及复位输入端、所述第五电容的另一端、所述第十一电阻的一端接供电电源，所述第十电阻的另一端与所述单稳态触发器的高电平触发端及放电端、所述第九电容的另一端相连接，所述第十电容的另一端与所述单稳态触发器的电压控制端相连接，所述第十一电阻的另一端与第四MOS管的漏极及所述第七电容的另一端相连接，且第七电容的另一端作为所述脉冲检测电路的输出端与所述延时关机自动重起电路的输入端相连接。

进一步的，所述延时关机自动重起电路包括第七电阻、第八电阻、第九电阻、第十三电阻、第十五电阻、第十八电阻、第四电容、第十一电容、蜂鸣器、第二二极管、第三二极管、第二比较器和第三比较器；所述第十三电阻的一端作为所述延时关机自动重起电路的输入端与所述脉冲检测电路的输出端相连接，所述第十三电阻的另一端与所述第二二极管的正极、所述第十一电容的一端、所述第三比较器的同相输入端及所述第二比较器的反相输入端相连接，所述第七电阻的一端与所述第十五电阻的一端及所述第二比较器的同相输入端相连接，所述第十五电阻的另一端与所述第十八电阻的一端及所述第三比较器的反相输入端相连接，所述第二比较器的输出端与第八电阻的一端、所述第三比较器的输出端及所述第六MOS管的栅极相连接，所述第六MOS管的漏极与第三二极管的正极及所述蜂鸣器的负极相连接，所述蜂鸣器的正极与所述九电阻的一端相连接，所述第九电阻的另一端、所述第三二极管的负极、所述第八电阻的另一端、所述第四电容的一端、所述第二比较器的正电源端、所述第三比较器的正电源端、所述第七电阻的另一端接供电电源，所述第十一电容的另一端、所述第十八电阻的另一端、所述第二比较器的负电源端、所述第三比较器的负电源端、所述第六MOS管的源极、所述第四电容的另一端接地，所述第二二极管的负极接硬件系统负载，所述第二比较器的输出端或所述第三比较器的输出端作为所述延时关机自动重起电路的输出端与所述功率MOS管开/关电路的输入端相连接。

本发明的有益效果是：本发明提供一种带脉冲检测的智能硬件看门狗电路，包括开机延时控制电路、脉冲检测电路、延时关机自动重起电路和功率MOS管开/关电路，在开机时，通过开机延时控制电路控制脉冲检测电阻延时进入工作状态，使无论输入信号为何种状态，功率MOS管开/关电路都处于导通状态，从而提供了开机上电延时检测功能，以保证硬件系统(ARM内核的芯片)在上电后有足够的时间进入到稳定状态，保证硬件系统工作稳定后，再开始检测输入信号，保证了智能硬件看门狗电路自身的可靠性。通过脉冲检测电路实时检测硬件系统(单片机或其它硬件电子电路)发出的脉冲信号，以脉冲信号作为硬件系统是否正常工作的判断依据，可以确定是否需要重新复位硬件系统，保证硬件系统的可靠运行。因此，本发明带脉冲检测的智能硬件看门狗电路可以适用于所有发出脉冲信号的产品，适用范围广、适用性强，且可以无缝对接各种硬件系统，改造成本低。通过延时关机自动重起电路连接于脉冲检测电路及功率MOS管开/关电路之间，实现了功率MOS管开/关电路的关断延时、报警及重新复位功能，比如，使功率MOS管开/关电路在经过几秒关断延时之后，再重新恢复给硬件系统的主控芯片供电，以保证电路电容的电荷能完全放掉，避免再次开机上电时，开机延时的时间不会因为电路电容有余电而造成延时时间过短，进而保证给硬件系统的主控芯片复位的效果，提高系统的可靠性，实现系统的可靠运行。采用功率MOS管开/关电路控制硬件系统的主控芯片供电的通断，即便是给较高功耗的硬件系统的主控芯片供电，功率MOS管开/关电路自身的功率损耗也非常小，从而保证了硬件看门狗自身的可靠性。因此，本发明硬件系统死机复位效果彻底，硬件成本低，抗干扰能力强，可有效解决各种干扰引起程序跑飞故障，提高了系统整体的可靠性，尤其适用于各种工业、通信、控制、电力电子等领域的无人值守环境。

附图说明

图1为本发明带脉冲检测的智能硬件看门狗电路的原理框图；

图2为本发明带脉冲检测的智能硬件看门狗电路的电路图；

图3为本发明带脉冲检测的智能硬件看门狗电路的工作时序图。

具体实施方式

为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明，其目的仅在于更好理解本发明的内容而非限制本发明的保护范围。本实施例中硬件系统包括但不限于单片机或其它智能芯片电子电路。

如图1和图2所示，一种带脉冲检测的智能硬件看门狗电路，包括开机延时控制电路、脉冲检测电路、延时关机自动重起电路和功率MOS管开/关电路，所述开机延时控制电路的输出端与所述脉冲检测电路的控制端相连接，所述脉冲检测电路的输入端与硬件系统的脉冲信号输出端相连接，所述脉冲检测电路的输出端与所述延时关机自动重起电路的输入端相连接，所述延时关机自动重起电路的输出端与所述功率MOS管开/关电路的输入端相连接，所述功率MOS管开/关电路的输出端与硬件系统的供电端相连接，且所述功率MOS管开/关电路的输出端与所述开机延时控制电路的输入端相连接。

优选的，所述开机延时控制电路包括第二电阻R2、第三电阻R3、第四电阻R4、第六电阻R6、第一电容C1、第二电容C2、第三电容C3、N沟道第二MOS管Q2、第一比较器U1、第一二极管D1；所述第二电阻的一端作为所述开机延时控制电路的输入端与所述功率MOS管开/关电路的输出端的相连接，所述第二电阻的另一端与所述第二电容的一端及所述第一比较器的反相输入端相连接，所述三电阻的一端与所述第六电阻的一端及所述第一比较器的同相输入端相连接，所述第一比较器的输出端与所述第四电阻的一端、所述第三电容的一端及所述第二MOS管的栅极相连接，所述第二电容的另一端、所述第六电阻的另一端、所述第一比较器的负电源端、所述第三电容的另一端、所述第二MOS管的源极及所述第一电容的一端接地；所述第三电阻的另一端、所述第一比较器的正电源端、所述第四电阻的另一端及所述第一电容的另一端接供电电源(+5V-IN)，所述第一二极管与所述第二电阻并联，所述第二MOS管的漏极作为所述开机延时控制电路的输出端与所述脉冲检测电路的控制端相连接。

上述开机延时控制电路的工作原理为：第一电容C1为第一比较器U1A的供电电源滤波电容，第二电阻R2与第二电容C2组成积分电路，由于第二电阻与功率MOS管开/关电路的输出端相连接，在功率MOS管开/关电路导通供电时，第二电阻R2上流过电流并给第二电容(电解电容)C2充电，同时，由于第二电阻R2接至第一比较器U1A的反相输入端，第三电阻R3与第六电阻R6将供电电源输入的+5V_IN分压，提供参考电压至第一比较器U1A的同相输入端，因此，充电初始，第一比较器U1A的反相输入端电压低于同相输入端电压，第一比较器U1A的输出电压将为高电平，N沟道的第二MOS管Q2的Vgs电压为+5V，第二MOS管Q2导通，第二MOS管的漏极电压(TR/H)为0V，此时不管输入信号为何种状态，功率第一MOS管Q1一直持续导通；当第二电容C2的电压被慢慢充电，第一比较器U1A的反相输入端电压将高于同相输入端电压，此时，第一比较器U1A的输出电压为低电平，N沟道第二MOS管Q2的Vgs电压为0V，第二MOS管Q2关断，第二MOS管的漏极电压TR/H将不再一直为0V,由于第二MOS管的漏极电压与脉冲检测电路的控制端相连接，此时，漏极电压TR/H将会受输入信号当前状态影响，也就是说脉冲检测电路才开始处于有效工作状态。因此，通过开机延时控制电路可控制脉冲检测电阻延时进入工作状态，使无论输入信号为何种状态，功率MOS管开/关电路都处于导通状态，从而提供了开机上电延时检测功能，以保证硬件系统(ARM内核的芯片)在上电后有足够的时间进入到稳定状态，保证硬件系统工作稳定后，再开始检测输入信号，保证了智能硬件看门狗电路自身的可靠性。

上述开机延时控制电路中，第四电阻R4为第一比较器U1A的输出上拉电阻，第三电容C3为第一比较器U1A的输出延时电容，第一二极管D1与第二电阻R2并联，用于在功率第一MOS管Q1关断时，将第二电容C2上的能量将迅速释放掉。

优选的，所述功率MOS管开/关电路包括第一电阻R1、第五电阻R5、三极管Q3、第一MOS管Q1和N沟道第三MOS管Q4，所述第一MOS管为P沟道功率MOS管，所述第一MOS管的漏极作为所述功率MOS管开/关电路的输出端与硬件系统的供电端及所述开机延时控制电路的输入端相连接，所述第一MOS管的栅极与所述三极管的集电极及所述第一电阻的一端相连接，所述第一MOS管的源极与所述第一电阻的另一端、所述第五电阻的一端及供电电源(+5V-IN)相连接，所述第五电阻的另一端与所述第三MOS管的漏极及所述三极管的基极相连接，所述第三MOS管的源极及所述三极管的发射极接地，所述第三MOS管的栅极作为所述功率MOS管开/关电路的输入端与所述延时关机自动重起电路的输出端相连接。

上述功率MOS管开/关电路的工作原理为：当第一次通电输入+5V-IN时，功率第一MOS管Q1导通，即功率MOS管开/关电路开通，给硬件系统及其它的电路供电。初始时，供电电源电压+5V_IN输入，由于开机延时控制电路控制脉冲检测电路及延时关机自动重起电路不工作，N沟道第三MOS管的栅极的驱动电压ON/OFF为0V，+5V_IN通过第五电阻R5给NPN三极管Q3的基极提供+5V高电平正向偏置电压，NPN三极管Q3导通，P沟道第一MOS管Q1的栅极被拉低至低电平0V,P沟道第一MOS管Q1导通，输出电压+5V_OUT＝+5V_IN；当开机延时过后，脉冲检测电路及延时关机自动重起电路开始有效工作，驱动电压ON/OFF不在保持为0V，当ON/OFF为高电平(5V)时，N沟道第三MOS管Q4将导道，NPN三极管Q3的基极将被拉低至0V，NPN三极管Q3截止，P沟道第一MOS管Q1的栅极通过第一电阻R1拉至高电平5V，P沟道第一MOS管Q1关断。因此，通过控制N沟道第三MOS管的栅极的驱动电压ON/OFF，即可实现功率MOS管开/关电路的通断功能，本发明采用功率MOS管开/关电路控制硬件系统的主控芯片供电的通断，即便是给较高功耗的硬件系统的主控芯片供电，功率MOS管开/关电路自身的功率损耗也非常小，从而保证了硬件看门狗自身的可靠性。

优选的，所述脉冲检测电路包括第十电阻R10、第十一电阻R11、第十二电阻R12、第十四电阻R14、第十六电阻R16、第十七电阻R17、第五电容C5、第六电容C6、第七电容C7、第八电容C8、第九电容C9、第十电容C10、单稳态触发器U2、N沟道第四MOS管Q5、N沟道第五MOS管Q6；所述第十七电阻的一端作为所述脉冲检测电路的输入端与硬件系统的脉冲信号输出端相连接，且所述第十七电阻该端与所述第六电容的一端相连接，所述第六电容的另一端与所述第十六电阻的一端相连接，所述第十六电阻的另一端与所述第五MOS管的栅极相连接，所述第五MOS管的漏极与所述第十二电阻的一端、所述第八电容的一端及所述单稳态触发器的外部低电平信号触发端(TRIG，2脚)相连接，且所述单稳态触发器的外部低电平信号触发端作为所述脉冲检测电路的控制端与所述开机延时控制电路的输出端相连接，所述单稳态触发器的输出端(OUT，3脚)与所述第十四电阻的一端相连接，所述第十四电阻的另一端与第四MOS管的栅极相连接，所述第四MOS管的源极、所述第七电容的一端、所述第十电阻的一端、所述单稳态触发器的接地端(GND，1脚)、所述第九电容的一端、所述第八电容的另一端、所述第五MOS管的源极、所述第十七电阻的另一端及所述第五电容的一端接地，所述第十二电阻的另一端、所述第十电阻的一端、所述单稳态触发器的电源端(VDD，8脚)及复位输入端(RST，4脚)、所述第五电容的另一端、所述第十一电阻的一端接供电电源，所述第十电阻的另一端与所述单稳态触发器的高电平触发端(THRES，6脚)及放电端(DISCH，7脚)、所述第九电容的另一端相连接，所述第十电容的另一端与所述单稳态触发器的电压控制端(CONT，5脚)相连接，所述第十一电阻的另一端与第四MOS管的漏极及所述第七电容的另一端相连接，且第七电容的另一端作为所述脉冲检测电路的输出端与所述延时关机自动重起电路的输入端相连接。

上述脉冲检测电路的工作原理为：

第五电容C5为单稳态触发器U2的供电电源滤波电容，可避免输入信号引线的天线效应引入脉冲杂散信号，使脉冲检测电路误以为有脉冲信号输入，第十七电阻R17在电路中起到吸收干扰信号的作用；第七电容C7作为所述脉冲检测电路的输出端输出OUT1。当输入信号为正弦波、方波、矩形波、三角波、锯齿波等脉冲信号时，根据电容通交隔直的特性，输入信号经第十七电阻R17、第六电容C6、第十六电阻R16后，在第五MOS管Q6的栅极将产生脉冲驱动信号使第五MOS管Q6导通，此时第二MOS管的漏极电压TR/H被拉至低电平，单稳态触发器U2输出高电平，单稳态触发器U2的输出通过第十四电阻R14驱动第四MOS管Q5，将第四MOS管Q5导通，使OUT1输出为低电平；如果输入信号为高电平或低电平，根据电容通交隔直的特性，第五MOS管Q6的栅级电压为0V，第五MOS管Q6关断，TR/H一直为高电平，单稳态触发器U2输出低电平，第四MOS管Q5关断，OUT1输出为高电平。因此，通过上述脉冲检测电路的OUT1输出低电平还是高电平，可以判断输入信号是否为脉冲信号，从而可以实时检测硬件系统(单片机或其它硬件电子电路)是否发出脉冲信号，以脉冲信号作为硬件系统是否正常工作的判断依据，可以确定是否需要重新复位硬件系统，保证硬件系统的可靠运行。

优选的，所述延时关机自动重起电路包括第七电阻R7、第八电阻R8、第九电阻R9、第十三电阻R13、第十五电阻R15、第十八电阻R18、第四电容C4、第十一电容C11、蜂鸣器BZ1、第二二极管D2、第三二极管D3、第二比较器U3A和第三比较器U3B；所述第十三电阻的一端作为所述延时关机自动重起电路的输入端与所述脉冲检测电路的输出端相连接，所述第十三电阻的另一端与所述第二二极管的正极、所述第十一电容的一端、所述第三比较器的同相输入端及所述第二比较器的反相输入端相连接，所述第七电阻的一端与所述第十五电阻的一端及所述第二比较器的同相输入端相连接，所述第十五电阻的另一端与所述第十八电阻的一端及所述第三比较器的反相输入端相连接，所述第二比较器的输出端与第八电阻的一端、所述第三比较器的输出端及所述第六MOS管的栅极相连接，所述第六MOS管的漏极与第三二极管的正极及所述蜂鸣器的负极相连接，所述蜂鸣器的正极与所述九电阻的一端相连接，所述第九电阻的另一端、所述第三二极管的负极、所述第八电阻的另一端、所述第四电容的一端、所述第二比较器的正电源端、所述第三比较器的正电源端、所述第七电阻的另一端接供电电源，所述第十一电容的另一端、所述第十八电阻的另一端、所述第二比较器的负电源端、所述第三比较器的负电源端、所述第六MOS管的源极、所述第四电容的另一端接地，所述第二二极管的负极接硬件系统负载，所述第二比较器的输出端或所述第三比较器的输出端作为所述延时关机自动重起电路的输出端与所述功率MOS管开/关电路的输入端相连接。

上述延时关机自动重起电路的工作原理为：第二比较器U3A与第三比较器U3B共同组合成一个窗口比较器U3电路，第二比较器U3A的同相输入端为VH，第三比较器U3B的反相输入端为VL，第二比较器U3A的反相输入端与第三比较器U3B的同相输入端连在一起为VO，第七电阻R7、第十五电阻R15、第十八电阻R18经串联分压后为窗口比较器U3提供门限参考电平VH、VL,第八电阻R8为窗口比较器U3的输出上拉电阻。当脉冲检测电路的OUT1输出为高电平时，经第十三电阻R13给第十一电容C11缓慢充电，VO电平缓慢上升。当VO<VL，第三比较器U3B输出低电平；当VO>VH时，第二比较器U3A输出低电平；第二比较器U3A或第三比较器U3B输出为低电平，与第二比较器U3A的输出端或第三比较器U3B的输出端连接的第三MOS管Q4和第六MOS管Q7将关断，只有当VL<VO<VH时，窗口比较器U3输出端ON/OFF为高电平，且高电平持续时间约等于VO电压从VL值上升至VH值的时间，在窗口比较器U3输出高电平期间，第三MOS管Q4和第六MOS管Q7将导通，由功率MOS管开/关电路可知，第三MOS管Q4导通时，功率第一MOS管将关断，即功率MOS管开/关电路停止为硬件系统的主控芯片供电，而关断的时间就取决于VO从VL电平上升VH的时间。比如，使功率MOS管开/关电路在经过几秒关断延时之后，再重新恢复给硬件系统的主控芯片供电，可以保证电路电容的电荷能完全放掉，避免再次开机上电时，开机延时的时间不会因为电路电容有余电而造成延时时间过短，进而保证给硬件系统的主控芯片复位的效果，提高系统的可靠性，实现系统的可靠运行。同时，由第六MOS管Q7控制的蜂鸣器将发出警报，比如蜂鸣器BZ1发出“嘀”长响报警提示关机。在延时关机后，VO>VH，此时窗口比较器U3输出高电平结束，ON/OFF为低电平，第三MOS管Q4和第六MOS管Q7关断，三极管Q3关断，功率第一MOS管Q1又将导通，即重新复位硬件系统，重复上述的功能。

上述延时关机自动重起电路中，第十一电容C11是关断延时的电容，与第十三电阻R13组成RC延时，如果想把关断的时间延长或缩短一些，可以通过适当调节第十一电容C11和第十三电阻R13获得需要的关断延时时间，当功率第一MOS管Q1关断期间，通过第二二极管D2将第十一电容C11储存的能量快速通过硬件系统所接的负载放掉。

参见图3，图3是本发明带脉冲检测的智能硬件看门狗电路工作时序图，时间单位为秒(s)：其中，Td是硬件上电时的延时时间；在该时间内，无论输入脉冲为什么状态，脉冲检测电路输出OUT1始终为低电平；To是输入信号为高或低电平时对应的脉冲检测电路输出OUT1始终为高电平的时间；Ts是控制功率MOS管开/关电路关断的时间；Toff是对应的+5V_OUT输出关断时间；由此可知，在延时期间，脉冲检测路、延时关机自动重起电路不起作用，即无论输入脉冲为何种状态，功率MOS管功率开/关电路都处于导通状态。当延时结束过后，脉冲检测电路起作用，此时，输入信号如果为高电平或低电平，脉冲检测电路输出低电平，延时关机自动重起电路起作用，窗口比较器输出脉宽为5秒的正脉冲信号，功率第一MOS管关断5秒钟，5秒钟后功率第一MOS管又自动开通。如果输入信号为脉冲信号，脉冲检测电路识别出该输入信号为正常工作信号(此信号可以由单片机或硬件电路提供)，即硬件系统处于稳定运行状态。此时，脉冲检测电路输出低电平，延时关机自动重起电路不起作用，功率开关电路持续打开。

综上，本发明提出一种带脉冲检测的智能硬件看门狗电路，包括开机延时控制电路、脉冲检测电路、延时关机自动重起电路和功率MOS管开/关电路，在开机时，通过开机延时控制电路控制脉冲检测电阻延时进入工作状态，使无论输入信号为何种状态，功率MOS管开/关电路都处于导通状态，从而提供了开机上电延时检测功能，以保证硬件系统(ARM内核的芯片)在上电后有足够的时间进入到稳定状态，保证硬件系统工作稳定后，再开始检测输入信号，保证了智能硬件看门狗电路自身的可靠性。通过脉冲检测电路实时检测硬件系统(单片机或其它硬件电子电路)发出的脉冲信号，以脉冲信号作为硬件系统是否正常工作的判断依据，可以确定是否需要重新复位硬件系统，保证硬件系统的可靠运行。因此，本发明带脉冲检测的智能硬件看门狗电路可以适用于所有发出脉冲信号的产品，适用范围广、适用性强，且可以无缝对接各种硬件系统，改造成本低。通过延时关机自动重起电路连接于脉冲检测电路及功率MOS管开/关电路之间，实现了功率MOS管开/关电路的关断延时、报警及重新复位功能，比如，使功率MOS管开/关电路在经过几秒关断延时之后，再重新恢复给硬件系统的主控芯片供电，以保证电路电容的电荷能完全放掉，避免再次开机上电时，开机延时的时间不会因为电路电容有余电而造成延时时间过短，进而保证给硬件系统的主控芯片复位的效果，提高系统的可靠性，实现系统的可靠运行。采用功率MOS管开/关电路控制硬件系统的主控芯片供电的通断，即便是给较高功耗的硬件系统的主控芯片供电，功率MOS管开/关电路自身的功率损耗也非常小，从而保证了硬件看门狗自身的可靠性。因此，本发明硬件系统死机复位效果彻底，硬件成本低，抗干扰能力强，可有效解决各种干扰引起程序跑飞故障，提高了系统整体的可靠性，尤其适用于各种工业、通信、控制、电力电子等领域的无人值守环境。

以上实施例是参照附图，对本发明的优选实施例进行详细说明，本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本发明的实质的情况下，都落在本发明的保护范围之内。

Claims (5)

1.一种带脉冲检测的智能硬件看门狗电路，其特征在于，包括开机延时控制电路、脉冲检测电路、延时关机自动重起电路和功率MOS管开/关电路，所述开机延时控制电路的输出端与所述脉冲检测电路的控制端相连接，所述脉冲检测电路的输入端与硬件系统的脉冲信号输出端相连接，所述脉冲检测电路的输出端与所述延时关机自动重起电路的输入端相连接，所述延时关机自动重起电路的输出端与所述功率MOS管开/关电路的输入端相连接，所述功率MOS管开/关电路的输出端与硬件系统的供电端相连接，且所述功率MOS管开/关电路的输出端与所述开机延时控制电路的输入端相连接。

2.根据权利要求1所述的带脉冲检测的智能硬件看门狗电路，其特征在于：所述开机延时控制电路包括第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第六电阻(R6)、第一电容(C1)、第二电容(C2)、第三电容(C3)、第二MOS管(Q2)、第一比较器(U1)、第一二极管(D1)；所述第二电阻的一端作为所述开机延时控制电路的输入端与所述功率MOS管开/关电路的输出端的相连接，所述第二电阻的另一端与所述第二电容的一端及所述第一比较器的反相输入端相连接，所述三电阻的一端与所述第六电阻的一端及所述第一比较器的同相输入端相连接，所述第一比较器的输出端与所述第四电阻的一端、所述第三电容的一端及所述第二MOS管的栅极相连接，所述第二电容的另一端、所述第六电阻的另一端、所述第一比较器的负电源端、所述第三电容的另一端、所述第二MOS管的源极及所述第一电容的一端接地；所述第三电阻的另一端、所述第一比较器的正电源端、所述第四电阻的另一端及所述第一电容的另一端接供电电源，所述第一二极管与所述第二电阻并联，所述第二MOS管的漏极作为所述开机延时控制电路的输出端与所述脉冲检测电路的控制端相连接。

3.根据权利要求2所述的带脉冲检测的智能硬件看门狗电路，其特征在于：所述功率MOS管开/关电路包括第一电阻(R1)、第五电阻(R5)、三极管(Q3)、第一MOS管(Q1)和第三MOS管(Q4)，所述第一MOS管为P沟道功率MOS管，所述第一MOS管的漏极作为所述功率MOS管开/关电路的输出端与硬件系统的供电端及所述开机延时控制电路的输入端相连接，所述第一MOS管的栅极与所述三极管的集电极及所述第一电阻的一端相连接，所述第一MOS管的源极与所述第一电阻的另一端、所述第五电阻的一端及供电电源相连接，所述第五电阻的另一端与所述第三MOS管的漏极及所述三极管的基极相连接，所述第三MOS管的源极及所述三极管的发射极接地，所述第三MOS管的栅极作为所述功率MOS管开/关电路的输入端与所述延时关机自动重起电路的输出端相连接。

4.根据权利要求3所述的带脉冲检测的智能硬件看门狗电路，其特征在于：所述脉冲检测电路包括第十电阻(R10)、第十一电阻(R11)、第十二电阻(R12)、第十四电阻(R14)、第十六电阻(R16)、第十七电阻(R17)、第五电容(C5)、第六电容(C6)、第七电容(C7)、第八电容(C8)、第九电容(C9)、第十电容(C10)、单稳态触发器(U2)、第四MOS管(Q5)、第五MOS管(Q6)；所述第十七电阻的一端作为所述脉冲检测电路的输入端与硬件系统的脉冲信号输出端相连接，且所述第十七电阻该端与所述第六电容的一端相连接，所述第六电容的另一端与所述第十六电阻的一端相连接，所述第十六电阻的另一端与所述第五MOS管的栅极相连接，所述第五MOS管的漏极与所述第十二电阻的一端、所述第八电容的一端及所述单稳态触发器的外部低电平信号触发端相连接，且所述单稳态触发器的外部低电平信号触发端作为所述脉冲检测电路的控制端与所述开机延时控制电路的输出端相连接，所述单稳态触发器的输出端与所述第十四电阻的一端相连接，所述第十四电阻的另一端与第四MOS管的栅极相连接，所述第四MOS管的源极、所述第七电容的一端、所述第十电阻的一端、所述单稳态触发器的接地端、所述第九电容的一端、所述第八电容的另一端、所述第五MOS管的源极、所述第十七电阻的另一端及所述第五电容的一端接地，所述第十二电阻的另一端、所述第十电阻的一端、所述单稳态触发器的电源端及复位输入端、所述第五电容的另一端、所述第十一电阻的一端接供电电源，所述第十电阻的另一端与所述单稳态触发器的高电平触发端及放电端、所述第九电容的另一端相连接，所述第十电容的另一端与所述单稳态触发器的电压控制端相连接，所述第十一电阻的另一端与第四MOS管的漏极及所述第七电容的另一端相连接，且第七电容的另一端作为所述脉冲检测电路的输出端与所述延时关机自动重起电路的输入端相连接。

5.根据权利要求4所述的带脉冲检测的智能硬件看门狗电路，其特征在于：所述延时关机自动重起电路包括第七电阻(R7)、第八电阻(R8)、第九电阻(R9)、第十三电阻(R13)、第十五电阻(R15)、第十八电阻(R18)、第四电容(C4)、第十一电容(C11)、蜂鸣器(BZ1)、第二二极管(D2)、第三二极管(D3)、第二比较器(U3A)和第三比较器(U3B)；所述第十三电阻的一端作为所述延时关机自动重起电路的输入端与所述脉冲检测电路的输出端相连接，所述第十三电阻的另一端与所述第二二极管的正极、所述第十一电容的一端、所述第三比较器的同相输入端及所述第二比较器的反相输入端相连接，所述第七电阻的一端与所述第十五电阻的一端及所述第二比较器的同相输入端相连接，所述第十五电阻的另一端与所述第十八电阻的一端及所述第三比较器的反相输入端相连接，所述第二比较器的输出端与第八电阻的一端、所述第三比较器的输出端及所述第六MOS管的栅极相连接，所述第六MOS管的漏极与第三二极管的正极及所述蜂鸣器的负极相连接，所述蜂鸣器的正极与所述九电阻的一端相连接，所述第九电阻的另一端、所述第三二极管的负极、所述第八电阻的另一端、所述第四电容的一端、所述第二比较器的正电源端、所述第三比较器的正电源端、所述第七电阻的另一端接供电电源，所述第十一电容的另一端、所述第十八电阻的另一端、所述第二比较器的负电源端、所述第三比较器的负电源端、所述第六MOS管的源极、所述第四电容的另一端接地，所述第二二极管的负极接硬件系统负载，所述第二比较器的输出端或所述第三比较器的输出端作为所述延时关机自动重起电路的输出端与所述功率MOS管开/关电路的输入端相连接。