CN108737752A - 比较器对及成像系统 - Google Patents

比较器对及成像系统 Download PDF

Info

Publication number
CN108737752A
CN108737752A CN201810262713.3A CN201810262713A CN108737752A CN 108737752 A CN108737752 A CN 108737752A CN 201810262713 A CN201810262713 A CN 201810262713A CN 108737752 A CN108737752 A CN 108737752A
Authority
CN
China
Prior art keywords
comparator
region
level
device region
input unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810262713.3A
Other languages
English (en)
Other versions
CN108737752B (zh
Inventor
海老原弘知
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
Omnivision Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Inc filed Critical Omnivision Technologies Inc
Publication of CN108737752A publication Critical patent/CN108737752A/zh
Application granted granted Critical
Publication of CN108737752B publication Critical patent/CN108737752B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请案揭示一种比较器对及成像系统。本文揭示的实例比较器可包含：第一比较器，其包括第一多个装置区域，其中所述第一多个装置区域至少包含第一比较器输入装置区域、第一比较器共源共栅装置区域及第一比较器电流镜区域；及第二比较器，其包括第二多个装置区域，其中所述第二多个装置区域至少包含第二比较器输入装置区域、第二比较器共源共栅装置区域及第二比较器电流镜区域，其中所述第二比较器输入区域安置在所述第一比较器输入区域与所述第一比较器共源共栅装置区域之间，所述第一比较器共源共栅装置区域安置在所述第二比较器输入区域与所述第二比较器共源共栅装置区域之间，所述第一比较器电流镜区域安置在所述第一比较器共源共栅装置区域与所述第二比较器电流镜区域之间，所述第二比较器共源共栅装置区域安置在所述第一比较器共源共栅装置区域与所述第二比较器电流镜区域之间，并且所述第二比较器电流镜区域安置在所述第一比较器电流镜区域与第二比较器第二级输入区域之间。

Description

比较器对及成像系统
技术领域
本发明大体上涉及图像传感器，且特定来说(但非排他性地)，涉及图像传感器的模/数转换器。
背景技术
图像传感器已变得无处不在。其广泛应用于数码相机、蜂窝电话、安全摄像机，以及医疗、汽车及其它应用中。用于制造图像传感器的技术持续以迅猛的速度进步。举例来说，对更高分辨率及更低功耗的需求已促进这些装置的进一步微型化及集成化。
图像传感器常规上在像素阵列上接收光，这在像素中产生电荷。光的强度可影响每一像素中产生的电荷量，其中更高强度产生更高量的电荷。基于与参考电压信号的比较，电荷可由图像传感器转换为电荷的数字表示。常规上可通过比较器来执行比较，所述比较器提供输出作为电荷的数字表示。然而，噪声可由比较器注入到输出中。另外，比较器的输出可能会影响输入并导致一些错误。
发明内容
本申请案的实施例揭示一种比较器对，其包括：第一比较器，其包括第一多个装置区域，其中所述第一多个装置区域至少包含第一比较器输入装置区域、第一比较器共源共栅装置区域及第一比较器电流镜区域，且其中所述第一比较器输入区域电耦合到所述第一比较器共源共栅装置区域；及第二比较器，其包括第二多个装置区域，其中所述第二多个装置区域至少包含第二比较器输入装置区域、第二比较器共源共栅装置区域及第二比较器电流镜区域，且其中所述第二比较器输入区域电耦合到所述第二比较器共源共栅装置区域，其中所述第二比较器输入区域安置在所述第一比较器输入区域与所述第一比较器共源共栅装置区域之间，其中所述第一比较器共源共栅装置区域安置在所述第二比较器输入区域与所述第二比较器共源共栅装置区域之间，其中所述第一比较器电流镜区域安置在所述第一比较器共源共栅装置区域与所述第二比较器电流镜区域之间，其中所述第二比较器共源共栅装置区域安置在所述第一比较器共源共栅装置区域与所述第二比较器电流镜区域之间，且其中所述第二比较器电流镜区域安置在所述第一比较器电流镜区域与第二比较器第二级输入区域之间。
本申请案的另一实施例揭示一种成像系统，其包括：像素阵列，其经耦合以光产生图像数据；及读出电路，其经耦合以从所述像素阵列接收所述图像数据并将所述图像数据转换为所述图像数据的数字表示，所述读出电路包含多个比较器，其中所述读出电路包含用于多个读出列中的每一读出列的所述多个比较器中的两个比较器，其中形成用于每一读出列的所述两个比较器的装置区域分布地布置，且其中所述分布地布置的比较器包括：第一比较器，其包括第一多个装置区域，其中所述第一多个装置区域至少包含第一比较器输入装置区域、第一比较器共源共栅装置区域及第一比较器电流镜区域，且其中所述第一比较器输入区域电耦合到所述第一比较器共源共栅装置区域；及第二比较器，其包括第二多个装置区域，其中所述第二多个装置区域至少包含第二比较器输入装置区域、第二比较器共源共栅装置区域及第二比较器电流镜区域，且其中所述第二比较器输入区域电耦合到所述第二比较器共源共栅装置区域，其中所述第二比较器输入区域安置在所述第一比较器输入区域与所述第一比较器共源共栅装置区域之间，其中所述第一比较器共源共栅装置区域安置在所述第二比较器输入区域与所述第二比较器共源共栅装置区域之间，其中所述第一比较器电流镜区域安置在所述第一比较器共源共栅装置区域与所述第二比较器电流镜区域之间，其中所述第二比较器共源共栅装置区域安置在所述第一比较器共源共栅装置区域与所述第二比较器电流镜区域之间，且其中所述第二比较器电流镜区域安置在所述第一比较器电流镜区域与第二比较器第二级输入区域之间。
附图说明
参考以下诸图描述本发明的非限制性及非穷尽实例，其中相似参考数字贯穿各种视图指代相似部分，除非另有规定。
图1说明根据本发明的实施例的成像系统的一个实例。
图2是根据本发明的实施例的比较器。
图3是根据本发明的实施例的物理布置在半导体裸片上的两个比较器的实例布局。
图4是根据本发明的实施例的物理布置在半导体裸片上的两个比较器的实例布局。
图5是根据本发明的实施例的物理布置在半导体裸片上的两个比较器的实例布局。
图6是根据本发明的实施例的物理布置在半导体裸片上的两个比较器的实例布局。
对应参考字符贯穿附图的若干视图指示对应组件。所属领域的技术人员应了解，图式中的元件出于简单及清楚的目的而说明，且未必是按比例绘制。举例来说，图式中一些元件的尺寸相对于其它元件可被夸大以帮助提高对本发明的各种实施例的理解。此外，为了促进对本发明的这些各种实施例的更容易的观察，通常不描绘在商业上可行的实施例中有用的或必需的常见但众所周知的元件。
具体实施方式
本文描述一种用于具有分布式地布置的模/数转换器的图像传感器的设备及方法的实例。在以下描述中，阐述众多特定细节以提供对所述实例的透彻理解。然而，所属领域的技术人员将认识到，能够在不具有一或多个特定细节的情况下或配合其它方法、组件、材料等等实践本文所描述的技术。在其它情况下，未详细展示或描述众所周知的结构、材料或操作以避免混淆某些方面。
贯穿本说明书的对“一个实例”或“一个实施例”的参考意指结合实例所描述的特定特征、结构或特性包含在本发明的至少一个实例中。因此，贯穿本说明书的各种地方的短语“在一个实例中”或“在一个实施例中”的出现未必皆是指同一实例。此外，特定特征、结构或特性可在一或多个实例中以任何合适方式组合。
贯穿本说明书，使用若干所属领域的术语。这些术语具有其出自的所属领域的一般意义，除非本文具体定义或其使用背景另有明确指示。应注意，可贯穿此文献互换使用元件名称及符号(例如，Si与硅)；然而，两者具有相同含义。
图1说明根据本发明的实施例的成像系统100的一个实例。成像系统100包含像素阵列102、控制电路104、读出电路108及功能逻辑106。在一个实例中，像素阵列102是光电二极管或图像传感器像素(例如，像素P1、P2…、Pn)的二维(2D)阵列。如所说明，光电二极管布置成行(例如，行R1到Ry)及列(例如，列C1到Cx)以获取人员、位置、对象等等的图像数据，所述图像数据可随后用于呈现人员、位置、对象等等的2D图像。然而，光电二极管不必被布置成行及列，并且可以采取其它配置。
在一个实例中，在像素阵列102中的每一图像传感器光电二极管/像素已获取其图像数据或图像电荷之后，所述图像数据由读出电路108读出且随后被转移到功能逻辑106。读出电路108可经耦合以从像素阵列102中的多个光电二极管读出图像数据。在各种实例中，读出电路108可包含放大电路、模/数(ADC)转换电路或其它电路。在一些实施例中，可针对读出列中的每一者包含一或多个比较器110。举例来说，一或多个比较器110可包含在读出电路108中包含的相应模/数转换器(ADC)中。功能逻辑106可仅存储图像数据，或甚至通过应用后图像效果(例如，裁剪、旋转、移除红眼、调整亮度、调整对比度或以其它方式)操纵图像数据。在一个实例中，读出电路108可沿读出列线一次读出一行图像数据(已说明)或可使用各种其它技术读出图像数据(未说明)，举例来说，串行读出或同时完全并行读出全部像素。
在一些实施例中，读出电路108可包含用于每一读出列的两个比较器110。针对每一读出列使用两个比较器110可允许从多行同时读出图像数据。举例来说，可同时读出两行，其中一行提供给一个比较器110，且另一行提供给另一个比较器110。在一些实施例中，每一比较器110可为双级比较器，并且进一步包含第一级中的共源共栅装置。两个比较器110可经布置使得第一级的一部分(例如，共源共栅装置及电流镜)可与第二级一起物理地布置在半导体衬底上。此物理布置可减小将第一级的输出提供给第二级的输入的导体长度，这减小了寄生电容。减小寄生电容可允许更快的ADC操作，这可导致成像系统100的更快的帧速率。
在一个实例中，控制电路104耦合到像素阵列102以控制像素阵列102中的多个光电二极管的操作。举例来说，控制电路104可产生用于控制图像获取的快门信号。在一个实例中，所述快门信号是全局快门信号，其用于同时启用像素阵列102内的所有像素以在单个获取窗口期间同时获取其相应图像数据。在另一实例中，所述快门信号是滚动快门信号，使得像素的每一行、每一列或每一群组在连续获取窗口期间被循序地启用。在另一实例中，图像获取与照明效果(例如闪光)同步。
在一个实例中，成像系统100可包含在数码相机、手机、膝上型计算机或类似物中。另外，成像系统100可耦合到其它硬件块，例如处理器(通用或其它)、存储器元件、输出(USB端口、无线发射器、HDMI端口等等)、照明/闪光、电输入(键盘、触摸显示器、跟踪板、鼠标、麦克风等等)及/或显示器。其它硬件块可将指令传送到成像系统100，从成像系统100提取图像数据，或操纵由成像系统100供应的图像数据。
图2是根据本发明的实施例的比较器210。比较器210可为比较器110中的一者的实例。比较器210可响应于在BITLINE输入上接收的图像电荷信号与在VRAMP输入上接收的参考电压信号VRAMP的比较而提供输出信号。在一些实施例中，比较器210可包含在模/数转换器(ADC)中。另外，由比较器210接收的各种控制信号可由例如控制电路104的成像系统控制电路提供。
比较器210的所说明的实施例包含第一级224及第二级226。第一级224可经耦合以接收BITLINE输入上图像电荷电压信号并且进一步经耦合以接收VRAMP输入上的VRAMP，例如参考电压输入。第一级224可将第一输出VOUT_1ST提供到第二级226，其作为响应可将第二输出VOUT_2ND提供到任选缓冲器。任选缓冲器的输出可提供比较器210的输出VOUT。基于VRAMP及BITLINE输入上的图像电荷电压信号之间的比较，第一级224可被偏置以翻转，例如改变VOUT_1ST的电平。第二级226的电容器290上的电压可为第二级226设置点提供参考电压，第二级226设置点可基于参考电压来确定最终的VOUT。
所说明的第一级224的实施例包含PMOS电流镜212、共源共栅装置214、NMOS输入晶体管216、NMOS尾部晶体管218以及自动调零开关AZQ1及AZQ2。PMOS电流镜212可包含两个PMOS晶体管，其在其栅极处耦合在一起，并且并联耦合在参考电压、表示为AVDD的高参考电压及节点VON及VOP之间。此外，PMOS电流镜212晶体管的栅极可耦合到节点VON。共源共栅装置214可耦合在节点VON及VOP与节点VON_CASC及VOP_CASC之间。NMOS输入晶体管216可耦合在节点VON_CASC及VOP_CASC与NMOS尾部晶体管218之间。
举例来说，共源共栅装置214包含一个PMOS及两个NMOS晶体管，其中PMOS及一个NMOS晶体管像通过门那样耦合。如图2中所展示，一个NMOS晶体管耦合在节点VON与VON_CASC之间，且像通过门那样耦合的PMOS及NMOS耦合在VOP与VOP_CASC之间。NMOS晶体管的栅极可耦合到偏置电压VBIAS，其可保持NMOS晶体管在第二级226的翻转点周围的饱和区中操作。PMOS晶体管的栅极可经耦合以接收控制信号CASC_P_EN_B，其可启用/停用共源共栅装置214的PMOS晶体管。启用/停用共源共栅装置214的PMOS可影响节点VOP与VOP_CASC之间的电压差。当PMOS装置导通时，一对PMOS及NMOS充当通过门使得VOP及VOP_CASC的电压相同。另一方面，当PMOS装置关断时，所有电流通过NMOS装置，使得NMOS装置在比较器的翻转点周围充当级联级，并且VOP的电压摆动受到限制。
自动调零开关AZQ1及AZQ2可分别耦合在NMOS输入晶体管216的栅极与节点VON_CASC及VOP_CASC之间。自动调零开关AZQ1及AZQ2可经启用以将其相应NMOS输入晶体管216的栅极耦合到相应节点VON_CASC及VOP_CASC。启用开关自动调零例如将其相应NMOS输入晶体管216的栅极电压归一化为相应节点上的电压。级联装置中的PMOS可在自动调零(例如归一化)期间被启用，并且VOP及VOP_CAC经耦合使得VOP及VOP_CAN耦合到比较器的BITLINE侧上的NMOS输入晶体管的栅极。
NMOS输入晶体管216可经耦合以接收VRAMP及图像电荷电压信号。基于在ADC操作期间BITLINE输入上的图像电荷电压信号与VRAMP的比较，第一级224可改变VOUT_1ST的值。VOUT_1ST可为提供给第二级226的中间电压。
所说明的第二级226的实施例包含输入PMOS晶体管220、参考输入晶体管222、电容器290及控制开关AZQ3。在第一级的自动调零期间，控制开关AZQ3可被启用，使得NMOS晶体管222的漏极及栅极短接并且NMOS晶体管222的栅极可被偏置以汲取与PMOS输入晶体管220所输出的相同的电流。并且电容器290可被充电到NMOS晶体管222使用其来汲取与PMOS输入装置220相同的电流的偏置电压。以此方式，NMOS晶体管222可提供电压作为第二级226的复位点。举例来说，当输入(例如，VOUT_1ST)下降到其自动调零电压以下时，第二级226可翻转第一级被复位时的电压。如果到第二级226的输入电压高于其自动调零电压，那么PMOS输入晶体管220的输出电流可小于由NMOS晶体管222汲取的电流，使得VOUT_2ND变低。相反，如果到第二级226的输入电压低于其自动调零电压，那么VOUT_2ND变高，因为由NMOS晶体管222汲取的电流可能小于来自PMOS输入晶体管220的输出电流。
到第二级的输入(例如VOUT_1ST)可通过共源共栅装置214提供给PMOS输入晶体管220的栅极。通过具有共源共栅装置214，第一级VOP的输出与VOP_CASC分离，使得VOP上的寄生电容可减小。并且寄生电容越小，比较器的延迟越小，且ADC周期越短。
图3是根据本发明的实施例的物理布置在半导体裸片上的两个比较器的实例布局305。布局305可为包含两个比较器(例如两个比较器210)的半导体裸片的功能区域的实例。布局305中展示的每一功能区域可表示用于形成相应装置(包含导体、绝缘体等)的一或多种材料，并且每一功能区域可对应于比较器210的类似标记的装置。布局305的各个功能区域可形成两个比较器，其中两个比较器的各个部分(例如，功能块)被分解，使得每一比较器可不为连续的，并且可由另一比较器的区域分离。另外，比较器的第一级的功能区域可与第一级的其它功能区域分离。举例来说，比较器1输入区段328可通过比较器2输入区段330与比较器1输出区段332分离。通过分离比较器1及2的各个区段，比较器1的输出与比较器2输入级之间的寄生电容可减小，且因此从比较器1到比较器2的串扰可减少。但是与耦合比较器1及2的功能区域的金属迹线相关联的寄生电容可能增加，这可能导致ADC周期增加。在一些实施例中，通过具有级联装置，对比较器的延迟影响最大的VOP上的寄生电容可更小并且ADC周期可更短。
所说明的比较器1的实施例包含第一级及第二级。第一级可包含输入电容区域336、NMOS尾部区域338、NMOS输入区域340、共源共栅装置区域348及PMOS电流镜区域350。然而，形成第一级的区域的物理布置可分成至少两个区段。举例来说，输入电容区域336、NMOS尾部区域338及NMOS输入区域340可经连续地布置以形成比较器1输入区段328。第一级的其余区域，例如共源共栅装置区域348及PMOS电流镜区域350可单独布置，但与第二级的区域形成连续块。为便于论述，比较器1输入区段328可被称为“输入”，并且可仅包含第一级的一部分，并且此标记不应被认为是限制性的。
比较器1的第二级可包含PMOS输入-第二区域352及NMOS电流源-第二区域354。这两个区域可形成为连续块。然而，在一些实施例中，NOMS电流源-第二区域352可不与比较器1输出区段332的其余区域相邻。另外，并且如所指出，第二级的区域也可与未与比较器1输入区段328的区域一起布置的第一级的区域连续地形成。通过定位共源共栅装置区域348，具有PMOS输入-第二区域的PMOS电流镜区域350可允许减少比较器第一级输出VOP上的寄生电容。
比较器1输入区段328可通过比较器2输入区段330与比较器1输出区段332分离。另外，NMOS输入区域340可通过延伸跨越/越过/通过比较器2输入区段330的区域的相对较长的导体耦合到共源共栅装置区域348。导体由标记为比较器1的Vop_casc及Von_casc的箭头描绘，其可由安置在比较器2输入区段330的各个功能区域中的导电迹线形成。
比较器2可包含与比较器1类似的区域，并且所述区域可被类似地分离。举例来说，比较器2输入区段330可包含第一级的三个区域，例如输入电容区域342、NMOS尾部区域344及NMOS输入区域346。另外，比较器2输出区段334可包含第一级区域共源共栅装置区域356及PMOS电流镜区域358以及第二级区域PMOS输入-第二区域360及NMOS电流源-第二区域362。然而，代替比较器2的输入及输出区段330及332由比较器1输入区段328分离，输入及输出区段330、332由比较器1输出区段332分离。因而，将比较器2输入区段330与比较器2输出区段334耦合的导电迹线可延伸越过/跨越/通过比较器1输出区段332。
对于比较器1及2两者，第一级的输出可利用通过PMOS电流镜区域从共源共栅区域延伸到PMOS输入-第二区域的短导电迹线耦合到第二级的输入。因为区域是邻近布置的，所以导电迹线可延伸越过/跨越/通过PMOS电流镜区域。举例来说，比较器1的VOP可从共源共栅装置区域348延伸到PMOS输入-第二区域352，其延伸越过/跨越/通过PMOS电流镜区域350。通过将输出区段330、334的这些各种区域共同定位在一起，可减小从共源共栅装置到第二级的输入的VOP的导电路径。导电路径的减少可减小相关联的寄生电容，这可减小ADC周期并增大帧速率。
图4是根据本发明的实施例的物理布置在半导体裸片上的两个比较器的实例布局415。除了比较器1及2各自的NMOS电流源-第二区域468及470的位置以外，布局415可类似于布局305。替代这两个区域与输出区段464及466相邻，所述两个区域被进一步分离并布置在比较器2输出区段466下方。
在所说明的布局415的实施例中，比较器1及2可具有与布局305的类似编号区段类似的输入区段428及430。然而，比较器1及2输出区段464及466可能不像布局305的其对应物那样分别包含NMOS电流源-第二区域。作为替代方案，可与比较器1相关联的NMOS电流源-第二区域468可布置成邻近比较器2输出区段466。此外，NMOS电流源-第二区域470(其可与比较器2相关联)可布置成邻近NMOS电流源-第二区域468。替代地，区域468及470的关联可被切换。以此方式，可减小比较器1的输出与比较器2输出区段之间的耦合。
图5是根据本发明的实施例的物理布置在半导体裸片上的两个比较器的实例布局525。除了比较器1及2各自的PMOS输入-第二区域552及560的位置以外，布局525可类似于布局305及/或415。代替这两个区域与其相应PMOS电流镜区域550及558相邻，其彼此邻近定位并且安置在比较器2输出区段566与比较器1的NMOS电流源-第二568区域之间。
在所说明的布局425的实施例中，比较器1及2可分别具有输入区段528及530，其类似于布局305及/或415的类似编号区段。然而，相较于布局305及415，比较器1及2两者的级2输入区段已与相应比较器级1输出区段分离。举例来说，比较器1及2的PMOS输入-第二区域552及560已被分别移动而不分别邻近比较器1输出区段572及比较器2输出区段574。因此，比较器1及2的输入已被重新布置，如图5所指示，这可减少比较器1及2的级2输入与级1之间的耦合。
图6是根据本发明的实施例的物理布置在半导体裸片上的两个比较器的实例布局635。除了比较器1及2的共源共栅装置及PMOS电流镜区域的位置之外，布局635可类似于布局305、415及/或525。代替每一比较器的共源共栅装置及电流镜区域是连续的，例如彼此邻近，每一比较器的所述两个区域被进一步分离及交错。
在所说明的布局635的实施例中，比较器1及2可分别具有输入区段628及630，其类似于布局305、415及/或525的类似编号区段。然而，比较器1及2两者的第一级输出区段已被进一步分离。举例来说，比较器1及2的PMOS-电流镜区域650及658已被分别移动而不分别邻近共源共栅装置区域648及656。因此，共源共栅装置区域648及656与其相应电流镜区域650及658以及相应第二级输入652及660的耦合已被重新配置，如图6中所展示。布局635的第一及第二比较器可受益于级1输入与级2输入之间的减少的耦合。
另外，并且参考图2，由于两个比较器的类似区域邻近布置，布局635的比较器1及2可受益于共享电力线及共享VBIAS线。举例来说，邻近布置共源共栅装置区域648及656可允许两个区域共享VBIAS电力线。此外，布置PMOS电流镜区域650及658可允许所述两个区域共享AVDD电力线。NMOS电流源-第二区域668及670同样能够共享电力线。通过共享电力线，每一电力线的宽度可相比先前电力线有所增加，例如变得更宽，这可减小电力线电阻。此外，共享电力线可减少分离半导体裸片的各个层中的单独电力线的空间的数目及/或大小。另外，电力线的共享可减少设计的复杂度，并在两个比较器之间提供一些协同作用。
布局635的另一益处可能发生在邻近类似区域本身内。举例来说，可共享共源共栅装置区域648及656中的N掺杂阱以及PMOS电流镜区域650及658，这也可简化制造及/或掩模设计。
不希望本发明的所说明的实例的以上描述(包含摘要中所描述的内容)为穷尽性或将本发明限于所揭示的具体形式。尽管本文描述本发明的特定实例是出于说明性目的，但所属领域的技术人员将认识到，在本发明范围内各种修改是可能的。
依据以上详细描述可对本发明做出这些修改。所附权利要求书中使用的术语不应解释为将本发明限于本说明书中所揭示的特定实例。而是，本发明的范围全部由所附权利要求书确定，所附权利要求书应根据权利要求解释的既定原则来解释。

Claims (20)

1.一种比较器对，其包括：
第一比较器，其包括第一多个装置区域，其中所述第一多个装置区域至少包含第一比较器输入装置区域、第一比较器共源共栅装置区域及第一比较器电流镜区域，且其中所述第一比较器输入区域电耦合到所述第一比较器共源共栅装置区域；及
第二比较器，其包括第二多个装置区域，其中所述第二多个装置区域至少包含第二比较器输入装置区域、第二比较器共源共栅装置区域及第二比较器电流镜区域，且其中所述第二比较器输入区域电耦合到所述第二比较器共源共栅装置区域，
其中所述第二比较器输入区域安置在所述第一比较器输入区域与所述第一比较器共源共栅装置区域之间，
其中所述第一比较器共源共栅装置区域安置在所述第二比较器输入区域与所述第二比较器共源共栅装置区域之间，
其中所述第一比较器电流镜区域安置在所述第一比较器共源共栅装置区域与所述第二比较器电流镜区域之间，
其中所述第二比较器共源共栅装置区域安置在所述第一比较器共源共栅装置区域与所述第二比较器电流镜区域之间，且
其中所述第二比较器电流镜区域安置在所述第一比较器电流镜区域与第二比较器第二级输入区域之间。
2.根据权利要求1所述的比较器对，其中所述第一多个装置区域包含电耦合到所述第一比较器共源共栅装置区域的第一比较器第二级输入装置区域，且
其中所述第二多个装置区域包含电耦合到所述第二比较器共源共栅装置区域的所述第二比较器第二级输入区域。
3.根据权利要求2所述的比较器对，其中所述第一比较器第二级输入装置区域邻近所述第一比较器电流镜区域，且
其中所述第二比较器第二级输入装置区域邻近所述第二比较器电流镜区域。
4.根据权利要求2所述的比较器对，其中所述第一比较器第二级输入装置区域安置在所述第二比较器电流镜区域与所述第二比较器第二级输入装置区域之间，且
其中所述第二比较器第二级输入装置区域安置在所述第一比较器第二级输入装置区域与第一比较器第二级电流源装置区域之间。
5.根据权利要求2所述的比较器对，其中所述第一多个装置区域进一步包含第一比较器第二级电流源区域，且其中所述第二多个装置区域进一步包含第二比较器第二级电流源区域。
6.根据权利要求5所述的比较器对，其中所述第一比较器第二级电流源区域安置在所述第一比较器第二级输入装置区域与所述第二比较器共源共栅装置区域之间，且其中所述第二比较器第二级电流源区域安置成邻近所述第二比较器第二级输入装置区域。
7.根据权利要求5所述的比较器对，其中第一比较器第二级电流源区域安置在所述第二比较器第二级输入装置区域与所述第二比较器第二级电流源区域之间。
8.根据权利要求1所述的比较器对，其中所述第一多个装置区域进一步包含第一输入电容区域及第一尾部区域，其中所述第一输入电容区域及所述第一尾部区域两者都电耦合到所述第一比较器输入装置区域。
9.根据权利要求1所述的比较器对，其中所述第二多个装置区域进一步包含第二输入电容区域及第二尾部区域，其中所述第二输入电容区域及所述第二尾部区域两者都电耦合到所述第二比较器输入装置区域。
10.根据权利要求1所述的比较器对，其中所述第一及第二比较器两者都是双级比较器。
11.一种成像系统，其包括：
像素阵列，其经耦合以光产生图像数据；及
读出电路，其经耦合以从所述像素阵列接收所述图像数据并将所述图像数据转换为所述图像数据的数字表示，所述读出电路包含多个比较器，其中所述读出电路包含用于多个读出列中的每一读出列的所述多个比较器中的两个比较器，其中形成用于每一读出列的所述两个比较器的装置区域分布地布置，且其中所述分布地布置的比较器包括：
第一比较器，其包括第一多个装置区域，其中所述第一多个装置区域至少包含第一比较器输入装置区域、第一比较器共源共栅装置区域及第一比较器电流镜区域，且其中所述第一比较器输入区域电耦合到所述第一比较器共源共栅装置区域；及
第二比较器，其包括第二多个装置区域，其中所述第二多个装置区域至少包含第二比较器输入装置区域、第二比较器共源共栅装置区域及第二比较器电流镜区域，且其中所述第二比较器输入区域电耦合到所述第二比较器共源共栅装置区域，
其中所述第二比较器输入区域安置在所述第一比较器输入区域与所述第一比较器共源共栅装置区域之间，
其中所述第一比较器共源共栅装置区域安置在所述第二比较器输入区域与所述第二比较器共源共栅装置区域之间，
其中所述第一比较器电流镜区域安置在所述第一比较器共源共栅装置区域与所述第二比较器电流镜区域之间，
其中所述第二比较器共源共栅装置区域安置在所述第一比较器共源共栅装置区域与所述第二比较器电流镜区域之间，且
其中所述第二比较器电流镜区域安置在所述第一比较器电流镜区域与第二比较器第二级输入区域之间。
12.根据权利要求11所述的成像系统，其中所述第一多个装置区域包含电耦合到所述第一比较器共源共栅装置区域的第一比较器第二级输入装置区域，且
其中所述第二多个装置区域包含电耦合到所述第二比较器共源共栅装置区域的所述第二比较器第二级输入区域。
13.根据权利要求12所述的成像系统，其中所述第一比较器第二级输入装置区域邻近所述第一比较器电流镜区域，且
其中所述第二比较器第二级输入装置区域邻近所述第二比较器电流镜区域。
14.根据权利要求12所述的成像系统，其中所述第一比较器第二级输入装置区域安置在所述第二比较器电流镜区域与所述第二比较器第二级输入装置区域之间，且
其中所述第二比较器第二级输入装置区域安置在所述第一比较器第二级输入装置区域与第一比较器第二级电流源装置区域之间。
15.根据权利要求12所述的成像系统，其中所述第一多个装置区域进一步包含第一比较器第二级电流源区域，且其中所述第二多个装置区域进一步包含第二比较器第二级电流源区域。
16.根据权利要求15所述的成像系统，其中所述第一比较器第二级电流源区域安置在所述第一比较器第二级输入装置区域与所述第二比较器共源共栅装置区域之间，且其中所述第二比较器第二级电流源区域安置成邻近所述第二比较器第二级输入装置区域。
17.根据权利要求15所述的成像系统，其中第一比较器第二级电流源区域安置在所述第二比较器第二级输入装置区域与所述第二比较器第二级电流源区域之间。
18.根据权利要求11所述的成像系统，其中所述第一多个装置区域进一步包含第一输入电容区域及第一尾部区域，其中所述第一输入电容区域及所述第一尾部区域两者都电耦合到所述第一比较器输入装置区域。
19.根据权利要求11所述的成像系统，其中所述第二多个装置区域进一步包含第二输入电容区域及第二尾部区域，其中所述第二输入电容区域及所述第二尾部区域两者都电耦合到所述第二比较器输入装置区域。
20.根据权利要求11所述的成像系统，其中所述第一及第二比较器两者都是双级比较器。
CN201810262713.3A 2017-04-13 2018-03-28 比较器对及成像系统 Active CN108737752B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/486,815 US9967505B1 (en) 2017-04-13 2017-04-13 Comparators for double ramp analog to digital converter
US15/486,815 2017-04-13

Publications (2)

Publication Number Publication Date
CN108737752A true CN108737752A (zh) 2018-11-02
CN108737752B CN108737752B (zh) 2019-12-13

Family

ID=62045179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810262713.3A Active CN108737752B (zh) 2017-04-13 2018-03-28 比较器对及成像系统

Country Status (3)

Country Link
US (1) US9967505B1 (zh)
CN (1) CN108737752B (zh)
TW (1) TWI687056B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10431608B2 (en) * 2017-04-13 2019-10-01 Omnivision Technologies, Inc. Dual conversion gain high dynamic range readout for comparator of double ramp analog to digital converter
KR102677076B1 (ko) * 2019-02-28 2024-06-21 에스케이하이닉스 주식회사 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서
US11206039B1 (en) 2020-12-18 2021-12-21 Omnivision Technologies, Inc. Comparator stage with DC cut device for single slope analog to digital converter
US11381771B1 (en) 2020-12-18 2022-07-05 Omnivision Technologies, Inc. Comparator first stage clamp

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030001625A1 (en) * 2001-06-27 2003-01-02 Intel Corporation Dual-stage comparator unit
US6970022B1 (en) * 2003-09-18 2005-11-29 Lattice Semiconductor Corporation Controlled hysteresis comparator with rail-to-rail input
US20110279718A1 (en) * 2010-05-11 2011-11-17 Kwi Sung Yoo Amplifier for reducing horizontal band noise and devices having the same
CN103066964A (zh) * 2011-10-21 2013-04-24 索尼公司 比较器、ad转换器、固态成像装置以及相机系统
CN104054328A (zh) * 2011-10-21 2014-09-17 索尼公司 半导体装置、固态图像感测装置和相机系统
US20140361916A1 (en) * 2013-06-10 2014-12-11 Cmosis Bvba Analog-to-digital conversion
US20150281619A1 (en) * 2007-11-15 2015-10-01 Sony Corporation Solid-state imaging device and camera system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462888B1 (ko) * 2002-10-24 2004-12-17 삼성전자주식회사 플래쉬 아날로그 디지털 변환회로의 비교기 어레이의배치방법
JP4666346B2 (ja) * 2004-11-17 2011-04-06 ルネサスエレクトロニクス株式会社 電圧比較器
TW200742266A (en) * 2006-04-27 2007-11-01 Beyond Innovation Tech Co Ltd Comparator, analog-to-digital converter and a layout method thereof
JP5423125B2 (ja) * 2009-04-24 2014-02-19 ソニー株式会社 固体撮像素子およびその駆動方法、並びにカメラシステム
JP2011229120A (ja) * 2010-03-30 2011-11-10 Sony Corp 固体撮像装置、固体撮像装置の信号処理方法、及び、電子機器
WO2016139857A1 (ja) * 2015-03-04 2016-09-09 ソニー株式会社 アナログデジタル変換器、固体撮像装置および電子機器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030001625A1 (en) * 2001-06-27 2003-01-02 Intel Corporation Dual-stage comparator unit
US6970022B1 (en) * 2003-09-18 2005-11-29 Lattice Semiconductor Corporation Controlled hysteresis comparator with rail-to-rail input
US20150281619A1 (en) * 2007-11-15 2015-10-01 Sony Corporation Solid-state imaging device and camera system
US20110279718A1 (en) * 2010-05-11 2011-11-17 Kwi Sung Yoo Amplifier for reducing horizontal band noise and devices having the same
CN103066964A (zh) * 2011-10-21 2013-04-24 索尼公司 比较器、ad转换器、固态成像装置以及相机系统
CN104054328A (zh) * 2011-10-21 2014-09-17 索尼公司 半导体装置、固态图像感测装置和相机系统
US20140361916A1 (en) * 2013-06-10 2014-12-11 Cmosis Bvba Analog-to-digital conversion

Also Published As

Publication number Publication date
CN108737752B (zh) 2019-12-13
TW201904203A (zh) 2019-01-16
US9967505B1 (en) 2018-05-08
TWI687056B (zh) 2020-03-01

Similar Documents

Publication Publication Date Title
CN108737754A (zh) 双斜坡模/数转换器的比较器的双转换增益高动态范围读出
CN108737752A (zh) 比较器对及成像系统
US9800814B2 (en) Image sensor, method of operating the same, and image processing system including the same
US10319774B2 (en) Image capturing device
CN101467443B (zh) 图像传感器以及显示器
CN103367380B (zh) 双侧图像传感器
CN102547166B (zh) 具有补充电容性耦合节点的图像传感器
US8461660B2 (en) CMOS image sensor with reset shield line
US8797432B2 (en) Imaging system with an array of image sensors
CN102257810B (zh) 具有可控制的传输栅电压的图像传感器
CN102917185A (zh) 固态成像装置和成像装置
CN104124255B (zh) 成像装置和成像系统
CN102316279B (zh) 固体摄像元件
CN102917184A (zh) 摄像装置和摄像设备
US20220037391A1 (en) Image sensor and image capture device
CN108668094B (zh) 成像系统及用于将图像传感器预充电的方法
US9906747B2 (en) Solid-state imaging device and imaging system having a plurality of unit pixel regions
US9848145B2 (en) Imaging device including pixels
CN102656880A (zh) 用于图像传感器的列输出电路
JP2010093331A (ja) イメージセンサ及びその駆動方法
KR102114343B1 (ko) 센싱 픽셀 및 이를 포함하는 이미지 센서
CN109891429A (zh) 指纹识别装置和指纹识别方法
CN107895731B (zh) 在互连件之间具有屏蔽凸块的堆叠式图像传感器
CN107948552A (zh) 图像传感器及其形成方法
US11652117B2 (en) Image sensing device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant