CN108735801A - 一种超结功率dmos器件 - Google Patents
一种超结功率dmos器件 Download PDFInfo
- Publication number
- CN108735801A CN108735801A CN201810528613.0A CN201810528613A CN108735801A CN 108735801 A CN108735801 A CN 108735801A CN 201810528613 A CN201810528613 A CN 201810528613A CN 108735801 A CN108735801 A CN 108735801A
- Authority
- CN
- China
- Prior art keywords
- type semiconductor
- conductive type
- active area
- epitaxial layer
- lightly doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 163
- 230000007704 transition Effects 0.000 claims abstract description 47
- 230000001413 cellular effect Effects 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 230000000694 effects Effects 0.000 abstract description 4
- 150000001875 compounds Chemical class 0.000 abstract description 2
- 230000009467 reduction Effects 0.000 abstract description 2
- 238000011084 recovery Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 239000012141 concentrate Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种超结功率DMOS器件，包括有源区、过渡区和终端区，有源区由若干个重复元胞构成，每个元胞包括：第一导电类型半导体轻掺杂外延层、第二导电类型半导体柱、第二导电类型半导体体区、第一导电类型半导体源区、第二导电类型半导体接触区、有源区第一导电类型半导体轻掺杂外延层；终端区包括：终端区第一导电类型半导体轻掺杂外延层、终端区第二导电类型半导体柱；过渡区包括过渡区第一导电类型半导体轻掺杂外延层、过渡区第二导电类型半导体柱，本发明使得在体二极管正向导通时注入该区域的非平衡载流子减少，在体二极管反向恢复时加速了该区域的少子复合，因此集中在过渡区的电流密度降低，防止了该处的过热烧毁，达到提高器件可靠性的效果。
Description
技术领域
本发明属于功率半导体器件领域技术，具体涉及到一种超结(super-junction)功率DMOS器件。
背景技术
人类使用的电能75％以上是由功率半导体转换，功率DMOS器件是功率半导体的主力军，本发明研究的对象正是功率DMOS领域的后起之秀—超结器件。超结器件以第一导电类型和第二导电类型双导电结型耐压层替代常规单一导电类型的阻型耐压层，这是耐压层的一次质变。通过在耐压层引入等量异型电荷，使表面高场转向体内，使之成为“功率DMOS器件里程碑”。
纵向超结功率DMOS凭借其较低的导通电阻在诸多领域都有很好的应用，但是在高频应用下，超结功率DMOS表现出了一些缺点。漂移区的柱状结构给超结功率DMOS的体二极管带来两个后果：一是结的面积大了许多，导致较大注入时IRM和Qrr升高；二是由于第一导电类型和第二导电类型结柱的快速耗尽带来了体二极管反向恢复过硬，易发生失效。研究表明，失效点往往集中于终端和元胞交界的过渡区，这是由于终端处没有电位导出，使得所有终端处的正向存储电荷都要汇入终端和元胞交界处，再通过电极引出，造成交界处的电流集中从而导致热击穿。
发明内容
本发明针对上述问题，提出一种超结功率DMOS器件结构。通过在超结器件的终端区域引入深能级复合中心，降低此处的载流子寿命，以缓解体二极管反向恢复过程中过渡区的电流集中问题，提高器件可靠性。
为实现上述发明目的，本发明技术方案如下：
一种超结功率DMOS器件，从器件中心处向边缘方向依次具有有源区、过渡区和终端区，有源区、过渡区和终端区共用金属化漏极1以及位于金属化漏极1上方的第一导电类型半导体衬底2；
有源区由若干个相同的重复元胞构成，每个元胞包括：位于第一导电类型半导体衬底2之上的有源区第一导电类型半导体轻掺杂外延层30，有源区第一导电类型半导体轻掺杂外延层30中还具有有源区第二导电类型半导体柱40，所述有源区第二导电类型半导体柱40与有源区第一导电类型半导体轻掺杂外延层30满足电荷平衡，即有源区第一导电类型半导体轻掺杂外延层30的杂质总量等于有源区第二导电类型半导体柱40的杂质总量；所述有源区第二导电类型半导体柱40的顶部具有第二导电类型半导体体区50，第二导电类型半导体体区50的内部具有高掺杂的第一导电类型半导体源区60和高掺杂的第二导电类型半导体接触区70，所述第一导电类型半导体源区60和第二导电类型半导体接触区70均与金属化源极80直接接触；有源区第一导电类型半导体轻掺杂外延层30的上表面具有栅氧化层90，栅氧化层90之上覆盖了多晶硅栅电极100；所述栅氧化层90和多晶硅栅电极100完全覆盖位于第二导电类型半导体体区50之间的有源区第一导电类型半导体轻掺杂外延层30，且部分覆盖第二导电类型半导体体区50和高掺杂的第一导电类型半导体源区60；所述多晶硅栅电极100与金属化源极80之间通过厚氧化层隔离；
终端区包括：位于第一导电类型半导体衬底2之上的终端区第一导电类型半导体轻掺杂外延层31，终端区第一导电类型半导体轻掺杂外延层31中还具有一个或多个终端区第二导电类型半导体柱41，所述终端区第二导电类型半导体柱41未连接电位；所述终端区第一导电类型半导体轻掺杂外延层31和终端区第二导电类型半导体柱41的载流子寿命均低于所述有源区第一导电类型半导体轻掺杂外延层30和有源区第二导电类型半导体柱40的载流子寿命；
过渡区位于有源区和终端区之间，包括：位于第一导电类型半导体衬底2之上的过渡区第一导电类型半导体轻掺杂外延层32，过渡区第一导电类型半导体轻掺杂外延层32中还具有一个或多个过渡区第二导电类型半导体柱42，过渡区第二导电类型半导体柱42的顶部具有第二导电类型半导体等位环420，所述第二导电类型半导体等位环420的顶部与金属421相连，所述金属421具有和金属化源极80相同的电位，
作为优选方式，多晶硅栅电极100为槽栅结构。
作为优选方式，所述过渡区第二导电类型半导体柱42的长度低于有源区第二导电类型半导体柱40的长度，所述终端区第二导电类型半导体柱41的长度低于过渡区第二导电类型半导体柱42的长度。
作为优选方式，过渡区第一导电类型半导体轻掺杂外延层32和过渡区第二导电类型半导体柱42的载流子寿命均低于所述有源区第一导电类型半导体轻掺杂外延层30和有源区第二导电类型半导体柱40的载流子寿命。
作为优选方式，所述终端区第一导电类型半导体轻掺杂外延层31和终端区第二导电类型半导体柱41掺有金、铂深能级复合中心。
本发明的工作原理及有益效果为：常规的超结功率DMOS在应用在高频情况下，由于其较差的反向恢复特性使得其可靠性不如常规DMOS高。测试及仿真条件下表明，热击穿点经常发生在终端与元胞交界的过渡区，这是由于终端处没有金属源极接触，使得在反向恢复过程中，所有终端区域的存储电荷都要集中于过渡区流出，因此导致该交界处电流大小大于体内元胞，也因此导致了该交界处更易发生击穿，从而降低器件可靠性。本发明提供的一种超结功率DMOS器件，由于终端区第一导电类型半导体轻掺杂外延层31和终端区第二导电类型半导体柱41的载流子寿命低于所述有源区第一导电类型半导体轻掺杂外延层30和有源区第二导电类型半导体柱40的载流子寿命，使得在体二极管正向导通时注入该区域的非平衡载流子减少，同时在体二极管反向恢复时加速了该区域的少子复合，因此集中在过渡区的电流密度降低，防止了该处的过热烧毁，达到提高器件可靠性的效果。
附图说明
图1是本发明实施例1提供的一种超结功率DMOS的剖面结构示意图
图2是本发明实施例2提供的一种槽栅结构的超结功率DMOS的剖面结构示意图
图3是本发明实施例3提供的具有不同长度第二导电类型半导体柱的槽栅超结功率DMOS的剖面结构示意图
1为金属化漏极，2为第一导电类型半导体衬底，30为有源区第一导电类型半导体轻掺杂外延层，31为终端区第一导电类型半导体轻掺杂外延层，32为过渡区第一导电类型半导体轻掺杂外延层，40为有源区第二导电类型半导体柱，41为终端区第二导电类型半导体柱，42为过渡区第二导电类型半导体柱，420为第二导电类型半导体等位环，421为金属，50为第二导电类型半导体体区，60为第一导电类型半导体源区，70为第二导电类型半导体接触区，80为金属化源极，90为栅氧化层，100为多晶硅栅电极。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
一种超结功率DMOS器件，如图1所示，从器件中心处向边缘方向依次具有有源区、过渡区和终端区，有源区、过渡区和终端区共用金属化漏极1以及位于金属化漏极1上方的第一导电类型半导体衬底2；
有源区由若干个相同的重复元胞构成，每个元胞包括：位于第一导电类型半导体衬底2之上的有源区第一导电类型半导体轻掺杂外延层30，有源区第一导电类型半导体轻掺杂外延层30中还具有有源区第二导电类型半导体柱40，所述有源区第二导电类型半导体柱40与有源区第一导电类型半导体轻掺杂外延层30满足电荷平衡，即有源区第一导电类型半导体轻掺杂外延层30的杂质总量等于有源区第二导电类型半导体柱40的杂质总量；所述有源区第二导电类型半导体柱40的顶部具有第二导电类型半导体体区50，第二导电类型半导体体区50的内部具有高掺杂的第一导电类型半导体源区60和高掺杂的第二导电类型半导体接触区70，所述第一导电类型半导体源区60和第二导电类型半导体接触区70均与金属化源极80直接接触；有源区第一导电类型半导体轻掺杂外延层30的上表面具有栅氧化层90，栅氧化层90之上覆盖了多晶硅栅电极100；所述栅氧化层90和多晶硅栅电极100完全覆盖位于第二导电类型半导体体区50之间的有源区第一导电类型半导体轻掺杂外延层30，且部分覆盖第二导电类型半导体体区50和高掺杂的第一导电类型半导体源区60；所述多晶硅栅电极100与金属化源极80之间通过厚氧化层隔离；
终端区包括：位于第一导电类型半导体衬底2之上的终端区第一导电类型半导体轻掺杂外延层31，终端区第一导电类型半导体轻掺杂外延层31中还具有一个或多个终端区第二导电类型半导体柱41，所述终端区第二导电类型半导体柱41未连接电位；所述终端区第一导电类型半导体轻掺杂外延层31和终端区第二导电类型半导体柱41的载流子寿命均低于所述有源区第一导电类型半导体轻掺杂外延层30和有源区第二导电类型半导体柱40的载流子寿命；
过渡区位于有源区和终端区之间，包括：位于第一导电类型半导体衬底2之上的过渡区第一导电类型半导体轻掺杂外延层32，过渡区第一导电类型半导体轻掺杂外延层32中还具有一个或多个过渡区第二导电类型半导体柱42，过渡区第二导电类型半导体柱42的顶部具有第二导电类型半导体等位环420，所述第二导电类型半导体等位环420的顶部与金属421相连，所述金属421具有和金属化源极80相同的电位。
实施例2
如图2所示，本实施例和实施例1的区别在于：多晶硅栅电极100为槽栅结构。该实施例与实施例1相比，优点在于槽栅结构的超结功率DMOS可以有效减低JFET(JunctionField-Effect Transistor)区电阻，降低器件导通时平面栅的JFET区造成的导通电阻过大。图中同时给出了反向恢复过程中的终端区以及过渡区的电流流动方向(见图中的箭头指向)，可见由于终端区第二导电半导体柱没有电位连接，导致电流会集中流向过渡区然后通过电极流出，这就造成了电流会在过渡区边界造成电流集中。而采用本实例给出的新结构，可以有效降低反向恢复电流。
实施例3
如图3所示，本实施例和实施例2的区别在于：所述过渡区第二导电类型半导体柱42的长度低于有源区第二导电类型半导体柱40的长度，所述终端区第二导电类型半导体柱41的长度低于过渡区第二导电类型半导体柱42的长度。
该实例与例2相比，优点在于通过降低过渡区和终端区第二导电类型半导体柱的长度，使得正向导通时存储在过渡区第一导电类型半导体轻掺杂区域的少子降低，达到降低反向恢复电流的目的。
实施例4
本实施例和实施例1的区别在于：过渡区第一导电类型半导体轻掺杂外延层32和过渡区第二导电类型半导体柱42的载流子寿命均低于所述有源区第一导电类型半导体轻掺杂外延层30和有源区第二导电类型半导体柱40的载流子寿命。这样可以进一步改善体二极管反向恢复过程中的过渡区电流集中。
以上实施例中，制作器件时还可用碳化硅、砷化镓、磷化铟或锗硅等半导体材料代替体硅。以上实施方案也可用于超结二极管、超结IGBT等器件中。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (4)
1.一种超结功率DMOS器件，其特征在于：从器件中心处向边缘方向依次具有有源区、过渡区和终端区，有源区、过渡区和终端区共用金属化漏极(1)以及位于金属化漏极(1)上方的第一导电类型半导体衬底(2)；
有源区由若干个相同的重复元胞构成，每个元胞包括：位于第一导电类型半导体衬底(2)之上的有源区第一导电类型半导体轻掺杂外延层(30)，有源区第一导电类型半导体轻掺杂外延层(30)中还具有有源区第二导电类型半导体柱(40)，所述有源区第二导电类型半导体柱(40)与有源区第一导电类型半导体轻掺杂外延层(30)满足电荷平衡，即有源区第一导电类型半导体轻掺杂外延层(30)的杂质总量等于有源区第二导电类型半导体柱(40)的杂质总量；所述有源区第二导电类型半导体柱(40)的顶部具有第二导电类型半导体体区(50)，第二导电类型半导体体区(50)的内部具有高掺杂的第一导电类型半导体源区(60)和高掺杂的第二导电类型半导体接触区(70)，所述第一导电类型半导体源区(60)和第二导电类型半导体接触区(70)均与金属化源极(80)直接接触；有源区第一导电类型半导体轻掺杂外延层(30)的上表面具有栅氧化层(90)，栅氧化层(90)之上覆盖了多晶硅栅电极(100)；所述栅氧化层(90)和多晶硅栅电极(100)完全覆盖位于第二导电类型半导体体区(50)之间的有源区第一导电类型半导体轻掺杂外延层(30)，且部分覆盖第二导电类型半导体体区(50)和高掺杂的第一导电类型半导体源区(60)；所述多晶硅栅电极(100)与金属化源极(80)之间通过厚氧化层隔离；
终端区包括：位于第一导电类型半导体衬底(2)之上的终端区第一导电类型半导体轻掺杂外延层(31)，终端区第一导电类型半导体轻掺杂外延层(31)中还具有一个或多个终端区第二导电类型半导体柱(41)，所述终端区第二导电类型半导体柱(41)未连接电位；所述终端区第一导电类型半导体轻掺杂外延层(31)和终端区第二导电类型半导体柱(41)的载流子寿命均低于所述元胞区第一导电类型半导体轻掺杂外延层(30)和元胞区第二导电类型半导体柱(40)的载流子寿命；
过渡区位于有源区和终端区之间，包括：位于第一导电类型半导体衬底(2)之上的过渡区第一导电类型半导体轻掺杂外延层(32)，过渡区第一导电类型半导体轻掺杂外延层(32)中还具有一个或多个过渡区第二导电类型半导体柱(42)，过渡区第二导电类型半导体柱(42)的顶部具有第二导电类型半导体等位环(420)，所述第二导电类型半导体等位环(420)的顶部与金属(421)相连，所述金属(421)具有和金属化源极(80)相同的电位。
2.根据权利要求1所述的一种超结功率DMOS器件，其特征在于：多晶硅栅电极(100)为槽栅结构。
3.根据权利要求1所述的一种超结功率DMOS器件，其特征在于：所述过渡区第二导电类型半导体柱(42)的长度低于有源区第二导电类型半导体柱(40)的长度，所述终端区第二导电类型半导体柱(41)的长度低于过渡区第二导电类型半导体柱(42)的长度。
4.根据权利要求1所述的一种超结功率DMOS器件，其特征在于：过渡区第一导电类型半导体轻掺杂外延层(32)和过渡区第二导电类型半导体柱(42)的载流子寿命均低于所述有源区第一导电类型半导体轻掺杂外延层(30)和有源区第二导电类型半导体柱(40)的载流子寿命。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810528613.0A CN108735801A (zh) | 2018-05-29 | 2018-05-29 | 一种超结功率dmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810528613.0A CN108735801A (zh) | 2018-05-29 | 2018-05-29 | 一种超结功率dmos器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108735801A true CN108735801A (zh) | 2018-11-02 |
Family
ID=63936496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810528613.0A Pending CN108735801A (zh) | 2018-05-29 | 2018-05-29 | 一种超结功率dmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108735801A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114823873A (zh) * | 2022-04-28 | 2022-07-29 | 电子科技大学 | 一种超结功率器件终端结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102231390A (zh) * | 2011-06-17 | 2011-11-02 | 浙江大学 | 一种超结结构的纵向双扩散金属氧化物半导体功率器件 |
| CN102738207A (zh) * | 2011-04-07 | 2012-10-17 | 上海华虹Nec电子有限公司 | 超级结器件的终端保护结构及制造方法 |
| US20120273871A1 (en) * | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
| CN105448961A (zh) * | 2015-11-17 | 2016-03-30 | 深圳尚阳通科技有限公司 | 超结器件的终端保护结构 |
-
2018
- 2018-05-29 CN CN201810528613.0A patent/CN108735801A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102738207A (zh) * | 2011-04-07 | 2012-10-17 | 上海华虹Nec电子有限公司 | 超级结器件的终端保护结构及制造方法 |
| US20120273871A1 (en) * | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
| CN102231390A (zh) * | 2011-06-17 | 2011-11-02 | 浙江大学 | 一种超结结构的纵向双扩散金属氧化物半导体功率器件 |
| CN105448961A (zh) * | 2015-11-17 | 2016-03-30 | 深圳尚阳通科技有限公司 | 超结器件的终端保护结构 |
Non-Patent Citations (1)
| Title |
|---|
| 查祎英等: ""快恢复二极管动态雪崩问题及技术发展"", 《电力电子技术》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114823873A (zh) * | 2022-04-28 | 2022-07-29 | 电子科技大学 | 一种超结功率器件终端结构 |
| CN114823873B (zh) * | 2022-04-28 | 2023-10-27 | 电子科技大学 | 一种超结功率器件终端结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105322002B (zh) | 反向传导igbt | |
| CN107768429B (zh) | 一种具有混合导电模式的超结igbt器件 | |
| CN107293579B (zh) | 一种具有低导通压降的超结igbt | |
| CN108389901A (zh) | 一种载流子存储增强型超结igbt | |
| KR101613442B1 (ko) | 절연 게이트형 바이폴라 트랜지스터 | |
| KR20120067938A (ko) | 절연 게이트형 바이폴라 트랜지스터와 그 제조방법 | |
| CN107195678B (zh) | 一种载流子存储增强的超结igbt | |
| CN105185826B (zh) | 一种横向rc-igbt器件 | |
| CN109830524B (zh) | 一种极低反向恢复电荷超结功率vdmos | |
| CN104103691B (zh) | 具有补偿区的半导体器件 | |
| CN110416285A (zh) | 一种超结功率dmos器件 | |
| CN112420694B (zh) | 集成反向肖特基续流二极管的可逆导碳化硅jfet功率器件 | |
| CN108417549A (zh) | 半导体装置及电气设备 | |
| CN111969063B (zh) | 一种具有漏端肖特基接触的超结mosfet | |
| CN109065628A (zh) | 一种体区变掺杂的槽栅dmos器件 | |
| CN108682688A (zh) | 一种具有三维沟道的复合栅igbt芯片 | |
| CN107170801B (zh) | 一种提高雪崩耐量的屏蔽栅vdmos器件 | |
| CN106067799B (zh) | 一种半导体器件 | |
| CN105993076A (zh) | 一种双向mos型器件及其制造方法 | |
| CN106981519A (zh) | 一种高雪崩耐量的超结dmos器件 | |
| CN110061057A (zh) | 一种具有集成隧穿二极管的超结功率mosfet | |
| CN107134488B (zh) | 一种载流子存储增强的绝缘栅双极型晶体管 | |
| CN107768434A (zh) | 一种双向igbt及其制造方法 | |
| CN107170827A (zh) | 一种限定雪崩击穿点的屏蔽栅vdmos器件 | |
| CN109904221B (zh) | 一种超结双向开关 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20181102 |