CN108713315A - 光电转换器件、图像读取装置和图像形成设备 - Google Patents

光电转换器件、图像读取装置和图像形成设备 Download PDF

Info

Publication number
CN108713315A
CN108713315A CN201780016272.2A CN201780016272A CN108713315A CN 108713315 A CN108713315 A CN 108713315A CN 201780016272 A CN201780016272 A CN 201780016272A CN 108713315 A CN108713315 A CN 108713315A
Authority
CN
China
Prior art keywords
pixel
circuit
electrooptical device
signal
timing generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780016272.2A
Other languages
English (en)
Other versions
CN108713315B (zh
Inventor
管野透
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of CN108713315A publication Critical patent/CN108713315A/zh
Application granted granted Critical
Publication of CN108713315B publication Critical patent/CN108713315B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00127—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture
    • H04N1/00249—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture with a photographic apparatus, e.g. a photographic printer or a projector
    • H04N1/00251—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture with a photographic apparatus, e.g. a photographic printer or a projector with an apparatus for taking photographic images, e.g. a camera
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Heads (AREA)

Abstract

提供了光电转换器件，包括：像素阵列，提供有一个或多个线性阵列，所述线性阵列包括线性地布置的多个像素；和多个存储器电路，每个存储器电路提供有存储器单元。每个像素一对一地连接到存储器电路的存储器单元。每一个像素将如下值交替地输出到与该像素对应的存储器单元：指示根据进入像素的入射光的光量生成的电压的光电转换值和指示像素的基准电荷的复位值。每个存储器单元临时地存储从与该存储器单元对应的像素输出的光电转换值和复位值。每个存储器电路以预先确定的次序输出该存储器电路的多个存储器单元的每一个中存储的光电转换值和复位值。

Description

光电转换器件、图像读取装置和图像形成设备
技术领域
本公开在这里总的涉及光电转换器件、图像读取装置和图像形成设备。
背景技术
图像读取装置和图像形成设备提供有比如CCD传感器或者CMOS传感器的光电转换器件(图像传感器)，以捕获图像。特别地，在比如扫描仪的图像读取装置，比如复印机或者打印机/MFP(多功能外围设备)的图像形成设备中，线性传感器用于捕获图像。
先前，扫描仪中使用的线性传感器主要是CCD线性传感器。但是，因为CCD线性传感器输出模拟信号，所以在后级需要模拟信号处理(偏移校正、波形整形、放大、AD转换等)和数据传输。此外，CCD线性传感器需要高电源电压(10V、12V等)，消耗大量电力，且由于大量外围组件难以处理。为了操作CCD线性传感器，将大的负载施加到图像读取装置或者图像形成设备。
相反地，对于区域传感器已经变得流行的CMOS传感器以低电源电压(3.3V、5V等)操作。此外，CMOS传感器的产品通常具有内置的模拟/数字转换器，且在CMOS传感器中执行的CMOS处理促进与外围装置中的数字电路的集成。CMOS区域传感器例如在专利文件1和专利文件2中公开。
少部分的CMOS传感器包括可以用在例如针对办公室设计的打印机/MFP的扫描仪中的CMOS线性传感器。
线性传感器优选地需要提供有CCD线性传感器通常具有的全局快门的功能。此外，线性传感器可以包括多个线性阵列，每个线性阵列包括沿着主扫瞄方向布置的多个像素(例如，分别与三个颜色R/G/B的像素对应的三个线性阵列)。在该情况下，线性传感器优选地需要输出由在各个线性阵列的相同位置的像素获得的光电转换值。但是，不知道现有的CMOS线性传感器是否提供有上述功能。
此外，现有的CMOS传感器输出模拟信号，且CMOS电路与周围数字电路易于集成的优点还未完全地应用。指定用于专门用途(工厂自动化、安全摄像头等)的一部分CMOS线性传感器具有内置的AD转换器。但是，就像针对办公室设计的打印机/MFP的扫描仪，这种CMOS线性传感器具有难以处理的各种/特殊形状、过度的性能和高成本。
引文列表
专利文献
PTL 1日本未审查专利申请公开No.2003-101881
PTL 2日本未审查专利申请公开No.2015-032943
发明内容
本发明的目的在于提供CMOS线性传感器的光电转换器件，其具有比现有装置更低的成本，可以通过全局快门来操作，即使在包括多个线性阵列的情况下也可以有效地操作，且可以容易地与外围电路集成。
根据本发明的方面，一种光电转换器件包括
像素阵列，提供有一个或多个线性阵列，每个线性阵列包括线性地布置的多个像素；和
多个存储器电路，每个存储器电路包括多个存储器单元。
像素阵列中的多个像素一对一地连接到多个存储器电路的多个存储器单元。
多个像素中的每一个将指示根据进入像素的入射光的光量生成的电压的光电转换值和指示像素的基准电荷的复位值交替地输出到与像素对应的存储器单元。
多个存储器单元中的每一个临时地存储从与存储器单元对应的像素输出的光电转换值和复位值。
多个存储器电路中的每一个以预先确定的次序输出在存储器电路的多个存储器单元的相应的存储器单元中存储的光电转换值和复位值。
技术效果
根据本发明的一个方面，可以提供一种CMOS线性传感器的光电转换器件，其具有比现有的装置更低的成本，可以通过全局快门来操作，即使在包括多个线性阵列的情况下也可以有效地操作，且可以容易地与外围电路集成。
附图说明
图1是示出根据第一实施例的光电转换器件的配置的示例的框图。
图2是示意性地示出图1中图示的像素阵列和存储器电路之间的连接配置的示例的图。
图3是示意性地示出根据第一实施例的第一变型的光电转换器件的像素阵列和存储器电路之间的连接配置的示例的图。
图4是示意性地示出根据第一实施例的第二变型的光电转换器件的像素阵列和存储器电路之间的连接配置的示例的图。
图5是示意性地示出根据第一实施例的第三变型的光电转换器件的像素阵列和存储器电路之间的连接配置的示例的图。
图6是示出在图2到图5中图示的每一个像素阵列中的像素的电路配置的示例的图。
图7是示意性地示出根据第一实施例的第四变型的光电转换器件的像素阵列中的像素的电路配置的示例的图。
图8是示出图2中图示的存储器电路的电路配置的示例的图。
图9是示出用于描述图8中图示的存储器电路的操作的时序图的示例的图。
图10是示出图2中图示的可编程增益放大器(PGA)的电路配置的示例的图。
图11是示出用于描述图10中图示的可编程增益放大器(PGA)的操作的时序图的示例的图。
图12是示出在光电转换器件提供有图3中图示的像素阵列和存储器电路的情况下，用于描述图10中图示的可编程增益放大器(PGA)的操作的时序图的示例的图。
图13是示出图1中图示的基准电压生成电路的电路配置的示例的图。
图14是示出根据第一实施例的第五变型的光电转换器件的基准电压生成电路的电路配置的示例的图。
图15是示出图1中图示的扫描电路的配置示例的框图。
图16是示出图15中图示的锁存电路、范围扫描电路和范围指定电路的配置示例的框图。
图17是示出用于描述图16中图示的范围指定电路的操作的时序图的示例的图。
图18是示出用于描述图16中图示的范围扫描电路的操作的时序图的示例的图。
图19是示出根据第一实施例的第六变型的光电转换器件的扫描电路的配置示例的框图。
图20是示出图19中图示的锁存电路、像素扫描电路和像素指定电路的配置示例的框图。
图21是示出用于描述图20中图示的像素指定电路的操作的时序图的示例的图。
图22是示出用于描述图20中图示的像素扫描电路的操作的时序图的示例的图。
图23是示出根据第一实施例的第七变型的光电转换器件的扫描电路的配置示例的框图。
图24是示出图23中图示的锁存电路、像素扫描电路和像素指定电路的配置示例的框图。
图25是示出用于描述图24中图示的像素指定电路的操作的时序图的示例的图。
图26是示出用于描述图24中图示的像素扫描电路的第一操作的时序图的示例的图。
图27是示出用于描述图24中图示的像素扫描电路的第二操作的时序图的示例的图。
图28是示出图1中图示的控制电路的配置示例的框图。
图29是示出根据第一实施例的第八变型的光电转换器件的控制电路的配置示例的框图。
图30是示出根据第二实施例的光电转换器件的配置示例的框图。
图31是示出图30中图示的光电转换器件的组件布局的示例的图。
图32是示出根据第三实施例的光电转换器件的配置示例的框图。
图33是示出图32中图示的从时钟生成电路的配置示例的框图。
图34是示出根据第三实施例的变型的光电转换器件的从时钟生成电路的配置示例的框图。
图35是示出根据第四实施例的图像形成设备的配置示例的框图。
具体实施方式
在下面，将参考附图描述根据实施例的光电转换器件。
[第一实施例]
图1是示出根据第一实施例的光电转换器件的配置示例的框图。图1中图示的光电转换器件包括像素阵列1、存储器电路2-1到2-N、可编程增益放大器(PGA)3-1到3-N、模拟/数字转换器(ADC)4-1到4-N、像素值计算器5-1到5-N、扫描电路6、后处理电路7、基准电压生成电路8和控制电路9。图1中图示的光电转换器件是CMOS线性传感器，且例如用在针对办公室设计的打印机/MFP的扫描仪中。
像素阵列1包括一个或多个线性阵列，每个线性阵列包括线性地布置的多个像素。多个像素中的每一个交替地输出指示根据进入像素的入射光的光量生成的电压的光电转换值，和指示像素中的基准电荷的复位值。光电转换值和复位值是模拟值。在像素阵列1提供有多个线性阵列的情况下，多个线性阵列中的每一个可以对应于彼此不同的多个颜色中的一个颜色。
存储器电路2-1到2-N中的每一个包括多个存储器单元。像素阵列1中的多个像素一对一地耦合到存储器电路2-1到2-N中的多个存储器单元。在像素阵列1包括多个线性阵列的情况下，用于多个线性阵列中的每一个的存储器电路2-1到2-N中的每一个可以耦合到相应的线性阵列中的至少一个像素。多个像素中的每一个将光电转换值和复位值交替地输出到与像素对应的存储器单元。多个存储器单元中的每一个临时地存储从与存储器单元对应的像素输出的作为模拟值的光电转换值和复位值。存储器电路2-1到2-N中的每一个将分别在存储器电路2-1到2-N中的多个存储器单元中存储的光电转换值和复位值以预先确定的次序输出到相应的PGA 3-1到3-N。
在存储器电路2-1到2-N的后级中，分别连接PGA 3-1到3-N。PGA 3-1到3-N中的每一个生成从连接到PGA的存储器电路输出的的每个像素的光电转换值和复位值之间的差值；和基于第一基准电压Vcom的PGA的偏移值，并放大它们。由PGA生成的差值和偏移值是模拟值。PGA 3-1到3-N中的每一个将对于每个像素生成和放大的差值和偏移值交替地输出到相应的ADC 4-1到4-N。对PGA 3-1到3-N中的每一个设置控制电路9的增益变量。例如，对PGA3-1到3-N，可以设置根据包括输出光电转换值和复位值的像素的线性阵列的颜色可变的增益。
在PGA 3-1到3-N的后级中，分别连接ADC 4-1到4-N。ADC 4-1到4-N中的每一个基于彼此不同的多个第二基准电压Vad1到VadK，将从连接到ADC的PGA输出的差值和偏移值从模拟值转换为数字值。ADC 4-1到4-N中的每一个将作为具有数据宽度W1的数字值的差值和偏移值输出到相应的像素值计算器5-1到5-N。
在ADC 4-1到4-N的后级中，分别连接像素值计算器5-1到5-N。像素值计算器5-1到5-N中的每一个基于从连接到像素值计算器的ADC输出的差值和偏移值，计算每个像素的像素值，临时存储像素值，并在控制电路9的控制下将像素值输出到扫描电路6。
存储器电路2-1到2-N配置沿着线性阵列的纵向布置的第一电路组(存储器电路2)。PGA 3-1到3-N配置沿着线性阵列的纵向布置的第二电路组(PGA 3)。ADC 4-1到4-N配置沿着线性阵列的纵向布置的第三电路组(ADC 4)。像素值计算器5-1到5-N配置沿着线性阵列的纵向布置的第四电路组(像素值计算器5)。布置第一到第四电路组2到5，从而在与线性阵列的纵向正交的方向中以该次序从像素阵列1移开。
扫描电路6临时存储从各个像素值计算器5-1到5-N输出的多个像素的像素值，并将多个像素的像素值的至少一部分以指定次序输出到后处理电路7。扫描电路6将作为具有数据宽度W2的数字值的像素值输出到后处理电路7。
后处理电路7执行用于从扫描电路6输出的像素值的规定数字数据处理，并输出具有数据宽度W3的数字值的图像数据信号。存储器电路2-1到2-N之后的各级中的各个电路配置N个单独的处理系统。处理系统可以具有彼此不同的特性(增益等)。因此，后处理电路7可以校正由于处理系统的不同特性而发生的像素值中的差异。此外，后处理电路7可以将像素值乘以预定值的系数，从而取决于要输出的图像数据信号的数据宽度W3，发送没有饱和的像素值。此外，后处理电路7可以通过时分复用执行串行化处理，以使得要输出的图像数据信号的数据宽度W3小于输入的像素值的数据宽度W2。
基准电压生成电路8是基于公共的第三基准电压生成第一基准电压Vcom和多个第二基准电压Vad1到VadK的基准电压源。基准电压生成电路8将第一基准电压Vcom发送到PGA3-1到3-N，并将多个第二基准电压Vad1到Vadk发送到ADC 4-1到4-N。
控制电路9包括生成用于像素阵列1、存储器电路2-1到2-N、PGA 3-1到3-N、ADC 4-1到4-N、像素值计算器5-1到5-N、扫描电路6和后处理电路7的定时信号的至少一个定时发生器。
接下来，将描述图1中图示的光电转换器件的组件的配置和操作。
首先，将描述像素阵列1的配置和操作。
图2是示意性地示出图1中图示的像素阵列1和存储器电路2-1到2-N之间的连接配置的示例的图。像素阵列1包括三个线性阵列，每个包括线性地布置的多个像素11，即，B像素的线性阵列12B，G像素的线性阵列12G和R像素的线性阵列12R。在像素阵列1包括多个线性阵列的情况下，多个线性阵列可以对应于彼此不同的多个颜色(例如，R、G和B)。存储器电路2-1到2-N中的每一个具有一个像素11的宽度。对于线性阵列12B、12G和12R中的每一个，存储器电路2-1到2-N中的每一个连接到线性阵列的一个像素11。对于不同颜色的线性阵列，例如，布置不同滤色器。
图3是示意性地示出根据第一实施例的第一变型的光电转换器件的像素阵列1A和存储器电路2A-1到2A-N之间的连接配置的示例的图。像素阵列1A包括六个线性阵列，每个包括线性地布置的多个像素11，即，B像素的线性阵列12Ba、12Bb，G像素的线性阵列12Ga、12Gb和R像素的线性阵列12Ra、12Rb。在像素阵列1包括多个线性阵列的情况下，多个线性阵列中的每一个可以对应于多个颜色之一，或者两个或更多线性阵列可以对应于相同颜色。在像素阵列1A中，六个线性阵列彼此分开。存储器电路2A-1到2A-N中的每一个具有与像素11的大小相同的宽度，且连接到线性阵列12Ba、12Bb、12Ga、12Gb、12Ra和12Rb中的每一个的像素11。
图4是示意性地示出根据第一实施例的第二变型的光电转换器件的像素阵列1B和存储器电路2A-1到2A-N之间的连接配置的示例的图。像素阵列1B提供有B像素的线性阵列12Bc，G像素的线性阵列12Gc和R像素的线性阵列12Rc，每个线性阵列具有彼此接触的两个线性阵列，包括线性地布置的多个像素11。线性阵列12Bc、12Gc和12Rc对应于图3中图示的线性阵列12Ba、12Bb、12Ga、12Gb、12Ra和12Rb当中，与相同颜色对应的两个线性阵列彼此接触的状态。存储器电路2A-1到2A-N中的每一个连接到线性阵列12Bc、12Gc、12Rc中的每一个的两个像素11，即在与线性阵列中的每一个的纵向正交的方向上彼此相邻的两个像素11。
图5是示意性地示出根据第一实施例的第三变型的光电转换器件的像素阵列1和存储器电路2B-1到2B-N之间的连接配置的示例的图。像素阵列1具有与图2中图示的像素阵列1相同的配置。存储器电路2B-1到2B-N中的每一个具有与两个像素11的大小相同的宽度，并连接到线性阵列12B、12G和12R中的每一个的两个像素11，即，在线性阵列中的每一个的纵向上彼此相邻的两个像素11。
如图2到图5中所示，存储器电路2-1到2-N中的每一个例如可以连接到像素阵列1、1A或者1B中彼此相邻的多个像素11，即，在像素阵列的行方向和/或列方向上彼此相邻的多个像素11。
接下来，将描述像素11的配置和操作。
图6是示出在图2到图5中图示的像素11的电路配置的示例的图。像素11包括光电二极管PD和开关元件QTX、QRT和QSF。将电源电压AVDD和复位电压AVDD_RT施加到像素11。此外，将定时信号(以预定序列改变的控制信号)RT和TX从控制电路9输入到像素11。光电二极管PD是光电转换元件，其根据进入像素11的入射光的光量而生成电荷并保持电荷。开关元件QTX是当定时信号TX是高电平时将光电二极管PD中的电荷转移到浮动扩散FD的节点的转移晶体管。开关元件QRT是当定时信号RT是高电平时将节点FD的电势复位到复位电压AVDD_RT的复位晶体管。开关元件QSF是减小节点FD相对于像素11的输出端子的阻抗、放大节点FD的电势和将电势从像素11的输出端子作为输出值Pix_out输出的放大晶体管。
当光进入光电二极管PD时，在光电二极管PD的区域中生成和保持电荷。在定时信号TX是低电平的情况下，当定时信号RT改变为高电平时，将节点FD的电势复位到复位电压AVDD_RT。在定时信号RT从高电平复位到低电平之后，节点FD的电势是指示像素11的基准电荷的复位值。在定时信号是低电平的情况下，当定时信号TX改变为高电平时，电荷从光电二极管PD转移到节点FD，且在节点FD生成根据入射光的光量的电势。在光电二极管PD的所有电荷转移到节点FD之后，并且在定时信号TX从高电平复位到低电平之后，节点FD的电势是指示根据进入像素11的入射光的光量而生成的电压的光电转换值。在图6中图示的像素中，节点FD的电势由开关元件QSF放大，且从像素11作为输出值Pix_out输出。像素11在控制电路9的控制下交替地输出光电转换值和复位值作为输出值Pix_out。
图7是示意性地示出根据第一实施例的第四变型的光电转换器件中的像素11A的电路配置的示例的图。图7中图示的像素11A除图6中图示的像素11的组件之外，进一步包括开关元件QSL。定时信号SL从控制电路9输入到像素11A。开关元件QSL是当定时信号SL是高电平时将开关元件QSF连接到像素11A的输出端子的选择晶体管。在图7中图示的像素11A中，仅当定时信号SL是高电平时，节点FD的电势从像素11A作为输出值Pix_out输出。
接下来，将描述存储器电路2-1到2-N的配置和操作。
图8是示出图2中图示的存储器电路2-1的电路配置的示例的图。存储器电路2-1包括多个存储器单元21-1到21-M。存储器单元21-1到21-M一对一地连接到像素阵列1中的多个像素11-1到11-M。存储器单元21-1到21-M连接到像素阵列1中彼此相邻的多个像素11，如图2到图5所示。
存储器单元21-1临时存储作为输出值Pix_out1从与存储器单元21-1对应的像素11-1输出的光电转换值和复位值。存储器单元21-1包括开关元件Mwt、Mrd、Mres和Msig、电容器Cres和Csig以及电流源Iib。作为输出值Pix_out1从与存储器单元21-1对应的像素11-1输出的光电转换值和复位值交替地输入到存储器单元21-1。定时信号W1、Rd_1、Res_1和Sig_1从控制电路9输入到存储器单元21-1。电容器Cres是用于存储复位值的模拟存储器，且电容器Csig是用于存储光电转换值的模拟存储器。电流源Iib连接到存储器单元21-1的输入端子(像素11-1的输出值Pix_out1输入到的端子)，且偏置电流供应到存储器单元21-1的输入端子。在存储器单元21-1的输入端子和输出端子之间顺序地连接开关元件Mwt和Mrd。当定时信号Wt是高电平时，开关元件Mwt允许到存储器单元21-1中的写入。当定时信号Rd_1是高电平时，开关元件Mrd允许从存储器单元21-1的读出。开关元件Mwt和Mrd之间的节点经由开关元件Mres连接到电容器Cres，且此外经由开关元件Msig连接到电容器Csig。当定时信号Res_1是高电平时，开关元件Mres允许到电容器Cres的写入和从电容器Cres的读出。当定时信号Sig_1是高电平时，开关元件Msig允许到电容器Csig的写入和从电容器Csig的读出。从电容器Cres和Csig交替地读出的光电转换值和复位值作为输出值Me_r1从存储器单元21-1输出。
其他存储器单元21-2到21-M也以与存储器单元21-1相同的方式配置。
存储器电路2-1以预先确定的次序输出各个存储器单元21-1到21-M中存储的光电转换值和复位值。存储器电路2-1进一步包括开关元件Mcr和Mo、电流源Iob和电压源Vcr。将定时信号Cr从控制电路9输入到存储器单元21-1。存储器单元21-1到21-M的输出端子连接到公共节点Me_r。节点Me_r经由开关元件Mcr连接到电压源Vcr。当定时信号Cr是高电平时，开关元件Mcr将节点Me_r的电压初始化为电压源Vcr的初始化电势。节点Me_r进一步连接到开关元件Mo的栅极。开关元件Mo是由来自电流源Iob的偏置电流偏置的输出晶体管。节点Me_r的电压经由开关元件Mo作为输出值Me_out1输出。
图9是示出用于描述图8中图示的存储器电路2-1的操作的时序图的示例的图。当定时信号Wt是高电平时，允许像素11-1到11-M的输出值Pix_out1到Pix_outM到与像素11-1到11-M对应的存储器单元21-1到21-M的写入。当像素11-1到11-M的输出值Pix_out1到Pix_outM是复位值时，通过将定时信号Res_1到Res_M设置为高电平，将复位值写入到存储器单元21-1到21-M的电容器Cres中。当像素11-1到11-M的输出值Pix_out1到Pix_outM是光电转换值时，通过将定时信号Sig_1到Sig_M设置为高电平，将光电转换值写入到存储器单元21-1到21-M的电容器Csig中。此外，当定时信号Rd_1到Rd_M是高电平时，允许光电转换值和复位值从存储器单元21-1到21-M的读出。通过将定时信号Sig_1到Sig_M设置为高电平，从存储器单元21-1到21-M的电容器Csig读出光电转换值。通过将定时信号Res_1到Res_M设置为高电平，从存储器单元21-1到21-M的电容器Cres读出复位值。读出的光电转换值和复位值从存储器电路2-1作为输出值Me_out1输出。注意到，为了减小寄生电容关于节点Me_r的影响，当定时信号Sig_1到Sig_M和Res_1到Res_M两者都是低电平时，通过将定时信号Cr设置为高电平来初始化节点Me_r的电压。
其他存储器电路2-2到2-N也以与存储器电路2-1相同的方式配置。
根据图2中图示的存储器电路2-1到2-N，在存储器电路中处理在像素阵列1彼此相邻且具有彼此不同的颜色的多个像素的像素值，且由此可以控制性能恶化，可以有效地使用处理系统的吞吐量，且可以减小电路的面积。
接下来，将描述PGA 3-1到3-N的配置和操作。
图10是示出图2中图示的可编程增益放大器(PGA)3-1的电路配置的示例的图。PGA3-1包括运算放大器31、开关元件SWs1到SWs3、SWf1到SWf3和SWrst以及电容器Cs1到Cs3和Cf1到Cf3。输出值Me_out1从存储器电路2-1输入到PGA 3-1，且基准电压Vcom从基准电压生成电路8输入到PGA 3-1。此外，定时信号Ss1到Ss3和Sf1到Sf3从控制电路9输入到PGA 3-1。开关元件SWs1到SWs3、SWf1到SWf3和SWrst在相应的定时信号Ss1到Ss3和Sf1到Sf3是高电平时导通，且在定时信号是低电平时关断。开关元件SWs1到SWs3在控制电路9的控制下选择电容器Cs1到Cs3的组合，且由此设置输入侧的运算放大器31的电容。开关元件SWf1到SWf3在控制电路9的控制下选择电容器Cf1到Cf3的组合，且由此设置返回侧的运算放大器31的电容。开关元件SWrst复位电容器Cf1到Cf3的电容。在图10中图示的PGA 3-1中，根据由开关元件SWs1到SWs3选择的输入侧的电容之和与由开关元件SWf1到SWf3选择的返回侧的电容之和的比率，确定PGA 3-1的增益(Cs/Cf)。控制开关元件SWf1到SWf3从而确定增益，且控制开关元件SWs1到SWs3以使得除确定增益之外，还除去输入信号中不必要的变化。开关元件SWrst定义输入侧和返回侧的电容的初始状态。基准电压Vcom用于定义PGA 3-1的操作电势。PGA 3-1放大从连接到PGA 3-1的存储器电路2-1输出的每个像素的光电转换值和复位值之间的差值，基于基准电压Vcom而放大PGA 3-1的偏移值，并交替地输出差值和偏移值作为输出值Amp_out1。
图11是示出用于描述图10中图示的可编程增益放大器(PGA)的操作的时序图的示例的图。图11图示像素阵列1如图2中图示地那样配置，且三个像素11(R像素、G像素和B像素)的信号(光电转换值和复位值)输入到PGA 3-1的情况。指定用于R像素的信号、G像素的信号和B像素的信号的增益假定为彼此不同。
首先，在将R像素的光电转换值Sig输入到PGA 3-1之前，将定时信号Ss1到Ss3设置为低电平，将定时信号Srst设置为高电平，且将定时信号Sf1到Sf3维持先前状态。此时，存储器电路2-1与PGA 3-1分离，初始化电容器Cf1到Cf3，PGA 3-1输出其中基准电压Vcom与PGA 3-1的偏移重叠的电压值Vcom’。
接下来，紧接在将R像素的光电转换值Sig输入到PGA 3-1之前，控制开关元件SWf1到SWf3以使得对于R像素的信号设置指定增益。然后，当输入R像素的光电转换值Sig时，控制开关元件SWs1到SWs3以使得对于R像素的信号设置指定增益。然后，当稳定R像素的光电转换值Sig时，定时信号Srst从高电平切换到低电平以使得解除复位，且PGA 3-1输出以指定增益确定的偏移值Ofs_r。偏移值Ofs_r通过将其中当解除复位时开关元件SWrst中的馈通噪声电荷保持的电容器Cs1到Cs3和Cf1到Cf3的电压与在复位期间从PGA 3-1输出的电压值Vcom’相加而获得。偏移值Ofs_r的电平与光电转换值Sig不相关，且由基准电压Vcom、运算放大器31和开关元件SWrst的规格以及增益Cs/Cf确定。
接下来，紧接在R像素的光电转换值Sig的时段结束之前，开关元件SWs1到SWs3从高电平切换到低电平，且存储器电路2-1与PGA 3-1分离。当开关元件SWs1到SWs3关断时发生的馈通噪声保持在电容器Cs1到Cs3和Cf1到Cf3中。馈通噪声也与来自PGA 3-1的输出值Amp_out1重叠。参考图11，在输出值Amp_out1的波形中，在偏移值Ofs_r的时段结束之后的信号电平变得大于偏移值Ofs_r的电平。增加量指示馈通噪声。然后，控制开关元件SWs1到SWs3以使得当输入R像素的复位值Res时，再次设置指定用于R像素的信号的增益。此时，通过以指定增益放大光电转换值Sig和复位值Res之间的差值而获得的电压值作为差值Img_r输出。注意到在差值Img_r中，也重叠偏移值Ofs_r。此时，因为电容器Cs1到Cs3和Cf1到Cf3中保持的馈通噪声释放到PGA 3-1的输入端子，所以消除当开关元件SWs1到SWs3关断时发生的噪声。当开关元件SWs1到SWS3关断时发生的噪声不影响差值Img_r的电平。
以下将更详细地描述从光电转换值Sig和复位值Res生成差值Img_r的机制。当开关元件SWrst导通时，经由开关元件SWr1到SWr3和SWrst复位电容器Cf1到Cf3中的电荷。此时，因为运算放大器31操作为输入到非反相输入端的基准电压Vcom的电压跟随器，所以在反相输入端的电势成为“Vcom’＝Vcom+运算放大器的偏移”。此外，当开关元件SWs1到SWs3导通时，连接存储器电路2-1，且“Sig–Vcom’”在电容器Cs1到Cs3中充电(Sig采样)。然后，当开关元件SWrst关断时，“Sig–Vcom’”保持在电容器Cs1到Cs3中。从此时起，在PGA 3-1的输入端的电压的改变反转且以Cs/Cf的比率放大，且作为偏移值Ofs_r输出。在图11中，为了简化图示，省略来自存储器电路2-1的输出值Me_out1中包括的随机噪音，且来自PGA 3-1的输出值Amp_out1的波形不包括噪声。但是，实际上，电压值的保持和放大可能受来自存储器电路2-1的输出值Me_out1中包括的随机噪音影响。接下来，通过关断开关元件SWs1到SWs3，分开存储器电路201，且阻挡像素11的复位噪声。当处理相同像素的光电转换值Sig和复位值Res时，即使不分开存储器电路2-1，因为执行复位操作，所以像素11的复位噪声对于光电转换值Sig和复位值Res之间的差值也具有很少影响。相反地，因为当处理像素的复位值Res和下一像素的光电转换值Sig时像素11的复位噪声被放大，所以将发生电路饱和，且可能生成异常操作。接下来，当通过将开关元件SWs1到SWs3再次导通而连接存储器电路2-1时，出现作为电容器Cs1到Cs3中保持的“Sig–Vcom’”与当前“Sig–Vcom’”之间的差值的“Sig–Res”。“Sig–Res”在电容器Cs1到Cs3中充电(或者放电)，且电荷流入电容器Cf1到Cf3中，因此“Sig–Res”的差值反转且以指定放大因数放大。
然后，类似地，输入G像素的光电转换值Sig和复位值Res，且输出G像素的偏移值Ofs_g和差值Img_g。此外，类似地，输入B像素的光电转换值Sig和复位值Res，且输出B像素的偏移值Ofs_b和差值Img_b。
其他PGA 3-2到3-N也以与PGA 3-1相同的方式配置。
根据参考图11描述的PGA 3-1到3-N的操作，通过改变每个颜色的增益，可以减小来自光源的发光光谱的差异的影响，且由此可以控制性能恶化。
图12是示出在光电转换器件提供有图3中图示的像素阵列1A和存储器电路2A-1到2A-N的情况下，用于描述图10中图示的可编程增益放大器(PGA)3-1的操作的时序图的示例的图。图12图示像素阵列如图3中图示地那样配置，且六个像素11(R1像素、R2像素、G1像素、G2像素、B1像素和B2像素)的信号(光电转换值和复位值)输入到PGA 3-1的情况。相同颜色的信号的增益假定为相同，且不同颜色的信号的增益假定为彼此不同。R1像素、R2像素、G1像素、G2像素、B1像素和B2像素的光电转换值和复位值作为来自存储器2A-1的输出值Me_out1顺序地输入到PGA 3-1。PGA 3-1顺序地输出R像素的偏移值Ofs_r、R1像素的差值Img_r1，R像素的偏移值Ofs_r、R2像素的差值Img_r2、G像素的偏移值Ofs_g、G1像素的差值Img_g1、G像素的偏移值Ofs_g、G2像素的差值Img_g2、B像素的偏移值Ofs_b、B1像素的差值Img_b1、B像素的偏移值Ofs_b和B2像素的差值Img_b2。
接下来，将描述基准电压生成电路8的配置和操作。
图13是示出图1中图示的基准电压生成电路8的电路配置的示例的图。基准电压生成电路8包括运算放大器81、阶梯电阻电路82、选择器83和83-1到83-K、缓存电路84和84-1到84-K、电阻器Rs和Rf以及电压源Vref。电压源Vref是嵌入式带隙基准或者外部电压源，且生成恒定的基准电压。电压源Vref的基准电压由运算放大器81以及电阻器Rs和Rf以恒定放大倍率放大，且通过由电阻器Rt和Rb以及阶梯电阻电路82以所需梯级划分所需电压范围而生成多个基准电压。如上划分的多个基准电压在控制电路9的控制下由选择器83和83-1到83-K选择，且通过缓存电路84和84-1到84-K作为基准电压Vcom和Vad1到VadK输出。选择器83选择用于PGA 3-1到3-N的基准电压，并经由缓存电路84输出所选的电压作为基准电压Vcom。选择器83-1到83-K选择分别用于ADC 4-1到4-N的基准电压，并分别经由缓存电路84-1到84-K输出所选的电压作为基准电压Vad1到VadK。
根据图13中图示的基准电压生成电路8，一个电路生成基准电压Vcom和基准电压Vad1到VadK两者，且由此可以减小由于基准电压的变化导致的图像数据信号的偏移的变化。
图14是示出根据第一实施例的第五变型的光电转换器件的基准电压生成电路8A的电路配置的示例的图。图14中图示的基准电压生成电路8A除图13中图示的基准电压生成电路8的组件之外，还包括选择器85a和85b、缓存电路86a和86b以及阶梯电阻电路87。在图14中图示的基准电压生成电路8A中，其中通过由电阻器Rt和Rb以及阶梯电阻电路82划分而生成多个基准电压的部分与图8中图示的基准电压生成电路8相同。选择器85a和85b在控制电路9的控制下选择分别指示ADC 4-1到4-N的转换范围的上限和下限的基准电压，并将所选的电压分别经由缓存电路86a和86b作为基准电压Vada和Vadb输出。缓存电路86a和86b在控制电路9的控制下，可以在低阻抗(例如，与其他缓存电路84和84-1到84-J相同的阻抗)和从输出端观察到的高阻抗之间切换。基准电压Vada和Vadb分别是最大和最小的所需基准电压，且不一定需要实际地选为ADC 4-1到4-N的基准电压。此外，当基准电压生成电路包括缓存电路86a和86b时，由去耦电容器控制基准电压的变化，且代替电压源Vref，基准电压可以从外部电压源供应到基准电压生成电路8A。
接下来，将具体描述扫描电路6的配置和操作。
图15是示出图1中图示的扫描电路的配置示例的框图。扫描电路6顺序地输出像素阵列1中的指定范围中的多个像素11的像素值。扫描电路6包括锁存电路61-1到61-N、范围扫描电路62和范围指定电路63。传输时钟信号、传输允许信号、扫描时钟信号、扫描起始信号、范围指定信号和范围指定时钟信号从控制电路9输入到扫描电路6。传输时钟信号和传输允许信号也输入到像素值计算器5-1到5-N中。根据传输时钟信号和传输允许信号，由像素值计算器5-1到5-N计算的多个像素的像素值分别发送到扫描电路6的锁存电路61-1到61-N并存储。范围指定单元63根据范围指定信号和范围指定时钟信号，指定为了将像素值发送到后处理电路7而从其读出(扫描)像素值的像素的范围，并将指示像素范围的控制信号发送到范围扫描电路62。范围扫描电路62根据扫描起始信号和扫描时钟信号，和根据来自范围指定电路63的控制信号，顺序地读出锁存电路61-1到61-N中存储的像素值当中的指定范围中的像素值。
图16是示出图15中图示的锁存电路61-1、范围扫描电路62和范围指定电路63的配置的示例的框图。锁存电路61-1包括锁存器LH1到LHM。锁存电路61-1中的锁存器LH1到LHM的数目与在连接到锁存电路61-1的像素值计算器5-1的上游侧连接到存储器电路2-1的像素11的数目相同。从像素值计算器5-1发送的多个像素的像素值(即，连接到存储器电路2-1的M个像素11的像素值)分别存储在锁存器LH1到LHM中。其他锁存电路61-2到61-N以与锁存电路61-1相同的方式配置。范围扫描电路62包括移位寄存器SS1到SSM、...、和选择器SELa1到SELaM、...。范围指定电路63包括移位寄存器RS1到RSM、...。
在范围指定电路63中，范围指定信号输入到移位寄存器RS1到RSM、...的D端子，并从Q端子输出，且范围指定时钟信号输入到CK端子。移位寄存器RS1到RSM、...在范围指定时钟信号的上升沿从D端子取出范围指定信号，并从Q端子输出信号。
在范围扫描电路62中，将扫描起始信号输入到移位寄存器SS1的D端子和选择器SELa1到SELaM、...的B端子。将扫描时钟信号输入到移位寄存器SS1到SSM、...的CK端子。移位寄存器SS1到SSM、...的Q端子连接到选择器SELa1到SELaM、...的A端子和锁存器LH1到LHM的EN端子。选择器SELa1到SELaM、...的Q端子连接到移位寄存器SS1到SSM、...的D端子。因此，移位寄存器SS1到SSM、...中的每一个经由选择器SELa1到SELaM、...之一连接到后级中的移位寄存器。来自范围指定电路63的移位寄存器RS1到RSM、...的Q端子的输出信号分别作为来自范围指定电路63的控制信号输入到移位寄存器SS1到SSM、...的OE端子和选择器SELa1到SELaM、...的SA端子。当移位寄存器SS1到SSM、...的OE端子是高电平时，允许来自Q端子的输出。当选择器SELa1到SELaM、...的SA端子是高电平时，选择输入到A端子的信号并从Q端子输出。当SA端子是低电平时，选择输入到B端子的信号并从Q端子输出。当来自范围指定电路63的控制信号是高电平时，移位寄存器SS1到SSM、...在CK端子的扫描时钟信号的上升沿从D端子取出来自前级的信号，并从Q端子输出。将从移位寄存器SS1到SSM、...的Q端子输出的信号输入到选择器SELa1到SELaM、...的A端子。当选择器SELa1到SELaM、...的SA端子是高电平时，将信号发送到后级。当来自范围指定电路63的控制信号是低电平时，移位寄存器SS1到SSM、...从Q端子输出低电平信号，而无论D端子上的电平如何，且选择器SELa1到SELaM、...将输入到B端子的扫描起始信号发送到后级。
当EN端子是高电平时，锁存器LH1到LHM从Q端子输出存储的像素值。当EN端子是低电平时，锁存器不输出像素值，且Q端子具有高阻抗。
图17是示出用于描述图16中图示的范围指定电路63的操作的时序图的示例的图。输入到范围指定电路63的范围指定信号的每一位根据范围指定时钟信号在移位寄存器RS1到RSM、...上顺序地移位。此时，范围指定信号在从起始像素到结束像素的指定范围上总是为高，且对于其他像素是低电平。范围指定时钟信号在与移位寄存器RS1到RSM、...的级数(可以由范围指定信号指定的像素的最大数目)相同的时钟数停止。如图17所示，在指定像素的范围之后，与指定范围内的像素对应的移位寄存器RS1到RSM、...的内容成为高电平。
图18是示出用于描述图16中图示的范围扫描电路62的操作的时序图的示例的图。扫描起始信号具有扫描时钟信号的一个时钟的时间长度。输入到范围扫描电路62的扫描起始信号根据扫描时钟信号在指定范围内顺序地移位。因此，如图18所示，仅指定范围内的像素的像素值从扫描电路顺序地输出到后处理电路。
当配置像素阵列1和存储器电路2-1到2-N时，如图2所示，例如，用于锁存电路61-1到61-N中的每一个的扫描电路6可以同时输出读出的R像素的像素值、G像素的像素值和B像素的像素值。因此，扫描电路6的输出侧的数据宽度W2大于ADC 4-1到4-N的输出侧的总线宽度W1。例如，数据宽度W2可以具有24位或者36位的总线宽度。
在图16中，仅图示了对应于锁存电路61-1的范围扫描电路62的一部分和范围指定电路63的一部分。与其他锁存电路61-2到61-N对应的剩余部分以与图16中图示的部分相同的方式配置。
根据如图15所示的其中仅读出和输出所需范围内的像素的像素值的扫描电路6，可以减小后级中的数据传输的成本和处理成本。
图19是示出根据第一实施例的第六变型的光电转换器件的扫描电路6A的配置示例的框图。扫描电路6A顺序地输出像素阵列1中的多个指定像素11的像素值。代替如图15所示的扫描电路6中的范围扫描电路62和范围指定电路63，如图19所示的扫描电路6A提供有像素扫描电路64和像素指定电路65。代替如图15所示的范围指定信号和范围指定时钟信号，像素指定信号和像素指定时钟信号从控制电路9输入到扫描电路6A。像素指定电路65根据像素指定信号和像素指定时钟信号，指定从其读出要发送到后处理电路7的像素值的像素，并将指示像素的控制信号发送到像素扫描电路64。像素扫描电路64根据扫描起始信号和扫描时钟信号并根据来自像素指定电路65的控制信号，顺序地读出锁存电路61-1到61-N中的扫描像素的像素值。
图20是示出如图19所示的锁存电路61-1、像素扫描电路64和像素指定电路65的配置示例的框图。像素扫描电路64和像素指定电路65以与图16中图示的范围扫描电路62和范围指定电路63相同的方式配置。
图21是示出用于描述图20中图示的像素指定电路65的操作的时序图的示例的图。输入到像素指定电路像素65的像素指定信号的每一位根据像素指定时钟信号在移位寄存器RS1到RSM...上顺序地移位。此时，像素指定信号以像素指定时钟信号中的一个时钟的时段为单位，仅对于要读出的像素是高电平。如图21所示，在指定像素之后，与指定像素对应的移位寄存器RS1到RSM、...的内容成为高电平。
图22是示出用于描述图20中图示的像素扫描电路64的操作的时序图的示例的图。输入到像素扫描电路64的扫描起始信号根据扫描时钟信号仅对于指定像素顺序地移位。因此，如图22所示，仅指定像素的像素值从扫描电路6顺序地输出到后处理电路7。
根据扫描电路6A，如图19所示，在如权利要求1所述的光电转换器件中，仅输出所需像素的像素值，且因此，可以减小后级中的数据传输的成本和处理成本。根据如图19所示的扫描电路6A，与如图15所示的情况相比可以减小数据量。
图23是示出根据第一实施例的第七变型的光电转换器件的扫描电路6B的配置示例的框图。扫描电路6B以沿着像素阵列1的指定方向布置多个像素的次序顺序地输出多个像素11的像素值。代替如图19所示的像素扫描电路64，如图23所示的扫描电路6B提供有像素扫描电路66。扫描方向信号进一步从控制电路9输入到扫描电路6B。像素扫描电路64根据扫描起始信号、扫描时钟信号和扫描方向信号并根据来自像素指定电路65的控制信号，顺序地读出锁存电路61-1到61-N中的扫描像素的像素值。
图24是示出如图23所示的锁存电路61-1、像素扫描电路66和像素指定电路65的配置示例的框图。
如图24所示的像素指定电路65以与如图20所示的像素指定电路65相同的方式配置。
除如图20所示的像素扫描电路64的组件之外，像素扫描电路66包括选择器SELb1到SELbM。在像素扫描电路66中，将扫描起始信号输入到在选择器SELb1到SELbM的阵列的一端的选择器SELb1的A端子，和在阵列的另一端的选择器SELbM的B端子。将扫描时钟信号输入到移位寄存器SS1到SSM的CK端子。将扫描方向信号输入到选择器SELb1到SELbM的SA端子。选择器SELb1到SELbM的Q端子连接到移位寄存器SS1到SSM的D端子，和连接到选择器SELa1到SELaM的B端子。移位寄存器SS1到SSM的Q端子连接到选择器SELa1到SELaM的A端子，和连接到锁存器LH1到LHM的EN端子。选择器SELa1到SELaM的Q端子连接到后级选择器SELb2到SELbM的A端子，和连接到前级选择器SELb1到SELb(M-1)的B端子。因此，移位寄存器SS1到SSM中的每一个经由选择器SELa1到SELaM之一和经由选择器SELb1到SELbM之一连接到后级移位寄存器。选择器SELb1到SELbM总的来说选择相对于连接到Q端子的移位寄存器的、来自前级移位寄存器的输出信号和来自后级移位寄存器的输出信号之一，并从Q端子输出输出信号。将来自像素指定电路65的移位寄存器RS1到RSM的Q端子的输出信号作为来自像素指定电路65的控制信号输入到移位寄存器SS1到SSM的OE端子，和输入到选择器SELa1到SELaM的SA端子。
当来自像素指定电路65的控制信号是高电平时，移位寄存器SS1到SSM在CK端子的扫描时钟信号的上升沿从D端子取出来自前级的信号，并从Q端子输出。将从移位寄存器SS1到SSM的Q端子输出的信号输入到选择器SELa1到SELaM的A端子。当选择器SELa1到SELaM的SA端子是高电平时，将信号发送到前级移位寄存器和后级移位寄存器。当来自像素指定电路65的控制信号是低电平时，移位寄存器SS1到SSM从Q端子输出低电平信号，而无论D端子的电平如何，且选择器SELa1到SELaM将输入到B端子的来自选择器SELb1到SELbM的输出信号发送到后级。当扫描方向信号是高电平时，选择器SELb1到SELbM选择相对于连接到Q端子的移位寄存器的、来自前级移位寄存器的输出信号，并从Q端子输出输出信号。当扫描方向信号是低电平时，选择器SELb1到SELbM选择相对于连接到Q端子的移位寄存器的、来自后级移位寄存器的输出信号，并从Q端子输出输出信号。
图25是示出用于描述图24中图示的像素指定电路65的操作的时序图的示例的图。如图24所示的像素指定电路65以与如图20所示的像素指定电路65同样的方式操作(参见图21)。
图26是示出用于描述图24中图示的像素扫描电路66的第一操作的时序图的示例的图。图26图示扫描方向信号是高电平(H)，且以前向扫描指定像素的像素值的情况。图27是示出用于描述图24中图示的像素扫描电路66的第二操作的时序图的示例的图。图27图示扫描方向信号是低电平(L)，且以向后的方向扫描指定像素的像素值的情况。根据如图26和图27所示的任意操作，指定像素的像素值被顺序地读出和输出到后处理电路。
根据如图23所示的扫描电路6B，在平板型、纸张通过型等的文档扫描仪中，即使文档和光电转换器件之间的相对移动方向改变，也可以扫描文档。
参考图23到图26，已经描述了以前向或者后向顺序地输出像素阵列1中的多个指定像素11的像素值的操作。类似地，也在顺序地输出像素阵列1中的指定范围中的多个像素11的像素值的情况下(参见图15到图18)，可以以前向或者后向输出多个像素的像素值。
接下来，将描述后处理电路7的配置和操作。
如上所述，后处理电路7可以将像素值乘以预定值的系数，从而取决于要输出的图像数据信号的数据宽度W3，发送没有饱和的像素值。在该情况下，后处理电路7可以乘以用于不同颜色的不同系数。在下面，作为示例，将描述ADC 4-1到4-N的输出信号的数据宽度是12位(0到4095)，且从后处理电路7输出的图像数据信号的数据宽度W3是10位(0到1023)的情况。
考虑在扫描空白文档的情况下的分布，从ADC 4-1到4-N输出的R像素、G像素和B像素的像素值的最大值分别假定为2600、3400和2200。为了以10位指示这种像素值，以一比率减小像素值，使得最大值是1023或者更小。但是，以一比率进一步减小像素值，使得最大值是800或者更小，从而即使在由于光源等的光量的变化导致输出值增加的情况下，像素值也不饱和(即，像素值不超过1023)。为了使得R像素、G像素和B像素的像素值的最大值小于或等于800，各个颜色的系数分别是800/2600≈0.31，800/3400≈0.24和800/2200≈0.36。
通过将像素值乘以如上获得的系数，可以有效地使用从后处理电路7输出的图像数据信号的数据宽度W3。
图28是示出图1中图示的控制电路9的配置示例的框图。控制电路9包括操作为用于分别生成用于其他组件的定时信号的定时发生器的控制电路91和控制电路92。控制电路91生成用于像素阵列1、存储器电路2-1到2-N、PGA 3-1到3-N、ADC 4-1到4-N和像素值计算器5-1到5-N的定时信号。控制电路92生成用于像素值计算器5-1到5-N和扫描电路6的定时信号。换句话说，控制电路91生成用于模拟电路和与模拟电路同步地操作的数字电路的定时信号，且控制电路92生成用于数字电路的定时信号。控制电路91和92相互交换同步信号，并彼此同步地操作。根据如图28所示的配置，来自控制电路91的定时信号和来自控制电路92的定时信号两者都输入到像素值计算器5-1到5-N。根据如图28所示的配置，光电转换器件中的信号处理的操作率和用于从光电转换器件输出图像数据信号的操作率可以彼此分开。因此，光电转换器件内部的处理和光电转换器件外部的处理可以彼此分开，且可以减小光电转换器件的外部环境(比如数据传送速度)关于光电转换器件内部的信号处理性能的影响。
图29是示出根据第一实施例的第八变型的光电转换器件的扫描电路9A的配置示例的框图。控制电路9A包括操作为用于分别生成用于其他组件的定时信号的定时发生器的控制电路91A和控制电路92A。控制电路91A生成用于像素阵列1、存储器电路2-1到2-N、PGA3-1到3-N、ADC 4-1到4-N和像素值计算器5-1到5-N的定时信号。控制电路92A生成用于扫描电路6的定时信号。控制电路91A和92A相互交换同步信号，并彼此同步地操作。根据如图29所示的配置，以与如图28所示的配置同样的方式，可以减小数据传送速度对于光电转换器件内部的信号处理性能的影响。根据如图29所示的配置，因为像素值计算器5-1到5-N不使用由不同控制电路生成的定时信号，所以将光电转换器件内部的处理与光电转换器件外部的处理分开的影响大于如图28所示的配置。
根据第一实施例的光电转换器件具有以下特定效果。
根据实施例，可以提供可以由全局快门操作的CMOS线性传感器的光电转换器件，其尽管成本低于现有的光电转换器件，但即使在包括多个线性阵列的情况下也可以有效地操作，且可以容易地与外围电路集成。
根据实施例，可以提供尽可能地减小成本的数字输出类型的CMOS线性传感器，其具有可以用作针对办公室设计的打印机/MFP的扫描仪的适当规格，且具有信号处理等功能。
根据实施例，在像素阵列的每一行分为R/G/B等的颜色，且以列方向布置多个像素的情况下，用于存储光电转换值和复位值的存储器单元连接到每一像素，因此可以处理像素阵列的全局快门操作。
根据实施例，存储器单元分开地包括用于光电转换值的电容器和用于复位值的电容器，且可以独立地控制到存储器单元中的写入的操作和从存储器单元的读出的操作。存储器电路以时间序列输出多个像素的光电转换值和复位值。从存储器电路读出的光电转换值和复位值通过PGA和ADC发送到像素值计算器，且由像素值计算器处理。因此，可以适当地控制电路规模的增加。
根据实施例，因为PGA放大光电转换值和复位值之间的差值，所以可以通过校正像素阵列和存储器电路中的偏移的变化来增强图像数据信号的质量，且可以使得图像数据信号的信号电平适于AD转换。因此，可以最小化AD转换时的性能恶化。
根据实施例，ADC执行用于每一像素的偏移值和差值从模拟值到数字值的转换。然后，像素值计算器校正差值中包括的PGA和ADC的偏移。因此，可以减小取决于多个处理系统的偏移的变化，且可以增强图像数据信号的质量。
根据实施例，对于从像素值计算器发送到扫描电路6的图像数据，并行地读出各个颜色，且取决于像素阵列上的像素的布置以时间序列读出各个颜色的像素值。将读出的像素值发送到后处理电路，经历各种数据处理，并输出到光电转换器件外部。
根据实施例，因为在扫描电路6中，并行地输出各个颜色的图像数据，且取决于像素阵列上像素的布置以时间序列输出各个颜色的像素值，所以不需要像素值等的重排且不需要用于重排的组件。
根据实施例，后处理电路可以校正由于处理系统的不同特性而发生的像素值中的差异。此外，后处理电路可以将像素值乘以预定值的系数，从而取决于要输出的图像数据信号的数据宽度，发送没有饱和的像素值。此外，后处理电路可以通过时分复用执行串行化处理，以使得要输出的图像数据信号的数据宽度小于输入的像素值的数据宽度。因此，可以减小数据传输成本。
[第二实施例]
图30是示出根据第二实施例的光电转换器件的配置示例的框图。代替控制电路91A，如图30所示的光电转换器件包括两个控制电路91Aa和91Ab，每个控制电路具有与如图29所示的控制电路91A相同的配置和相同的功能。控制电路91Aa和91Ab中的每一个操作为用于生成用于像素阵列1、存储器电路2-1到2-N、PGA 3-1到3-N、ADC 4-1到4-N和像素值计算器5-1到5-N的相同定时信号的定时发生器。控制电路91Aa和91Ab相互交换同步信号，并彼此同步地操作。如图30所示的光电转换器件进一步包括用于生成用于控制电路91Aa、91Ab和92A的公共时钟信号的时钟生成电路93。时钟生成电路93生成用于起动控制电路91Aa和91Ab的操作的触发信号。控制电路92A和控制电路91Aa彼此同步地操作，且控制电路91Aa和控制电路91Ab彼此同步地操作，且控制电路92A和控制电路91Ab彼此同步地操作。
图31是示出图30中图示的光电转换器件的组件布局的示例的图。在如图31所示的光电转换器件100中，布置存储器电路2-1到2-N、PGA 3-1到3-N、ADC 4-1到4-N和像素值计算器5-1到5-N从而在与线性阵列的纵向正交的方向上以该次序移开像素阵列1。像素阵列1、存储器电路2-1到2-N、PGA 3-1到3-N、ADC 4-1到4-N和像素值计算器5-1到5-N具有与线性阵列的两端对应的第一端部(图31中的左侧的端部)和第二端部(图31中的右侧的端部)。控制电路91Aa连接到第一端部，且控制电路91Ab连接到第二端部。从控制电路91Aa到第一端部的信号线的长度与从控制电路91Ab到第二端部的信号线的长度相同。控制电路92A将定时信号发送到扫描电路6和后处理电路7。为了使得从时钟生成电路93到控制电路91Aa和91Ab的信号线的长度相同，信号线从时钟生成电路93前进到像素阵列1等的纵向上的中心周围，且在中心分叉并到达控制电路91Aa、91Ab和92A。
根据图30和图31图示的配置，可以减小对线性传感器特定的由于伸长的组件上的布置可能发生的定时信号的差异。
[第三实施例]
图32是示出根据第三实施例的光电转换器件的配置示例的框图。代替如图30所示的时钟生成电路93，如图32所示的光电转换器件包括时钟生成电路93A。时钟生成电路93A包括主时钟生成电路94、从时钟生成电路95和96以及触发生成电路97。从时钟生成电路95基于由主时钟生成电路94生成的主时钟信号生成第一时钟信号。从时钟生成电路96基于由主时钟生成电路94生成的主时钟信号生成第二时钟信号。控制电路91Aa和91Ab基于第一时钟信号操作，且控制电路92A基于第二时钟信号操作。此外，触发生成电路97基于由从时钟生成电路95生成的第一时钟信号生成触发信号。触发信号具有用于第一时钟信号的每个恒定时段的上升沿或者下降沿。根据图32，分开地生成用于模拟电路和与模拟电路同步地操作的数字电路的时钟信号和用于数字电路的时钟信号。
图33是示出如图32所示的从时钟生成电路95和96的配置示例的框图。从时钟生成电路95和96中的每一个是通过使用锁相环(PLL)的倍频电路。从时钟生成电路95和96中的每一个包括分频器DIV1和DIV2、相频检测器PFD、电荷泵CP、环路滤波器LF和压控振荡器VCO。主时钟信号REFCK从主时钟生成电路94输入到从时钟生成电路95和96中的每一个。对于从时钟生成电路95的分频器DIV1和DIV2，分别设置用于设置第一相乘比率(PLL 1相乘设置1和2)的分频比。对于从时钟生成电路96的分频器DIV1和DIV2，分别设置用于设置与第一相乘比率不同的第二相乘比率(PLL 2相乘设置1和2)的分频比。在从时钟生成电路95中，在分频器DIV1划分输入的主时钟信号REFCK，且在分频器DIV2划分要从从时钟生成电路95输出的时钟信号CLK1。将分别在分频器DIV1和DIV2划分的信号输入到相频检测器PFD。相频检测器PFD检测两个输入信号(正或者负)之间的相移或者频移(高或者低)，并将移位发送到电荷泵CP。电荷泵CP生成电荷从而校正输入信号，电荷在环路滤波器LF转换为电压，将适当的频率特性添加到电压，且将电压输出到压控振荡器VCO。压控振荡器VCO生成根据输入电压而改变的振荡频率。重复上述操作直到来自相频检测器PFD的输出信号变得稳定，且最终，从时钟生成电路95输出其中主时钟信号REFCK乘以由分频器DIV1和DIV2的分频比确定的相乘比率的时钟信号CLK1。从时钟生成电路96以与从时钟生成电路95相同的方式配置。
以该方式，通过将主时钟信号REFCK乘以第一相乘比率来生成时钟信号CLK1，且通过将主时钟信号REFCK乘以第二相乘比率来生成时钟信号CLK2。
根据如图32和图33所示的配置，通过使用彼此不同的时钟信号CLK1和CLK2，用于光电转换器件中的信号处理的时钟信号和用于从光电转换器件输出图像数据信号的时钟信号可以彼此分开。因此，增强数据传输的自由度。
此外，通过从主时钟信号REFCK生成彼此不同的时钟信号CLK1和CLK2，用于光电转换器件中的信号处理的时钟信号和用于从光电转换器件输出图像数据信号的时钟信号被清楚地分开。因此，进一步增强数据传输的自由度。
图34是示出根据第三实施例的变型的光电转换器件的从时钟生成电路95和96的配置示例的框图。代替如图33所示的从时钟生成电路96，如图34所示的配置包括从时钟生成电路96A。从时钟生成电路96A是扩展频谱时钟生成(SSCG)电路。从时钟生成电路96A除如图33所示的从时钟生成电路96的组件之外，还包括用于将用于扩展频谱的调制曲线(modulation profile)添加到时钟信号CLK2的组件。主时钟信号REFCK从主时钟生成电路94输入到从时钟生成电路95和96A中的每一个。对于从时钟生成电路95的分频器DIV1和DIV2，分别设置用于设置第一相乘比率(PLL 1相乘设置1和2)的分频比。对于从时钟生成电路96A的分频器DIV1和DIV2，分别设置用于设置与第一相乘比率不同的第二相乘比率(SSCG相乘设置1和2)的分频比。扩展频谱时钟生成电路以几乎与锁相环路相同的方式操作，但是与锁相环路的不同在于，来自环路滤波器LF的输出信号与时钟信号CLK2的调制曲线重叠，且输入到压控振荡器VCO。在该情况下，需要环路滤波器LF的频率特性低，以使得调制曲线关于波形的影响落入可容忍的范围内。如上所述，时钟信号CLK1是其中主时钟信号REFCK乘以预定相乘比率的信号。此外，时钟信号CLK2是具有其中主时钟信号REFCK乘以预定相乘比率的信号频率作为平均频率和根据调制曲线调制的频率的扩展频谱时钟信号。
当时钟信号CLK1和CLK2中的至少一个是扩展频谱时钟信号时，可以控制不必要的辐射噪声，且可以减小与EMI相关联的费用。当用于光电转换器件中的信号处理的时钟信号(用于控制电路91Aa和91Ab的时钟信号)经历扩展频谱处理时，图像数据信号的特性可能恶化。因此，从EMI的立场，执行用于从光电转换器件输出图像数据信号的时钟信号的扩展频谱处理是有效的。
根据图32，基于由两个从时钟生成电路之一生成的时钟信号来生成触发信号。当从经历扩展频谱处理的时钟信号生成触发信号时，开始控制电路91Aa和91Ab的操作的周期取决于触发信号而变化。例如，在将光电转换器件应用于图像读取装置的情况下，读取文档的特性恶化。通过不经历扩展频谱调制的时钟信号或者主时钟信号，不需要关心该缺陷。因此，基于不经历扩展频谱处理的时钟信号CLK1和CLK2的时钟信号生成触发信号。触发信号可以基于主时钟信号REFCK而生成。
[第四实施例]
图35是示出根据第四实施例的图像形成设备200的配置示例的框图。图像形成设备200包括光电转换器件201、图像处理设备202、打印机控制器203和打印机引擎204。光电转换器件201是第一到第三实施例中描述的光电转换器件中的任何一个。图像形成设备200例如是使用图像处理设备202来处理由光电转换器件201引入的图像的扫描仪(图像读取装置)。此外，图像形成设备200例如是使用打印机控制器203和打印机引擎204来打印由光电转换器件201引入的图像的复印机。
可以组合如上所述的实施例及其变型。
根据本发明的实施例的光电转换器件、图像读取装置和图像形成设备的特征在于包括以下配置。
根据第一方面中的光电转换器件，光电转换器件包括
像素阵列，提供有一个或多个线性阵列，每个线性阵列包括线性地布置的多个像素；和
多个存储器电路，每个存储器电路包括多个存储器单元，
像素阵列中的多个像素一对一地连接到多个存储器电路的多个存储器单元，
多个像素中的每一个将指示根据进入像素的入射光的光量生成的电压的光电转换值和指示像素的基准电荷的复位值交替地输出到与像素对应的存储器单元，
多个存储器单元中的每一个临时地存储从与存储器单元对应的像素输出的光电转换值和复位值，和
多个存储器电路中的每一个以预先确定的次序输出在存储器电路的多个存储器单元的相应的存储器单元中存储的光电转换值和复位值。
根据第二方面中的光电转换器件，在第一方面中的光电转换器件中，
像素阵列包括多个线性阵列，
多个线性阵列中的每一个对应于彼此不同的多个颜色之一，和
对于多个线性阵列中的每一个，多个存储器电路中的每一个连接到线性阵列中的至少一个像素。
根据第三方面中的光电转换器件，在第一或者第二方面中的光电转换器件中，
对于多个存储器电路中的每一个，存储器电路的多个存储器单元连接到像素阵列中彼此相邻的的多个像素。
根据第四方面中的光电转换器件，在第一到第三方面中的光电转换器件的任何一个中，
光电转换器件进一步包括
多个放大器，多个放大器中的每一个连接到多个存储器电路中的相应的存储器电路，
多个模拟/数字转换器，多个模拟/数字转换器中的每一个连接到多个放大器中的相应的放大器，和
多个像素值计算器，多个像素值计算器中的每一个连接到多个模拟/数字转换器中的相应的模拟/数字转换器，
多个放大器中的每一个基于第一基准电压放大从连接到放大器的相应的存储器电路输出的每个像素的光电转换值和复位值之间的差值以及放大器的偏移值，并交替地输出差值和偏移值，
多个模拟/数字转换器中的每一个基于彼此不同的多个第二基准电压，将从连接到模拟/数字转换器的相应的放大器输出的差值和偏移值从模拟值转换为数字值，并输出差值和偏移值，
多个像素值计算器中的每一个基于从连接到像素值计算器的相应的模拟/数字转换器输出的差值和偏移值，计算每个像素的像素值，并输出像素值。
根据第五方面中的光电转换器件，在第四方面中的光电转换器件中，
多个放大器中的每一个设置根据包括输出光电转换值和复位值的像素的线性阵列的颜色可变的增益。
根据第六方面中的光电转换器件，在第四或者第五方面中的光电转换器件中，
光电转换器件进一步包括基准电压源，所述基准电压源基于公共第三基准电压生成第一基准电压和多个第二基准电压。
根据第七方面中的光电转换器件，在第四到第六方面中的光电转换器件的任何一个中，
光电转换器件进一步包括扫描电路，所述扫描电路临时存储多个像素的像素值，所述多个像素的像素值的每一个从多个像素值计算器中的相应的像素值计算器输出，并以指定次序输出多个像素的像素值的至少一部分。
根据第八方面中的光电转换器件，在第七方面中的光电转换器件中，
扫描电路顺序地输出像素阵列中的指定范围中的多个像素的像素值。
根据第九方面中的光电转换器件，在第七方面中的光电转换器件中，
扫描电路顺序地输出像素阵列中的多个指定像素的像素值。
根据第十方面中的光电转换器件，在第八或者第九方面中的光电转换器件中，
扫描电路顺序地以沿着像素阵列的指定方向布置多个像素的次序输出多个像素的像素值。
根据第十一方面中的光电转换器件，在第七到第十方面中的光电转换器件的任何一个中，
光电转换器件进一步包括生成用于像素阵列、多个存储器电路、多个放大器、多个模拟/数字转换器、多个像素值计算器和扫描电路的定时信号的至少一个定时发生器。
根据第十二方面中的光电转换器件，在第十一方面中的光电转换器件中，
所述定时发生器包括
第一定时发生器，生成用于像素阵列、多个存储器电路、多个放大器、多个模拟/数字转换器和多个像素值计算器的定时信号；和
第二定时发生器，生成用于多个像素值计算器和扫描电路的定时信号，和
所述第一定时发生器和所述第二定时发生器彼此同步地操作。
根据第十三方面中的光电转换器件，在第十一方面中的光电转换器件中，
所述定时发生器包括
第一定时发生器，生成用于像素阵列、多个存储器电路、多个放大器、多个模拟/数字转换器和多个像素值计算器的定时信号；和
第二定时发生器，生成用于扫描电路的定时信号，和
所述第一定时发生器和所述第二定时发生器彼此同步地操作。
根据第十四方面中的光电转换器件，在第十二或者第十三方面中的光电转换器件中，
多个存储器电路配置沿着线性阵列的纵向布置的第一电路组，
多个放大器配置沿着线性阵列的纵向布置的第二电路组，
多个模拟/数字转换器配置沿着线性阵列的纵向布置的第三电路组，
多个像素值计算器配置沿着线性阵列的纵向布置的第四电路组，
布置第一到第四电路组从而在与线性阵列的纵向正交的方向上以该次序变得更远离像素阵列，
像素阵列和第一到第四电路组具有与线性阵列的两端对应的第一端部和第二端部，
第一定时发生器包括配置为使得每个生成相同定时信号的第三定时发生器和第四定时发生器，
第三定时发生器和第四定时发生器彼此同步地操作，
第三定时发生器连接到像素阵列和第一到第四电路组的第一端部，
第四定时发生器连接到像素阵列和第一到第四电路组的第二端部，和
从第三定时发生器到像素阵列和第一到第四电路组的第一端部的信号线的长度与从第四定时发生器到像素阵列和第一到第四电路组的第二端部的信号线的长度相同。
根据第十五方面中的光电转换器件，在第十二到第十四方面中的光电转换器件的任何一个中，
第一定时发生器基于第一时钟信号操作，且第二定时发生器基于第二时钟信号操作。
根据第十六方面中的光电转换器件，在第十五方面中的光电转换器件中，
第一时钟信号通过将第三时钟信号乘以第一相乘比率而生成，且第二时钟信号通过将第三时钟信号乘以第二相乘比率而生成。
根据第十七方面中的光电转换器件，在第十六方面中的光电转换器件中，
第一时钟信号和第二时钟信号中的至少一个经历扩展频谱调制。
根据第十八方面中的光电转换器件，在第十七方面中的光电转换器件中，
第一定时发生器根据基于第一时钟信号和第二时钟信号当中的不经历扩展频谱调制的时钟信号或者基于第三时钟信号生成的触发信号开始操作。
根据第十九方面中的图像读取装置，在包括光电转换器件的图像读取装置中，
所述光电转换器件包括
像素阵列，提供有一个或多个线性阵列，每个线性阵列包括线性地布置的多个像素；和
多个存储器电路，每个存储器电路包括多个存储器单元。
像素阵列中的多个像素一对一地连接到多个存储器电路的多个存储器单元，
多个像素中的每一个将指示根据进入像素的入射光的光量生成的电压的光电转换值，和指示像素的基准电荷的复位值交替地输出到与像素对应的存储器单元，
多个存储器单元中的每一个临时地存储从与存储器单元对应的像素输出的光电转换值和复位值，和
多个存储器电路中的每一个以预先确定的次序输出在存储器电路的多个存储器单元的相应的存储器单元中存储的光电转换值和复位值。
根据第二十方面中的图像形成设备，在包括光电转换器件的图像形成设备中，
所述光电转换器件包括
像素阵列，提供有一个或多个线性阵列，每个线性阵列包括线性地布置的多个像素；和
多个存储器电路，每个存储器电路包括多个存储器单元，
像素阵列中的多个像素一对一地连接到多个存储器电路的多个存储器单元，
多个像素中的每一个将指示根据进入像素的入射光的光量生成的电压的光电转换值，和指示像素的基准电荷的复位值交替地输出到与像素对应的存储器单元，
多个存储器单元中的每一个临时地存储从与存储器单元对应的像素输出的光电转换值和复位值，和
多个存储器电路中的每一个以预先确定的次序输出在存储器电路的多个存储器单元的相应的存储器单元中存储的光电转换值和复位值。
本申请基于于2016年3月16日提交的日本优先权申请No.2016-052509的优先权并要求其优先权权益，将其全部内容通过引用合并于此。
附图标记列表
1、1A、1B 像素阵列
2、2-1到2-N、2A-1到2A-N、2B-1到2B-N 存储器电路
3、3-1到3-N 可编程增益放大器(PGA)
4、4-1到4-N 模拟/数字转换器(ADC)
5、5-1到5-N 像素值计算器
6、6A、6B 扫描电路
7 后处理电路
8、8A 基准电压生成电路
9、9A 控制电路
11、11A 像素
12B、12Ba、12Bb、12Bc B像素的线性阵列
12G、12Ga、12Gb、12Gc G像素的线性阵列
12R、12Ra、12Rb、12Rc R像素的线性阵列
PD 光电二极管
QTX、QRT、QSF、QSL 开关元件
21-1到21-M 存储器单元
Mwt、Mrd、Mres、Msig、Mcr、Mo 开关元件
Cres、Csig 电容器
Iib、Iob 电流源
Vcr 电压源
31 运算放大器
SWs1到SWs3、SWf1到SWf3、SWrst 开关元件
Cs1到Cs3、Cf1到Cf3 电容器
61-1到61-N 锁存电路
62 范围扫描电路
63 范围指定电路
64、66 像素扫描电路
65 像素指定电路
LH1到LHM 锁存器
RS1到RSM、SS1到SSM 移位寄存器
SELa1到SELaM、SELb1到SELbM 选择器
81 运算放大器
82 阶梯电阻电路
83、83-1到83-K 选择器
84、84-1到84-K 缓存电路
85a、85b 选择器
86a、86b 缓存电路
87 阶梯电阻电路
Rs、Rf、Rt、Rb 电阻器
Vref 电压源
91、91A、91Aa、91Ab、92、92A 控制电路
93、93A 时钟生成电路
94 主时钟生成电路
95、96、96A 从时钟生成电路
97 触发生成电路
100 光电转换器件
200 图像形成设备
201 光电转换器件
202 图像处理设备
203 打印机控制器
204 打印机引擎

Claims (20)

1.一种光电转换器件，包括：
像素阵列，提供有一个或多个线性阵列，每个线性阵列包括线性地布置的多个像素；和
多个存储器电路，每个存储器电路包括多个存储器单元，
其中，所述像素阵列中的所述多个像素一对一地连接到所述多个存储器电路的所述多个存储器单元，
其中，所述多个像素中的每一个将指示根据进入所述像素的入射光的光量生成的电压的光电转换值和指示所述像素的基准电荷的复位值交替地输出到与所述像素对应的存储器单元，
其中，所述多个存储器单元中的每一个临时地存储从与所述存储器单元对应的像素输出的光电转换值和复位值，和
其中，所述多个存储器电路中的每一个以预先确定的次序输出在所述存储器电路的多个存储器单元的相应的存储器单元中存储的光电转换值和复位值。
2.如权利要求1所述的光电转换器件，
其中，所述像素阵列包括多个线性阵列，
其中，所述多个线性阵列中的每一个对应于彼此不同的多个颜色之一，和
其中，对于所述多个线性阵列中的每一个，所述多个存储器电路中的每一个连接到所述线性阵列中的至少一个像素。
3.如权利要求1或者2所述的光电转换器件，
其中，对于所述多个存储器电路中的每一个，所述存储器电路的多个存储器单元连接到像素阵列中彼此相邻的的多个像素。
4.如权利要求1到3中的任意一项所述的光电转换器件，进一步包括：
多个放大器，所述多个放大器中的每一个连接到所述多个存储器电路中的相应的存储器电路，
多个模拟/数字转换器，所述多个模拟/数字转换器中的每一个连接到所述多个放大器中的相应的放大器；和
多个像素值计算器，所述多个像素值计算器中的每一个连接到所述多个模拟/数字转换器中的相应的模拟/数字转换器，
其中，所述多个放大器中的每一个基于第一基准电压放大从连接到所述放大器的相应的存储器电路输出的每个像素的光电转换值和复位值之间的差值以及所述放大器的偏移值，并交替地输出所述差值和所述偏移值，
其中，所述多个模拟/数字转换器中的每一个基于彼此不同的多个第二基准电压，将从连接到所述模拟/数字转换器的相应的放大器输出的差值和偏移值从模拟值转换为数字值，并输出所述差值和所述偏移值，和
其中，所述多个像素值计算器中的每一个基于从连接到所述像素值计算器的相应的模拟/数字转换器输出的差值和偏移值，计算每个像素的像素值，并输出所述像素值。
5.如权利要求4所述的光电转换器件，
其中，所述多个放大器中的每一个设置根据包括输出光电转换值和复位值的像素的线性阵列的颜色可变的增益。
6.如权利要求4或者5所述的光电转换器件，进一步包括：
基准电压源，配置为基于公共第三基准电压生成所述第一基准电压和所述多个第二基准电压。
7.如权利要求4到6中任意一项所述的光电转换器件，进一步包括：
扫描电路，配置为临时存储所述多个像素的像素值，所述多个像素的像素值中的每一个从所述多个像素值计算器中的相应的像素值计算器输出，并以指定次序输出所述多个像素的像素值的至少一部分。
8.如权利要求7所述的光电转换器件，
其中，所述扫描电路顺序地输出所述像素阵列中的指定范围中的多个像素的像素值。
9.如权利要求7所述的光电转换器件，
其中，所述扫描电路顺序地输出所述像素阵列中的多个指定像素的像素值。
10.如权利要求8或者9所述的光电转换器件，
其中，所述扫描电路顺序地以沿着所述像素阵列的指定方向布置多个像素的次序输出所述多个像素的像素值。
11.如权利要求7到10中任意一项所述的光电转换器件，进一步包括：
至少一个定时发生器，配置为生成用于所述像素阵列、所述多个存储器电路、所述多个放大器、所述多个模拟/数字转换器、所述多个像素值计算器和所述扫描电路的定时信号。
12.如权利要求11所述的光电转换器件，
其中，所述定时发生器包括
第一定时发生器，配置为生成用于所述像素阵列、所述多个存储器电路、所述多个放大器、所述多个模拟/数字转换器和所述多个像素值计算器的定时信号；和
第二定时发生器，配置为生成用于所述多个像素值计算器和所述扫描电路的定时信号，
其中，所述第一定时发生器和所述第二定时发生器彼此同步地操作。
13.如权利要求11所述的光电转换器件，
其中，所述定时发生器包括
第一定时发生器，配置为生成用于所述像素阵列、所述多个存储器电路、所述多个放大器、所述多个模拟/数字转换器和所述多个像素值计算器的定时信号；和
第二定时发生器，配置为生成用于所述扫描电路的定时信号，
其中，所述第一定时发生器和所述第二定时发生器彼此同步地操作。
14.如权利要求12或者13所述的光电转换器件，
其中，所述多个存储器电路配置沿着所述线性阵列的纵向布置的第一电路组，
其中，所述多个放大器配置沿着所述线性阵列的纵向布置的第二电路组，
其中，所述多个模拟/数字转换器配置沿着所述线性阵列的纵向布置的第三电路组，
其中，所述多个像素值计算器配置沿着所述线性阵列的纵向布置的第四电路组，
其中，布置所述第一到第四电路组从而在与所述线性阵列的纵向正交的方向上以该次序变得更远离所述像素阵列，
其中，所述像素阵列和所述第一到第四电路组具有与所述线性阵列的两端对应的第一端部和第二端部，
其中，所述第一定时发生器包括第三定时发生器和第四定时发生器，所述第三定时发生器和所述第四定时发生器的每一个被配置为生成相同的定时信号，
其中，所述第三定时发生器和所述第四定时发生器彼此同步地操作，
其中，所述第三定时发生器连接到所述像素阵列和所述第一到第四电路组的第一端部，
其中，所述第四定时发生器连接到所述像素阵列和所述第一到第四电路组的第二端部，和
其中，从所述第三定时发生器到所述像素阵列和所述第一到第四电路组的第一端部的信号线的长度与从所述第四定时发生器到所述像素阵列和所述第一到第四电路组的第二端部的信号线的长度相同。
15.如权利要求12到14中任意一项所述的光电转换器件，
其中，所述第一定时发生器基于第一时钟信号操作，且第二定时发生器基于第二时钟信号操作。
16.如权利要求15所述的光电转换器件，
其中，所述第一时钟信号通过将第三时钟信号乘以第一相乘比率而生成，且所述第二时钟信号通过将所述第三时钟信号乘以第二相乘比率而生成。
17.如权利要求16所述的光电转换器件，
其中，所述第一时钟信号和所述第二时钟信号中的至少一个经历扩展频谱调制。
18.如权利要求17所述的光电转换器件，
其中，所述第一定时发生器根据触发信号开始操作，所述触发信号基于所述第一时钟信号和所述第二时钟信号当中的不经历扩展频谱调制的时钟信号或者基于所述第三时钟信号而生成。
19.一种图像读取装置，包括光电转换器件，
其中，所述光电转换器件包括
像素阵列，提供有一个或多个线性阵列，每个线性阵列包括线性地布置的多个像素；和
多个存储器电路，每个存储器电路包括多个存储器单元，
其中，所述像素阵列中的多个像素一对一地连接到所述多个存储器电路的多个存储器单元，
其中，所述多个像素中的每一个将指示根据进入所述像素的入射光的光量生成的电压的光电转换值和指示所述像素的基准电荷的复位值交替地输出到与所述像素对应的存储器单元，
其中，所述多个存储器单元中的每一个临时地存储从与所述存储器单元对应的像素输出的光电转换值和复位值，和
其中，所述多个存储器电路中的每一个以预先确定的次序输出在存储器电路的多个存储器单元的相应的存储器单元中存储的光电转换值和复位值。
20.一种图像形成设备，包括光电转换器件，
其中，所述光电转换器件包括
像素阵列，提供有一个或多个线性阵列，每个线性阵列包括线性地布置的多个像素；和
多个存储器电路，每个存储器电路包括多个存储器单元，
其中，所述像素阵列中的多个像素一对一地连接到所述多个存储器电路的多个存储器单元，
其中，所述多个像素中的每一个将指示根据进入所述像素的入射光的光量生成的电压的光电转换值和指示所述像素的基准电荷的复位值交替地输出到与所述像素对应的存储器单元，
其中，所述多个存储器单元中的每一个临时地存储从与所述存储器单元对应的像素输出的光电转换值和复位值，和
其中，所述多个存储器电路中的每一个以预先确定的次序输出在所述存储器电路的多个存储器单元的相应的存储器单元中存储的光电转换值和复位值。
CN201780016272.2A 2016-03-16 2017-02-07 光电转换器件、图像读取装置和图像形成设备 Active CN108713315B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016052509 2016-03-16
JP2016-052509 2016-03-16
PCT/JP2017/004346 WO2017159122A1 (ja) 2016-03-16 2017-02-07 光電変換装置、画像読取装置及び画像形成装置

Publications (2)

Publication Number Publication Date
CN108713315A true CN108713315A (zh) 2018-10-26
CN108713315B CN108713315B (zh) 2020-02-21

Family

ID=59850361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780016272.2A Active CN108713315B (zh) 2016-03-16 2017-02-07 光电转换器件、图像读取装置和图像形成设备

Country Status (5)

Country Link
US (1) US10419625B2 (zh)
EP (1) EP3432565B1 (zh)
JP (1) JP6669246B2 (zh)
CN (1) CN108713315B (zh)
WO (1) WO2017159122A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110087088A (zh) * 2019-05-09 2019-08-02 集美大学 一种基于运动估计的数据存储方法、终端设备及存储介质
CN111464720A (zh) * 2019-01-03 2020-07-28 爱思开海力士有限公司 时钟发生器以及包括其的图像传感器
CN113965705A (zh) * 2021-11-04 2022-01-21 地太科特电子制造(北京)有限公司 一种cmos像素寻址模块和方法
WO2023151675A1 (zh) * 2022-02-14 2023-08-17 上海虹感微电子科技有限公司 改进的cmos图像传感器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023120774A (ja) * 2022-02-18 2023-08-30 ソニーセミコンダクタソリューションズ株式会社 クロック制御回路、および撮像素子

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1652566A (zh) * 2004-02-03 2005-08-10 三星电子株式会社 图像传感设备中的相关双采样放大器
JP2007336519A (ja) * 2006-05-16 2007-12-27 Konica Minolta Holdings Inc 固体撮像装置
US20100073525A1 (en) * 2008-09-25 2010-03-25 Yuan-Che Lee Image processing system with a 4-t pixel and method thereof capable of reducing fixed pattern noise
CN101796823A (zh) * 2007-09-05 2010-08-04 国立大学法人东北大学 固体摄像元件以及摄影装置
CN102065250A (zh) * 2007-12-20 2011-05-18 佳能株式会社 光电转换装置以及使用该装置的图像拾取系统
CN102143317A (zh) * 2009-12-16 2011-08-03 佳能株式会社 光电转换装置、焦点检测装置和图像拾取系统
CN102209210A (zh) * 2010-03-30 2011-10-05 索尼公司 固态图像拾取设备、信号处理方法、和电子设备
CN102547151A (zh) * 2010-11-29 2012-07-04 三星电子株式会社 偏移消除电路、采样电路以及图像传感器
CN102668544A (zh) * 2009-09-24 2012-09-12 索尼公司 成像器件、驱动控制方法和程序
US20130221199A1 (en) * 2012-02-29 2013-08-29 Canon Kabushiki Kaisha Photoelectric conversion apparatus
CN103959467A (zh) * 2011-12-12 2014-07-30 索尼公司 固态成像装置、固态成像装置的驱动方法和电子设备
US20150163378A1 (en) * 2013-12-11 2015-06-11 Yoshio Konno Image sensing device, image reading device, image forming apparatus and image sensing method
US20160003673A1 (en) * 2014-07-04 2016-01-07 Hideki Hashimoto Opto-electronic converter, image reading device, and image forming apparatus
JP2016019055A (ja) * 2014-07-04 2016-02-01 株式会社リコー 光電変換素子、画像読取装置、画像形成装置及び信号制御方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100284309B1 (ko) * 1998-12-30 2001-03-02 김영환 이미지 센서에서의 리셋 전압을 자동으로 조절하기 위한 리셋전압 조절 장치
JP2003101881A (ja) 2001-09-20 2003-04-04 Sony Corp 固体撮像装置および固体撮像装置の駆動方法
JP3827145B2 (ja) 2001-07-03 2006-09-27 ソニー株式会社 固体撮像装置
US6861634B2 (en) * 2002-08-13 2005-03-01 Micron Technology, Inc. CMOS active pixel sensor with a sample and hold circuit having multiple injection capacitors and a fully differential charge mode linear synthesizer with skew control
JP2006030248A (ja) 2004-07-12 2006-02-02 Ricoh Co Ltd トナー、定着装置、画像形成装置
JP2007267031A (ja) 2006-03-28 2007-10-11 Ricoh Co Ltd 画像形成装置
US7675560B2 (en) 2006-05-16 2010-03-09 Konica Minolta Holdings, Inc. Solid-state image sensing device
JP4594911B2 (ja) 2006-09-19 2010-12-08 株式会社リコー 読み取り信号処理装置、画像読み取り装置、及び画像形成装置
JP4597932B2 (ja) 2006-09-19 2010-12-15 株式会社リコー 画像読取信号処理ｉｃおよび画像読取装置と画像形成装置
US20080204567A1 (en) * 2007-02-23 2008-08-28 Weize Xu Sample and hold circuits with buffer offset removed
US8405017B2 (en) * 2009-12-24 2013-03-26 Imagerlabs Inc. Adjustable CMOS sensor array
US8659766B2 (en) 2009-12-24 2014-02-25 Canon Kabushiki Kaisha Image reading apparatus, multifunction printer, and image reading method
US9257468B2 (en) * 2012-11-21 2016-02-09 Olympus Corporation Solid-state imaging device, imaging device, and signal reading medium that accumulates an amplified signal without digitization
US8817153B2 (en) * 2011-07-25 2014-08-26 Aptina Imaging Corporation Column parallel readout image sensors with shared column analog-to-digital converter circuitry
US9185314B2 (en) * 2011-11-08 2015-11-10 Texas Instruments Incorporated Mitigating the effects of signal overload in analog front-end circuits used in image sensing systems
TWI583195B (zh) * 2012-07-06 2017-05-11 新力股份有限公司 A solid-state imaging device and a solid-state imaging device, and an electronic device
CN105144699B (zh) * 2013-03-15 2019-03-15 拉姆伯斯公司 阈值监测的有条件重置的图像传感器及其操作方法
JP6245882B2 (ja) 2013-08-01 2017-12-13 キヤノン株式会社 光電変換装置および撮像システム
JP2015056876A (ja) * 2013-09-13 2015-03-23 キヤノン株式会社 固体撮像装置、その駆動方法及び撮像システム
JP6702869B2 (ja) * 2014-07-29 2020-06-03 ソニーセミコンダクタソリューションズ株式会社 イメージセンサ、電子機器、及び、制御方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1652566A (zh) * 2004-02-03 2005-08-10 三星电子株式会社 图像传感设备中的相关双采样放大器
JP2007336519A (ja) * 2006-05-16 2007-12-27 Konica Minolta Holdings Inc 固体撮像装置
CN101796823A (zh) * 2007-09-05 2010-08-04 国立大学法人东北大学 固体摄像元件以及摄影装置
CN102065250A (zh) * 2007-12-20 2011-05-18 佳能株式会社 光电转换装置以及使用该装置的图像拾取系统
US20100073525A1 (en) * 2008-09-25 2010-03-25 Yuan-Che Lee Image processing system with a 4-t pixel and method thereof capable of reducing fixed pattern noise
CN102668544A (zh) * 2009-09-24 2012-09-12 索尼公司 成像器件、驱动控制方法和程序
CN102143317A (zh) * 2009-12-16 2011-08-03 佳能株式会社 光电转换装置、焦点检测装置和图像拾取系统
CN102209210A (zh) * 2010-03-30 2011-10-05 索尼公司 固态图像拾取设备、信号处理方法、和电子设备
CN102547151A (zh) * 2010-11-29 2012-07-04 三星电子株式会社 偏移消除电路、采样电路以及图像传感器
CN103959467A (zh) * 2011-12-12 2014-07-30 索尼公司 固态成像装置、固态成像装置的驱动方法和电子设备
US20130221199A1 (en) * 2012-02-29 2013-08-29 Canon Kabushiki Kaisha Photoelectric conversion apparatus
US20150163378A1 (en) * 2013-12-11 2015-06-11 Yoshio Konno Image sensing device, image reading device, image forming apparatus and image sensing method
US20160003673A1 (en) * 2014-07-04 2016-01-07 Hideki Hashimoto Opto-electronic converter, image reading device, and image forming apparatus
JP2016019055A (ja) * 2014-07-04 2016-02-01 株式会社リコー 光電変換素子、画像読取装置、画像形成装置及び信号制御方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111464720A (zh) * 2019-01-03 2020-07-28 爱思开海力士有限公司 时钟发生器以及包括其的图像传感器
CN111464720B (zh) * 2019-01-03 2021-12-14 爱思开海力士有限公司 时钟发生器以及包括其的图像传感器
US11252365B2 (en) 2019-01-03 2022-02-15 SK Hynix Inc. Clock generator and image sensor including the same
CN110087088A (zh) * 2019-05-09 2019-08-02 集美大学 一种基于运动估计的数据存储方法、终端设备及存储介质
CN110087088B (zh) * 2019-05-09 2020-10-16 集美大学 一种基于运动估计的数据存储方法、终端设备及存储介质
CN113965705A (zh) * 2021-11-04 2022-01-21 地太科特电子制造(北京)有限公司 一种cmos像素寻址模块和方法
WO2023151675A1 (zh) * 2022-02-14 2023-08-17 上海虹感微电子科技有限公司 改进的cmos图像传感器

Also Published As

Publication number Publication date
US10419625B2 (en) 2019-09-17
WO2017159122A1 (ja) 2017-09-21
EP3432565A4 (en) 2019-03-20
EP3432565B1 (en) 2020-07-08
CN108713315B (zh) 2020-02-21
EP3432565A1 (en) 2019-01-23
JPWO2017159122A1 (ja) 2019-01-10
JP6669246B2 (ja) 2020-03-18
US20190007566A1 (en) 2019-01-03

Similar Documents

Publication Publication Date Title
CN108713315A (zh) 光电转换器件、图像读取装置和图像形成设备
CN100542225C (zh) 图像拾取设备和使用图像拾取设备的图像读取设备
CN100474599C (zh) 固态图像拾取设备及其驱动的方法
CN101600058B (zh) 固态成像设备
CN101370073B (zh) 固态图像拾取装置和照相机系统
CN102905088A (zh) 固态成像装置
CN1893524B (zh) 图像读取设备
CN103973994A (zh) 光电转换装置、摄像系统和光电转换装置的驱动方法
CN104079844A (zh) 成像装置、成像装置的驱动方法和成像系统
CN1856040B (zh) 模拟平均和子采样的固态图像传感设备及其驱动方法
JP2007013741A (ja) 画像読取装置
CN104702865A (zh) 图像传感器、图像捕捉装置及蜂窝电话
CN102821257B (zh) 成像装置和成像系统
EP0019878B1 (en) Time-axis picture-signal converter for facsimile and the like
KR102546182B1 (ko) 이미지 센싱 장치
CN110418084A (zh) 比较装置和包括该比较装置的cmos图像传感器
KR100341582B1 (ko) 이미지 센서에서의 다중 경사 아날로그-디지털 변환 장치
US7492492B2 (en) Image sensor, reading device and method for setting particular mode
US7630104B2 (en) Image sensor
JP2006109377A (ja) イメージセンサ、及び画像処理装置
KR20140063412A (ko) 광전 변환 장치 및 이미지 센서
JP3829772B2 (ja) 画像読取装置
JP2021013118A (ja) 撮像装置及びその製造方法
JP3829771B2 (ja) 画像読取装置
JP2006197655A (ja) 画像読取装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant