CN108695179A - 一种芯片的导电线路制作工艺 - Google Patents

一种芯片的导电线路制作工艺 Download PDF

Info

Publication number
CN108695179A
CN108695179A CN201810534777.4A CN201810534777A CN108695179A CN 108695179 A CN108695179 A CN 108695179A CN 201810534777 A CN201810534777 A CN 201810534777A CN 108695179 A CN108695179 A CN 108695179A
Authority
CN
China
Prior art keywords
wafer
retainer
reaction chamber
magnet ring
conducting wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810534777.4A
Other languages
English (en)
Other versions
CN108695179B (zh
Inventor
李涵
孙勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Guanyu Semiconductor Co ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201810534777.4A priority Critical patent/CN108695179B/zh
Publication of CN108695179A publication Critical patent/CN108695179A/zh
Application granted granted Critical
Publication of CN108695179B publication Critical patent/CN108695179B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02317—Manufacturing methods of the redistribution layers by local deposition

Abstract

本发明属于半导体制作工艺技术领域，具体的说是一种芯片的导电线路制作工艺，该工艺采用的电镀设备包括反应腔、磁环、晶圆、保持架和永磁体，晶圆在反应腔内进行电镀反应；磁环水平固定在反应腔内，磁环在反应腔内均匀排列有多层；晶圆两两组成一对、上下对称布置，晶圆设置于磁环上方，一组晶圆之间通过保持架实现连接，作为一组的上下两块晶圆边缘通过密封板实现密封；保持架位于一组晶圆的封闭空间内；永磁体设置于保持架内部，永磁体与磁环对晶圆产生方向相反的作用力，从而实现晶圆在磁环上方的悬浮，晶圆悬浮与电镀溶液内，保证了电镀的均匀性。本发明能够使制作出的导电线路厚度均匀、导电效果好。

Description

一种芯片的导电线路制作工艺
技术领域
本发明属于半导体制作工艺技术领域，具体的说是一种芯片的导电线路制作工艺。
背景技术
晶圆(Wafer)是指硅半导体集成电路制作所用的硅晶片，由于其形状为圆形，故称为晶圆。在晶圆上电镀一层导电金属，并对导电金属层进行加工以制成导电线路。电镀是制作这些金属层的关键工艺之一，晶圆电镀是将晶圆置于电镀液中，将电压负极施加到晶圆上预先制作好的薄金属层(种子层)，将电压正极施加到可溶解或不可溶解的阳极上，通过电场作用使得镀液中的金属离子沉积到晶圆表面。
随着半导体技术的发展，越来越薄的种子层被应用于电镀工艺。然而，薄种子层的应用会导致在种子层上电镀金属层的均匀性产生问题。传统的电镀过程中，晶圆处于固定状态，难以保证晶圆与电镀液的均匀接触，同时，为了提高晶圆的利用率，电镀夹具的接电点通常都只与晶圆的最外边缘的种子层接触，晶圆中心的种子层与晶圆边缘的种子层存在电压差，且种子层越薄，压差越大。这可能会导致晶圆中心区域的电镀速率远小于晶圆边缘区域的电镀速率，使得晶圆边缘区域的镀膜厚度大于晶圆中心区域的镀膜厚度，从而影响工艺的均匀性。
鉴于此，本发明所述的一种芯片的导电线路制作工艺，能够使制作出的导电线路厚度均匀、导电效果好。
发明内容
为了弥补现有技术的不足，本发明提出了一种芯片的导电线路制作工艺，本发明主要用于实现芯片的导电线路制作。本工艺采用的电镀设备通过磁环和永磁体使晶圆悬浮在电镀液中，能够保证晶圆与电镀液的充分接触、提高电镀层的均匀性；同时通过在反应腔内设置多层结构，能够实现晶圆的批量电镀。
本发明解决其技术问题所采用的技术方案是：本发明所述的一种芯片的导电线路制作工艺，该工艺包括如下步骤：
步骤一：将晶圆研磨减薄至设定尺寸厚度；
步骤二：步骤一中将晶圆研磨至合格尺寸后，将晶圆放入等离子刻蚀机中，将晶圆背面需要蚀刻的地方蚀刻掉形成沟槽，使晶圆正面部分的导电块暴露出来；
步骤三：步骤二完成后，在晶圆背面涂覆高分子聚合材料，形成绝缘层后烘烤；
步骤四：通过激光击穿的方式将步骤三中晶圆背面已经形成的绝缘层与导电块击穿，使击穿部位的导电块从绝缘层中暴露出来；
步骤五：步骤四完成后，通过电镀设备在晶圆背面以电镀的方式形成一定厚度的电镀铜层；
其中，所述步骤五中的电镀设备包括反应腔、磁环、晶圆、保持架和永磁体，所述反应腔为圆筒状，晶圆在反应腔内进行电镀反应，反应腔的上部设置有进液口，反应腔底部设置有出液口，出液口与进液口通过泵和软管实现连接，用于实现电镀液的循环利用；所述磁环水平固定在反应腔内，磁环在反应腔内均匀排列有多层；所述晶圆两两组成一对、上下对称布置，晶圆设置于磁环上方，一组晶圆之间通过保持架实现连接，作为一组的上下两块晶圆边缘通过密封板实现密封，从而在两块晶圆之间形成密封的空间，进而实现对晶圆的单面电镀；所述保持架位于一组晶圆的封闭空间内；所述永磁体设置于保持架内部，永磁体与磁环对晶圆产生方向相反的作用力，从而实现晶圆在磁环上方的悬浮，晶圆悬浮与电镀溶液内，保证了电镀的均匀性。
所述保持架由同轴设置的内外圆环组成，圆环的截面为矩形，内外圆环之间通过支架实现连接，保持架内外圆环的内部为空腔结构，空腔内为负压环境，内外圆环的上下表面均设置有吸附孔，吸附孔与空腔相通，作为一组的晶圆位于保持架的上下表面，晶圆与保持架的吸附孔相贴合，利用负压实现将晶圆固定在保持架上；所述永磁体固定在保持架的空腔内。将晶圆放置在保持架的内外环上时，晶圆与保持架的内外环上下表面的吸附孔接触，由于内外环的空腔为负压环境，晶圆被顺利地吸附在保持架的上下表面。
所述保持架的上下表面设置有密封边，密封边位于晶圆和保持架之间，密封边用于实现晶圆与保持架之间的密封，提高晶圆在保持架上的吸附效果。密封边的存在使外界的气体不容易进入晶圆与保持架之间，提高了晶圆与保持架之间的密封性。
所述反应腔侧壁上的进液口倾斜设置且数量为多个，进液口沿着反应腔的圆周均匀布置；所述密封板在外侧设置有拨板；所述拨板沿着密封板的外圆周表面倾斜布置，拨板的倾斜方向与进液口方向相同，拨板用于通过进液口注入的电镀液的运动来带动晶圆在电镀溶液内转动。电镀液呈倾斜状注入反应腔时，进入反应腔的液体在反应腔内处于旋转运动状态，液体的转动推动拨板运动，从而使晶圆整体在电镀液中运动，对电镀液起到了搅拌的效果、保证了电镀的均匀性。
所述保持架上还设置有线圈，线圈呈圆环状固定在保持架的支架上。在晶圆随着拨板在电镀液中运动时，保持架上的线圈同步转动，由于保持架下方为磁环，从而线圈处于磁场环境，线圈的转动实现了对磁感线的切割，从而在线圈内部产生感应电流，线圈发热，对电镀液进行加热，提高了电镀的效果。
所述保持架在内圆环的内侧设置有缸体一和缸体二；所述缸体一和缸体二通过一根活塞杆实现连接，缸体二的左腔室设置有水银，缸体一左腔室的进气口与保持架内外环的空腔结构通过气管相连通，实现对保持架空腔的持续抽负压。线圈因感应电流的存在而温度升高时，缸体二内的水银气化，推动活塞杆向右运动，活塞杆向右运动使缸体一的左腔室气压减小，缸体一左腔室的负压环境对保持架的内外环的空腔持续地抽负压，避免了因温度升高，保持架空腔结构内的气体体积膨胀导致保持架对晶圆的吸附能力减弱的情况。
本发明的有益效果是：
1.本发明所述的一种芯片的导电线路制作工艺，本工艺采用的电镀设备通过磁环和永磁体使晶圆在电镀液中处于悬浮状态，保证了晶圆与电镀液的充分接触，提高了电镀的均匀性。
2.本发明所述的一种芯片的导电线路制作工艺，所述反应腔内可以设置多层晶圆，同时进行电镀、提高了工作的效率。
3.本发明所述的一种芯片的导电线路制作工艺，所述线圈通过电镀液的运动实现转动，线圈对磁感线进行切割，产生感应电流，线圈温度升高对电镀液进行加热，提高了电镀的效果。
附图说明
下面结合附图对本发明作进一步说明。
图1是本发明工艺流程图；
图2是本发明的主视图；
图3是图2中A-A剖视图；
图4是本发明保持架的剖视图；
图5是图4中B-B剖视图；
图中：反应腔1、磁环2、晶圆3、保持架4、永磁体5、密封板6、支架7、密封边8、拨板61、线圈9、缸体一10、缸体二11。
具体实施方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本发明。
如图1至图5所示，本发明所述的一种芯片的导电线路制作工艺，该工艺包括如下步骤：
步骤一：将晶圆研磨减薄至设定尺寸厚度；
步骤二：步骤一中将晶圆研磨至合格尺寸后，将晶圆放入等离子刻蚀机中，将晶圆背面需要蚀刻的地方蚀刻掉形成沟槽，使晶圆正面部分的导电块暴露出来；
步骤三：步骤二完成后，在晶圆背面涂覆高分子聚合材料，形成绝缘层后烘烤；
步骤四：通过激光击穿的方式将步骤三中晶圆背面已经形成的绝缘层与导电块击穿，使击穿部位的导电块从绝缘层中暴露出来；
步骤五：步骤四完成后，通过电镀设备在晶圆背面以电镀的方式形成一定厚度的电镀铜层；
其中，所述步骤五中的电镀设备包括反应腔1、磁环2、晶圆3、保持架4和永磁体5，所述反应腔1为圆筒状，晶圆3在反应腔1内进行电镀反应，反应腔1的上部设置有进液口，反应腔1底部设置有出液口，出液口与进液口通过泵和软管实现连接，用于实现电镀液的循环利用；所述磁环2水平固定在反应腔1内，磁环2在反应腔1内均匀排列有多层；所述晶圆3两两组成一对、上下对称布置，晶圆3设置于磁环2上方，一组晶圆3之间通过保持架4实现连接，作为一组的上下两块晶圆3边缘通过密封板6实现密封，从而在两块晶圆3之间形成密封的空间，进而实现对晶圆3的单面电镀；所述保持架4位于一组晶圆3的封闭空间内；所述永磁体5设置于保持架4内部，永磁体5与磁环2对晶圆3产生方向相反的作用力，从而实现晶圆3在磁环2上方的悬浮，晶圆3悬浮与电镀溶液内，保证了电镀的均匀性。
所述保持架4由同轴设置的内外圆环组成，圆环的截面为矩形，内外圆环之间通过支架7实现连接，保持架4内外圆环的内部为空腔结构，空腔内为负压环境，内外圆环的上下表面均设置有吸附孔，吸附孔与空腔相通，作为一组的晶圆3位于保持架4的上下表面，晶圆3与保持架4的吸附孔相贴合，利用负压实现将晶圆3固定在保持架4上；所述永磁体5固定在保持架4的空腔内。将晶圆3放置在保持架4的内外环上时，晶圆3与保持架4的内外环上下表面的吸附孔接触，由于内外环的空腔为负压环境，晶圆3被顺利地吸附在保持架4的上下表面。
所述保持架4的上下表面设置有密封边8，密封边8位于晶圆3和保持架4之间，密封边8用于实现晶圆3与保持架4之间的密封，提高晶圆3在保持架4上的吸附效果。密封边8的存在使外界的气体不容易进入晶圆3与保持架4之间，提高了晶圆3与保持架4之间的密封性。
所述反应腔1侧壁上的进液口倾斜设置且数量为多个，进液口沿着反应腔1的圆周均匀布置；所述密封板6在外侧设置有拨板61；所述拨板61沿着密封板6的外圆周表面倾斜布置，拨板61的倾斜方向与进液口方向相同，拨板61用于通过进液口注入的电镀液的运动来带动晶圆3在电镀溶液内转动。电镀液呈倾斜状注入反应腔1时，进入反应腔1的液体在反应腔1内处于旋转运动状态，液体的转动推动拨板61运动，从而使晶圆3整体在电镀液中运动，对电镀液起到了搅拌的效果、保证了电镀的均匀性。
所述保持架4上还设置有线圈9，线圈9呈圆环状固定在保持架4的支架7上。在晶圆3随着拨板61在电镀液中运动时，保持架4上的线圈9同步转动，由于保持架4下方为磁环2，从而线圈9处于磁场环境，线圈9的转动实现了对磁感线的切割，从而在线圈9内部产生感应电流，线圈9发热，对电镀液进行加热，提高了电镀的效果。
所述保持架4在内圆环的内侧设置有缸体一10和缸体二11；所述缸体一10和缸体二11通过一根活塞杆实现连接，缸体二11的左腔室设置有水银，缸体一10左腔室的进气口与保持架4内外环的空腔结构通过气管相连通，实现对保持架4空腔的持续抽负压。线圈9因感应电流的存在而温度升高时，缸体二11内的水银气化，推动活塞杆向右运动，活塞杆向右运动使缸体一10的左腔室气压减小，缸体一10左腔室的负压环境对保持架4的内外环的空腔持续地抽负压，避免了因温度升高，保持架4空腔结构内的气体体积膨胀导致保持架4对晶圆3的吸附能力减弱的情况。
具体操作流程如下：
工作时，首先将晶圆3放置在保持架4的内外环上，晶圆3与保持架4的内外环上下表面的吸附孔接触，由于内外环的空腔为负压环境，晶圆3被顺利地吸附在保持架4的上下表面。密封边8的存在使外界的气体不容易进入晶圆3与保持架4之间，提高了晶圆3与保持架4之间的密封性。由于永磁体5与磁环2对晶圆3产生方向相反的作用力，从而实现晶圆3在磁环2上方的悬浮，晶圆3悬浮与电镀溶液内。
电镀液呈倾斜状注入反应腔1时，进入反应腔1的液体在反应腔1内处于旋转运动状态，液体的转动推动拨板61运动，从而使晶圆3整体在电镀液中运动，对电镀液起到了搅拌的效果、保证了电镀的均匀性。
在晶圆3随着拨板61在电镀液中运动时，保持架4上的线圈9同步转动，由于保持架4下方为磁环2，从而线圈9处于磁场环境，线圈9的转动实现了对磁感线的切割，从而在线圈9内部产生感应电流，线圈9发热，对电镀液进行加热，提高了电镀的效果。
线圈9因感应电流的存在而温度升高时，缸体二11内的水银气化，推动活塞杆向右运动，活塞杆向右运动使缸体一10的左腔室气压减小，缸体一10左腔室的负压环境对保持架4的内外环的空腔持续地抽负压，避免了因温度升高，保持架4空腔结构内的气体体积膨胀导致保持架4对晶圆3的吸附能力减弱的情况。
以上显示和描述了本发明的基本原理、主要特征和优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (6)

1.一种芯片的导电线路制作工艺，其特征在于：该工艺包括如下步骤：
步骤一：将晶圆研磨减薄至设定尺寸厚度；
步骤二：步骤一中将晶圆研磨至合格尺寸后，将晶圆放入等离子刻蚀机中，将晶圆背面需要蚀刻的地方蚀刻掉形成沟槽，使晶圆正面部分的导电块暴露出来；
步骤三：步骤二完成后，在晶圆背面涂覆高分子聚合材料，形成绝缘层后烘烤；
步骤四：通过激光击穿的方式将步骤三中晶圆背面已经形成的绝缘层与导电块击穿，使击穿部位的导电块从绝缘层中暴露出来；
步骤五：步骤四完成后，通过电镀设备在晶圆背面以电镀的方式形成一定厚度的电镀铜层；
其中，所述步骤五中的电镀设备包括反应腔(1)、磁环(2)、晶圆(3)、保持架(4)和永磁体(5)，所述反应腔(1)为圆筒状，晶圆(3)在反应腔(1)内进行电镀反应，反应腔(1)的上部设置有进液口，反应腔(1)底部设置有出液口，出液口与进液口通过泵和软管实现连接，用于实现电镀液的循环利用；所述磁环(2)水平固定在反应腔(1)内，磁环(2)在反应腔(1)内均匀排列有多层；所述晶圆(3)两两组成一对、上下对称布置，晶圆(3)设置于磁环(2)上方，一组晶圆(3)之间通过保持架(4)实现连接，作为一组的上下两块晶圆(3)边缘通过密封板(6)实现密封，从而在两块晶圆(3)之间形成密封的空间，进而实现对晶圆(3)的单面电镀；所述保持架(4)位于一组晶圆(3)的封闭空间内；所述永磁体(5)设置于保持架(4)内部，永磁体(5)与磁环(2)对晶圆(3)产生方向相反的作用力，从而实现晶圆(3)在磁环(2)上方的悬浮，晶圆(3)悬浮与电镀溶液内，保证了电镀的一致性。
2.根据权利要求1所述的一种芯片的导电线路制作工艺，其特征在于：所述保持架(4)由同轴设置的内外圆环组成，圆环的截面为矩形，内外圆环之间通过支架(7)实现连接，保持架(4)内外圆环的内部为空腔结构，空腔内为负压环境，内外圆环的上下表面均设置有吸附孔，吸附孔与空腔相通，作为一组的晶圆(3)位于保持架(4)的上下表面，晶圆(3)与保持架(4)的吸附孔相贴合，利用负压实现将晶圆(3)固定在保持架(4)上；所述永磁体(5)固定在保持架(4)的空腔内。
3.根据权利要求2所述的一种芯片的导电线路制作工艺，其特征在于：所述保持架(4)的上下表面设置有密封边(8)，密封边(8)位于晶圆(3)和保持架(4)之间，密封边(8)用于实现晶圆(3)与保持架(4)之间的密封，提高晶圆(3)在保持架(4)上的吸附效果。
4.根据权利要求1所述的一种芯片的导电线路制作工艺，其特征在于：所述反应腔(1)侧壁上的进液口倾斜设置且数量为多个，进液口沿着反应腔(1)的圆周均匀布置；所述密封板(6)在外侧设置有拨板(61)；所述拨板(61)沿着密封板(6)的外圆周表面倾斜布置，拨板(61)的倾斜方向与进液口方向相同，拨板(61)用于通过进液口注入的电镀液的运动来带动晶圆(3)在电镀溶液内转动。
5.根据权利要求2所述的一种芯片的导电线路制作工艺，其特征在于：所述保持架(4)上还设置有线圈(9)，线圈(9)呈圆环状固定在保持架(4)的支架(7)上。
6.根据权利要求2所述的一种芯片的导电线路制作工艺，其特征在于：所述保持架(4)在内圆环的内侧设置有缸体一(10)和缸体二(11)；所述缸体一(10)和缸体二(11)通过一根活塞杆实现连接，缸体二(11)左腔室设置有水银，缸体一(10)左腔室的进气孔与保持架(4)内外环的空腔结构通过气管相连通，实现对保持架(4)空腔的持续抽负压。
CN201810534777.4A 2018-05-29 2018-05-29 一种芯片的导电线路制作工艺 Active CN108695179B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810534777.4A CN108695179B (zh) 2018-05-29 2018-05-29 一种芯片的导电线路制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810534777.4A CN108695179B (zh) 2018-05-29 2018-05-29 一种芯片的导电线路制作工艺

Publications (2)

Publication Number Publication Date
CN108695179A true CN108695179A (zh) 2018-10-23
CN108695179B CN108695179B (zh) 2020-03-03

Family

ID=63848329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810534777.4A Active CN108695179B (zh) 2018-05-29 2018-05-29 一种芯片的导电线路制作工艺

Country Status (1)

Country Link
CN (1) CN108695179B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116377548A (zh) * 2023-06-02 2023-07-04 苏州尊恒半导体科技有限公司 一种晶圆均匀电镀设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11246979A (ja) * 1998-03-04 1999-09-14 Ebara Corp めっき装置
KR20070053864A (ko) * 2005-11-22 2007-05-28 삼성전자주식회사 반도체 제조용 금속박막 증착장치
CN107615443A (zh) * 2014-06-06 2018-01-19 盛美半导体设备（上海）有限公司 去除晶圆背面边缘薄膜的装置与方法
CN108004583A (zh) * 2016-11-01 2018-05-08 三星电子株式会社 电镀设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11246979A (ja) * 1998-03-04 1999-09-14 Ebara Corp めっき装置
KR20070053864A (ko) * 2005-11-22 2007-05-28 삼성전자주식회사 반도체 제조용 금속박막 증착장치
CN107615443A (zh) * 2014-06-06 2018-01-19 盛美半导体设备（上海）有限公司 去除晶圆背面边缘薄膜的装置与方法
CN108004583A (zh) * 2016-11-01 2018-05-08 三星电子株式会社 电镀设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116377548A (zh) * 2023-06-02 2023-07-04 苏州尊恒半导体科技有限公司 一种晶圆均匀电镀设备
CN116377548B (zh) * 2023-06-02 2023-08-22 苏州尊恒半导体科技有限公司 一种晶圆均匀电镀设备

Also Published As

Publication number Publication date
CN108695179B (zh) 2020-03-03

Similar Documents

Publication Publication Date Title
KR20150123266A (ko) 구성가능한 가변 위치 폐쇄 트랙 마그네트론
TWI682073B (zh) 具有適用於凹槽的接觸環密封及竊流電極的電鍍設備
TW200525682A (en) Step edge insert ring for process chamber
CN104538421B (zh) Oled显示基板及其制造方法
CN105448774A (zh) 一种等离子体加工设备
CN101775588B (zh) 一种高靶材利用率的矩形靶
CN110335874A (zh) 一种显示基板、其制备方法及其显示装置
CN109671670A (zh) 微元件的巨量排列方法及系统
CN108695179A (zh) 一种芯片的导电线路制作工艺
BR112016009844B1 (pt) Aparelho de formação de filme de filme metálico e método de formação de filme de filmemetálico
CN108588802A (zh) 一种半导体晶圆电镀设备
CN104733491B (zh) 一种有机发光显示装置及其制备方法
CN107634096A (zh) 一种具有沟道截止环的可控硅及其制造方法
TW201916320A (zh) 微元件之巨量排列方法及系統
JPH0240739B2 (ja) Supatsutasochi
US20080083624A1 (en) Electrolysis Plating System
CN110066980A (zh) 环状靶材部件、半导体工艺设备及其工作方法
CN104213089B (zh) 磁控溅射设备及磁控溅射方法
CN105568244B (zh) 一种物理气相沉积方法
CN113493920A (zh) 改善电镀薄膜均匀性的装置及方法
CN104746035B (zh) 可实时监控晶片温度的升降针系统及磁控溅射设备
CN204174271U (zh) 一种高效散热的旋转平面靶
CN105470181B (zh) 一种遮蔽盘传输装置及反应腔室
CN111809225A (zh) 一种电镀液用高效节能式离子分散方法
CN219568105U (zh) 一种改造的半导体晶圆电沉积设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200131

Address after: Room 12-01, room 406-410, floor 4, Haixiang Plaza, 1052 Nanhai Avenue, Shekou street, Nanshan District, Shenzhen City, Guangdong Province

Applicant after: Shenzhen Guanyu Semiconductor Co.,Ltd.

Address before: 210024 Hehai University, No. 1 Xikang Road, Nanjing, Jiangsu Province

Applicant before: Li Han

GR01 Patent grant
GR01 Patent grant