CN108682721A - 一种发光二极管外延片及其制备方法 - Google Patents

一种发光二极管外延片及其制备方法 Download PDF

Info

Publication number
CN108682721A
CN108682721A CN201810379975.8A CN201810379975A CN108682721A CN 108682721 A CN108682721 A CN 108682721A CN 201810379975 A CN201810379975 A CN 201810379975A CN 108682721 A CN108682721 A CN 108682721A
Authority
CN
China
Prior art keywords
layer
aln
preparation
substrate
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810379975.8A
Other languages
English (en)
Inventor
魏柏林
魏晓骏
郭炳磊
马磊
林凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Suzhou Co Ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN201810379975.8A priority Critical patent/CN108682721A/zh
Publication of CN108682721A publication Critical patent/CN108682721A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制备方法,属于半导体光电领域。外延片包括衬底及依次设置在衬底上的GaN缓冲层、未掺杂GaN层、N型层、电子阻挡层及P型层,电子阻挡层包括InxAl1‑xN/AlN/InyGa1‑yN超晶格结构。在外延片的P型层与有源层之间设置InxAl1‑xN/AlN/InyGa1‑yN超晶格结构,而InxAl1‑xN/AlN/InyGa1‑yN超晶格结构中InAlN和AlN/InGaN之间形成有二维电子气,二维电子气对有源层中的电子存在排斥力,并对P型层中的空穴存在吸引力,能够有效将电子限制在有源层中并吸引P型层中的空穴更多地进入有源层与电子复合,以提高发光二极管的发光效率。

Description

一种发光二极管外延片及其制备方法
技术领域
本发明涉及半导体光电领域,特别涉及一种发光二极管外延片及其制备方法。
背景技术
外延片是制作发光二极管的基础结构,外延片的结构包括衬底及在衬底上生长出的外延层。其中,外延层的结构主要包括:依次生长在衬底上的GaN缓冲层、未掺杂的GaN层、N型层、有源层、电子阻挡层及P型层。
当外延层中有电流通过时,P型层的空穴与N型层的电子会向有源层移动,且二者在有源层进行复合发光。电子阻挡层主要起到将N型层的电子限制在有源层以与空穴进行复合发光的作用。
在一般结构中,电子阻挡层由AlGaN和InGaN组成,电子阻挡层在限制电子进入P型层的同时,也会限制P型层内的空穴进入有源层进行复合发光,没有最大程度地提高发光二极管的发光效率。
发明内容
为进一步提高发光二极管的发光效率,本发明实施例提供了一种发光二极管外延片及其制备方法。所述技术方案如下:
本发明实施例提供了一种发光二极管外延片,所述外延片包括衬底及依次层叠设置在所述衬底上的GaN缓冲层、未掺杂GaN层、N型层、有源层、电子阻挡层及P型层,所述电子阻挡层包括InxAl1-xN/AlN/InyGa1-yN超晶格结构,其中,0.1<x<0.4,0.05<y<0.4。
可选地,在所述InxAl1-xN/AlN/InyGa1-yN超晶格结构中,InxAl1-xN子层的厚度为2-3nm,AlN子层的厚度为0.5-1nm,InyGa1-yN子层的厚度为1.5-3nm。
可选地,所述InxAl1-xN子层的厚度为2nm,所述AlN子层的厚度为1nm,所述InyGa1-yN子层的厚度为2nm。
可选地,所述x为0.2,所述y为0.1。
可选地,所述InxAl1-xN/AlN/InyGa1-yN超晶格结构的周期为2-5。
本发明实施例提供了一种发光二极管外延片的制备方法,所述制备方法包括:
提供一衬底;
在所述衬底上生长GaN缓冲层;
在所述GaN缓冲层上生长未掺杂GaN层;
在所述未掺杂GaN层上生长N型层;
在所述N型层上生长有源层;
在所述有源层上生长电子阻挡层,所述电子阻挡层包括InxAl1-xN/AlN/InyGa1-yN超晶格结构,0.1<x<0.4,0.05<y<0.4;
在所述电子阻挡层上生长P型层。
可选地,所述InxAl1-xN/AlN/InyGa1-yN超晶格结构的生长温度为900℃-1200℃。
可选地,所述InxAl1-xN/AlN/InyGa1-yN超晶格结构的生长压力为100Torr-300Torr。
可选地,所述制备方法还包括:
在所述衬底上生长N型层之前,对所述衬底进行退火处理。
可选地,所述制备方法还包括:
在所述GaN缓冲层上生长未掺杂GaN层之前,对所述GaN缓冲层进行原位退火处理。
本发明实施例提供的技术方案带来的有益效果是:在外延片的P型层与有源层之间设置包括InxAl1-xN/AlN/InyGa1-yN超晶格结构的电子阻挡层,而InxAl1-xN/AlN/InyGa1-yN超晶格结构中InAlN和AlN/InGaN之间形成有二维电子气,二维电子气对有源层中的电子存在排斥力,并对P型层中的空穴存在吸引力,能够有效将电子限制在有源层中并吸引P型层中的空穴更多地进入有源层与电子复合,以提高发光二极管的发光效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管外延片的结构图;
图2是本发明实施例提供的一种发光二极管外延片的制备方法流程图;
图3~图5为本发明实施例提供的一种实施例的外延片结构流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供的一种发光二极管外延片的结构图。如图1所示,该外延片包括衬底1及依次层叠设置在衬底1上的GaN缓冲层2、未掺杂GaN层3、N型层4、有源层5、电子阻挡层6及P型层7。电子阻挡层6包括InxAl1-xN/AlN/InyGa1-yN超晶格结构,其中,0.1<x<0.4,0.05<y<0.4。
在外延片的P型层与有源层之间设置包括InxAl1-xN/AlN/InyGa1-yN超晶格结构的电子阻挡层,而InxAl1-xN/AlN/InyGa1-yN超晶格结构中InAlN和AlN/InGaN之间形成有二维电子气,二维电子气对有源层中的电子存在排斥力,并对P型层中的空穴存在吸引力,能够有效将电子限制在有源层中并吸引P型层中的空穴更多地进入有源层与电子复合,以提高发光二极管的发光效率。
示例性地,N型层4可为N型GaN层。
其中,N型层4中的掺杂元素为Si。
可选地,有源层5可为多量子阱层,有源层5包括交替层叠的InaGa1-aN阱层51和GaN垒层52,其中0<a<1。
可选地,电子阻挡层6的厚度范围为10-25nm。在此厚度范围内的电子阻挡层能够较好地起到阻挡电子的作用,提高在有源层5内进行复合的电子和空穴的数量以提高发光二极管的发光效率。
可选地,InxAl1-xN/AlN/InyGa1-yN超晶格结构包括InxAl1-xN子层61、AlN子层62及InyGa1-yN子层63。其中InxAl1-xN子层61的厚度可为2-3nm,AlN子层62的厚度可为0.5-1nm,InyGa1-yN子层63的厚度可为1.5-3nm。InxAl1-xN子层、AlN子层及InyGa1-yN子层的厚度设置在此厚度范围内能够减小其由于厚度对空穴移动的影响,使得InxAl1-xN/AlN/InyGa1-yN超晶格结构较为有效地吸引空穴进入有源层。
可选地,InxAl1-xN子层61的厚度为2nm,AlN层子62的厚度为1nm,InyGa1-yN子层63的厚度为2nm。在此厚度条件下,InxAl1-xN/AlN/InyGa1-yN超晶格结构能够最大程度地提高进入有源层与电子进行复合的空穴数量,最大程度地提高发光二极管的发光效率。进一步地,此时InxAl1-xN/AlN/InyGa1-yN超晶格结构中的x为0.2,y为0.1。在此条件下的InxAl1-xN/AlN/InyGa1-yN超晶格结构能够较为有效地提高进入有源层进行复合的空穴数量,提高发光二极管的发光效率。
可选地,InxAl1-xN/AlN/InyGa1-yN超晶格结构的周期为2-5。将InxAl1-xN/AlN/InyGa1-yN超晶格结构的周期设置为2-5时,该电子阻挡层对电子的阻挡与增加空穴的作用较好,有利于提高发光二极管的发光效率。
在本实施例中,P型层7可为P型GaN层,在本发明的其他实施例中,P型层也可为P型GaAs层,本发明对此不做限制。
如图1所示,在本实施例中,P型层6上还可设置P型接触层8。
图2是本发明实施例提供的一种发光二极管外延片的制备方法流程图,如图2所示,该制备方法包括:
步骤S1:提供一衬底。
其中,衬底可使用蓝宝石衬底。
可选地,本制备方法还可包括,对衬底进行退火处理。以获得表面质量较好的较为干净的衬底,有利于保证在衬底上生长的外延层的质量。
其中,对衬底进行退火可包括:在氢气气氛下对衬底进行退火,退火时长为8min,退火温度为1000℃-1200℃,退火压力为400Torr-600Torr。
进一步地,在衬底完成退火工序之后,还可对衬底进行氮化处理,即在衬底上先生长一层AlN,以减小衬底与N型层之间的晶格失配。
步骤S2:在衬底上生长GaN缓冲层。
其中,GaN缓冲层的生长温度可为400℃-600℃,GaN缓冲层的生长压力可为400Torr-600Torr。在此温度下得到的GaN缓冲层的质量较好,能有效起到减小N型层与衬底之间的晶格失配问题。
可选地,GaN缓冲层的生长厚度可为15-35nm。
进一步地,在GaN缓冲层上生长完成之后,可对GaN缓冲层进行原位退火处理。对GaN缓冲层进行退火处理可减少GaN缓冲层中的位错,保证GaN缓冲层的质量,有利于后续外延层的生长。
其中,对GaN缓冲层进行退火包括:
在退火温度为1000℃-1200℃、退火压力为400Torr-600Torr的条件下,对GaN缓冲层进行原位退火处理,退火时长为5-10min。
步骤S3:在GaN缓冲层上生长未掺杂GaN层。
步骤S3中,未掺杂GaN层的生长温度可为1000℃-1100℃,生长压力可为100Torr至500Torr。在此条件下生长得到的未掺杂GaN层的质量较好。
示例性地,未掺杂GaN层的厚度可为1-5μm。
步骤S4:在未掺杂GaN层上生长N型层。
在本发明实施例中,N型层可为N型GaN层。
其中,N型GaN层的生长温度可为1000℃-1200℃,生长压力可为100Torr-500Torr。
N型GaN层的厚度可为1-5μm。
可选地,N型GaN层的掺杂元素为Si元素,Si元素的掺杂浓度为1018cm-3-1019cm-3
在本发明的其他实施例中,N型层可为N型GaAs层或者其他N型掺杂层,本发明对此不做限制。
步骤S5:在N型层上生长有源层。
示例性的,有源层可为多量子阱层,有源层包括交替层叠的InaGa1-aN阱层和GaN垒层,其中0<a<1。
可选地,InaGa1-aN阱层的生长温度可为720℃-829℃,GaN垒层的生长温度可为850℃-959℃。以保证生长得到的有源层的质量。
其中,InaGa1-aN阱层的生长厚度可为3nm,GaN垒层的生长厚度可为9-20nm。
可选地,在本发明的其他实施例中,有源层也可采用lnGaAs阱层与GaAs垒层交替生长的结构或者其他结构,本发明对此不做限制。
执行完步骤S5之后的外延层结构可如图3所示,衬底1上依次生长有GaN缓冲层2、未掺杂GaN层3、N型GaN层4及有源层5,有源层5包括交替层叠的InaGa1-aN阱层51和GaN垒层52。
步骤S6:在有源层上生长电子阻挡层,电子阻挡层包括InxAl1-xN/AlN/InyGa1-yN超晶格结构,0.1<x<0.4,0.05<y<0.4。
可选地,InxAl1-xN/AlN/InyGa1-yN超晶格结构的生长温度为900℃-1200℃。在此条件下生长得到的InxAl1-xN/AlN/InyGa1-yN超晶格结构质量较好。
具体地,InxAl1-xN/AlN/InyGa1-yN超晶格结构的生长压力为100Torr-300Torr。在此条件下生长得到的InxAl1-xN/AlN/InyGa1-yN超晶格结构质量较好。
执行完步骤S6之后的外延层结构可如图4所示,有源层5上生长有包括InxAl1-xN/AlN/InyGa1-yN超晶格结构的电子阻挡层6,InxAl1-xN/AlN/InyGa1-yN超晶格结构包括循环生长的InxAl1-xN子层61,AlN子层62及InyGa1-yN子层63。
步骤S7:在电子阻挡层上生长P型层。
可选地,在本实施例中,P型层可为P型GaN层。其生长温度可为850℃-1080℃,生长压力可为100Torr-300Torr。
P型GaN层的生长厚度可为100-800nm。
进一步的,本制备方法还包括,在P型GaN层上生长P型接触层。为外延片的后续制备做准备。
其中P型接触层的生长温度可为650℃-850℃,生长压力可为100Torr-300Torr。其厚度可设置为5-300nm。
执行完以上步骤的外延片结构如图5所示,InxAl1-xN/AlN/InyGa1-yN超晶格结构上还生长有P型GaN层7与P型接触层8。
在外延片的P型层与有源层之间设置包括InxAl1-xN/AlN/InyGa1-yN超晶格结构的电子阻挡层,而InxAl1-xN/AlN/InyGa1-yN超晶格结构中InAlN和AlN/InGaN之间形成有二维电子气,二维电子气对有源层中的电子存在排斥力,并对P型层中的空穴存在吸引力,能够有效将电子限制在有源层中并吸引P型层中的空穴更多地进入有源层与电子复合,以提高发光二极管的发光效率。
可选地,本制备方法还可包括:
在外延片生长结束之后,在氮气氛围下对外延片进行退火,退火温度为650℃-850℃,退火时长为5到15min。外延片生长结束之后对其进行退火能够激活P型层中的Mg原子,提高P型层中的空穴浓度,有利于提高发光二极管的发光效率。
并且在本发明提供的一种实施例中,对通过以上步骤得到的外延片进行清洗、刻蚀、制作P、N电极等一系列操作,之后得到由上述外延片制作得到的发光二极管芯片。对经本发明实施例提供的外延片制作得到的发光二极管芯片于传统的使用AlaGa1-aN/InbGa1-bN(0.05<a<0.2,0.1<b<0.5)结构作为电子阻挡层的传统发光二极管芯片进行光电测试。得到经本发明实施例提供的外延片制作得到的发光二极管芯片的亮度高于传统发光二极管芯片的发光亮度的结果。
上述实验中,所提供给发光二极管芯片的实验电流均为20mA,且其余实验条件均相同。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管外延片,所述外延片包括衬底及依次层叠设置在所述衬底上的GaN缓冲层、未掺杂GaN层、N型层、有源层、电子阻挡层及P型层,其特征在于,所述电子阻挡层包括InxAl1-xN/AlN/InyGa1-yN超晶格结构,其中,0.1<x<0.4,0.05<y<0.4。
2.根据权利要求1所述的外延片,其特征在于,在所述InxAl1-xN/AlN/InyGa1-yN超晶格结构中,InxAl1-xN子层的厚度为2-3nm,AlN子层的厚度为0.5-1nm,InyGa1-yN子层的厚度为1.5-3nm。
3.根据权利要求2所述的外延片,其特征在于,所述InxAl1-xN子层的厚度为2nm,所述AlN子层的厚度为1nm,所述InyGa1-yN子层的厚度为2nm。
4.根据权利要求1~3任一项所述的外延片,其特征在于,所述x为0.2,所述y为0.1。
5.根据权利要求1~3任一项所述的外延片,其特征在于,所述InxAl1-xN/AlN/InyGa1-yN超晶格结构的周期为2-5。
6.一种发光二极管外延片的制备方法,其特征在于,所述制备方法包括:
提供一衬底;
在所述衬底上生长GaN缓冲层;
在所述GaN缓冲层上生长未掺杂GaN层;
在所述未掺杂GaN层上生长N型层;
在所述N型层上生长有源层;
在所述有源层上生长电子阻挡层,所述电子阻挡层包括InxAl1-xN/AlN/InyGa1-yN超晶格结构,0.1<x<0.4,0.05<y<0.4;
在所述电子阻挡层上生长P型层。
7.根据权利要求6所述的制备方法,其特征在于,所述InxAl1-xN/AlN/InyGa1-yN超晶格结构的生长温度为900℃-1200℃。
8.根据权利要求6所述的制备方法,其特征在于,所述InxAl1-xN/AlN/InyGa1-yN超晶格结构的生长压力为100Torr-300Torr。
9.根据权利要求6~8任一项所述的制备方法,其特征在于,所述制备方法还包括:
在所述衬底上生长N型层之前,对所述衬底进行退火处理。
10.根据权利要求6~8任一项所述的制备方法,其特征在于,所述制备方法还包括:
在所述GaN缓冲层上生长未掺杂GaN层之前,对所述GaN缓冲层进行原位退火处理。
CN201810379975.8A 2018-04-25 2018-04-25 一种发光二极管外延片及其制备方法 Pending CN108682721A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810379975.8A CN108682721A (zh) 2018-04-25 2018-04-25 一种发光二极管外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810379975.8A CN108682721A (zh) 2018-04-25 2018-04-25 一种发光二极管外延片及其制备方法

Publications (1)

Publication Number Publication Date
CN108682721A true CN108682721A (zh) 2018-10-19

Family

ID=63802363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810379975.8A Pending CN108682721A (zh) 2018-04-25 2018-04-25 一种发光二极管外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN108682721A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109659403A (zh) * 2018-12-27 2019-04-19 华灿光电(浙江)有限公司 发光二极管的外延片的制作方法及外延片
CN110137319A (zh) * 2019-05-21 2019-08-16 芜湖德豪润达光电科技有限公司 Led外延结构及其制作方法
CN110931491A (zh) * 2019-11-08 2020-03-27 长江存储科技有限责任公司 3d存储器件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157656A (zh) * 2011-01-26 2011-08-17 中山大学 一种加强载流子注入效率的氮化物发光二极管以及制作方法
CN103474539A (zh) * 2013-09-25 2013-12-25 湘能华磊光电股份有限公司 含有超晶格层的led结构外延生长方法及其结构
CN104600163A (zh) * 2013-10-30 2015-05-06 山东浪潮华光光电子股份有限公司 一种有p型超晶格的led外延结构及其制备方法
CN104716236A (zh) * 2013-12-16 2015-06-17 山东华光光电子有限公司 一种提高发光效率的GaN基LED外延结构及生长方法
CN106486573A (zh) * 2015-08-28 2017-03-08 南通同方半导体有限公司 一种高空穴注入效率的led外延结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157656A (zh) * 2011-01-26 2011-08-17 中山大学 一种加强载流子注入效率的氮化物发光二极管以及制作方法
CN103474539A (zh) * 2013-09-25 2013-12-25 湘能华磊光电股份有限公司 含有超晶格层的led结构外延生长方法及其结构
CN104600163A (zh) * 2013-10-30 2015-05-06 山东浪潮华光光电子股份有限公司 一种有p型超晶格的led外延结构及其制备方法
CN104716236A (zh) * 2013-12-16 2015-06-17 山东华光光电子有限公司 一种提高发光效率的GaN基LED外延结构及生长方法
CN106486573A (zh) * 2015-08-28 2017-03-08 南通同方半导体有限公司 一种高空穴注入效率的led外延结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109659403A (zh) * 2018-12-27 2019-04-19 华灿光电(浙江)有限公司 发光二极管的外延片的制作方法及外延片
CN110137319A (zh) * 2019-05-21 2019-08-16 芜湖德豪润达光电科技有限公司 Led外延结构及其制作方法
CN110931491A (zh) * 2019-11-08 2020-03-27 长江存储科技有限责任公司 3d存储器件及其制造方法
CN110931491B (zh) * 2019-11-08 2023-06-23 长江存储科技有限责任公司 3d存储器件及其制造方法

Similar Documents

Publication Publication Date Title
CN106098882B (zh) 一种发光二极管外延片及其制备方法
KR100784065B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
CN103681985B (zh) 一种发光二极管的外延片及其制作方法
CN108550675B (zh) 一种发光二极管外延片及其制备方法
CN106816501B (zh) 一种氮化镓基发光二极管的外延片及其制作方法
CN109786529B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN106653970B (zh) 一种发光二极管的外延片及其生长方法
CN109256444B (zh) 一种发光二极管的外延片及其制备方法
WO2012137781A1 (ja) 半導体積層体及びその製造方法、並びに半導体素子
CN105428482A (zh) 一种led外延结构及制作方法
CN109860358B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109671813B (zh) 一种GaN基发光二极管外延片及其制备方法
CN106876529B (zh) 一种氮化镓基发光二极管的外延片及其制备方法
CN108831974B (zh) 一种发光二极管外延片及其制造方法
CN103730552A (zh) 一种提高led发光效率的外延生长方法
JP2017069299A (ja) Iii族窒化物半導体発光素子
CN105206726A (zh) 一种led结构及其生长方法
CN115020558B (zh) 一种高复合效率的发光二极管外延片及其制备方法
KR20140010587A (ko) 도핑된 버퍼층을 포함하는 반도체 발광 소자 및 그 제조 방법
CN102760808A (zh) 一种发光二极管的外延片及其制造方法
CN115863501B (zh) 一种发光二极管外延片及其制备方法
CN105514232A (zh) 一种发光二极管外延片、发光二极管及外延片的制作方法
CN109326697B (zh) 一种GaN基发光二极管外延片及其制备方法
CN108447952B (zh) 一种发光二极管外延片及其制备方法
CN108682721A (zh) 一种发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181019