CN108666448A - 掩膜版及其制作方法 - Google Patents

掩膜版及其制作方法 Download PDF

Info

Publication number
CN108666448A
CN108666448A CN201810416174.4A CN201810416174A CN108666448A CN 108666448 A CN108666448 A CN 108666448A CN 201810416174 A CN201810416174 A CN 201810416174A CN 108666448 A CN108666448 A CN 108666448A
Authority
CN
China
Prior art keywords
layer
mask
substrate
mask pattern
mask plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810416174.4A
Other languages
English (en)
Other versions
CN108666448B (zh
Inventor
刘孟彬
罗海龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Core Integrated Circuit Ningbo Co Ltd
Original Assignee
China Core Integrated Circuit Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Core Integrated Circuit Ningbo Co Ltd filed Critical China Core Integrated Circuit Ningbo Co Ltd
Priority to CN201810416174.4A priority Critical patent/CN108666448B/zh
Publication of CN108666448A publication Critical patent/CN108666448A/zh
Application granted granted Critical
Publication of CN108666448B publication Critical patent/CN108666448B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • C23C14/042Coating on selected surface areas, e.g. using masks using masks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种掩膜版及其制作方法,掩膜版包括:衬底,包括第一表面以及与第一表面相背的第二表面,衬底内具有贯穿衬底的多个开口,衬底能够利用半导体刻蚀工艺进行图形化;位于第一表面的牺牲层,牺牲层具有多个开孔;位于牺牲层上的掩膜图形层,掩膜图形层包括相邻的图形区和遮挡区,图形区具有至少一个贯穿掩膜图形层的通孔,开口和开孔露出图形区,且每一图形区与开口、开孔相对应;掩膜图形层具有凸伸入开孔的环形凸起,环形凸起与开孔的侧壁贴合。本发明掩膜版采用半导体工艺所制成,半导体工艺能够提高所述掩膜版的质量和通孔精准度,且有利于减小通孔尺寸和掩膜图形层厚度,还能防止掩膜图形层和衬底产生移位,掩膜版的质量和精准度更高。

Description

掩膜版及其制作方法
技术领域
本发明涉及半导体制造领域,尤其涉及一种掩膜版及其制作方法。
背景技术
物理气相沉积(Physical Vapor Deposition,PVD)技术主要分为蒸镀(Evaporation)工艺和溅镀(Sputtering)工艺两种。其中,蒸镀工艺是在基板表面形成功能膜层的主要方式,蒸镀工艺是指在真空蒸镀机(Vacuum Evaporator)中将蒸镀源(例如待镀金属、合金或化合物)加热熔化,使其呈分子或原子状态逸出,沉积至基板表面而形成固态薄膜或涂层的方法。
目前,蒸镀工艺主要采用金属掩膜版(Metal Mask),所述金属掩膜版具有预设图案的开口,在蒸镀工艺过程中,所述金属掩膜版固定于基板上,所述基板的待蒸镀面与蒸镀源相对,使来自所述蒸镀源的成膜材料通过所述开口蒸镀于所述待蒸镀面,以形成预设图案的薄膜。
目前OLED(Organic Light-Emitting Diode,有机发光显示)的金属掩膜版通常使用30μm至50μm厚的因瓦合金(INVAR,又称殷钢)并通过化学刻蚀的方法来制备,首先在因瓦合金表面涂覆光刻胶或感光干膜,通过曝光的方式将掩膜版的精细图案转移在感光膜上,再通过显影和化学刻蚀的方式最后制成精细金属掩膜版,通过该方法其精度通常在微米级,一般最小只能做到25μm至40μm,因此制成的金属掩模板的质量和精准度不能很好的满足工艺需求要求。
发明内容
本发明解决的问题是提供一种掩膜版及其制作方法,提高掩模板的质量和精准度。
为解决上述问题,本发明提供一种掩膜版,包括:衬底,所述衬底包括第一表面以及与所述第一表面相背的第二表面,所述衬底内具有贯穿所述衬底的多个开口,所述衬底能够利用半导体刻蚀工艺进行图形化;位于所述第一表面的牺牲层,所述牺牲层具有多个开孔;位于所述牺牲层上的掩膜图形层,所述掩膜图形层包括相邻的图形区和遮挡区,所述图形区具有至少一个贯穿所述掩膜图形层的通孔,其中,所述开口和所述开孔露出所述图形区,且每一图形区与所述开口、所述开孔相对应;所述掩膜图形层具有凸伸入所述开孔的环形凸起,所述环形凸起与所述开孔的侧壁贴合。
相应的,本发明还提供一种掩膜版的制作方法,包括:提供衬底,所述衬底包括第一表面以及与所述第一表面相背的第二表面;在所述第一表面上形成牺牲层;图形化所述牺牲层,在所述牺牲层内形成多个沟槽;在所述牺牲层上形成掩膜材料层,所述掩膜材料层还填充所述沟槽;图形化所述掩膜材料层,形成图形区以及与所述图形区相邻的遮挡区,在所述图形区形成至少一个贯穿所述掩膜材料层的通孔,且图形化后的剩余掩膜材料层作为掩膜图形层,其中,所述掩膜图形层中位于所述沟槽内的构成环形凸起;形成所述掩膜图形层后,刻蚀所述衬底的第二表面,在所述衬底内形成贯穿所述衬底且露出所述图形区的多个开口,每一开口与所述图形区相对应;形成所述开口后,以所述衬底为掩膜,去除所述图形区的牺牲层,在剩余牺牲层内形成多个露出所述图形区的开孔,每一开孔与所述图形区相对应,且所述环形凸起与所述开孔的侧壁贴合。
与现有技术相比,本发明的技术方案具有以下优点:
本发明在衬底的第一表面上形成具有多个沟槽的牺牲层后,在所述牺牲层上形成掩膜材料层,所述掩膜材料层还填充所述沟槽,随后图形化所述掩膜材料层,形成图形区以及与所述图形区相邻的遮挡区,在所述图形区形成至少一个贯穿所述掩膜材料层的通孔,且图形化后的剩余掩膜材料层作为掩膜图形层,其中,所述掩膜图形层中位于所述沟槽内的构成环形凸起,形成所述掩膜图形层后,刻蚀所述衬底的第二表面,在所述衬底内形成贯穿所述衬底且露出所述图形区的多个开口,每一开口与所述图形区相对应,并在形成所述开口后,以所述衬底为掩膜,去除所述图形区的牺牲层,,在剩余牺牲层内形成多个露出所述图形区的开孔,每一开孔与所述图形区相对应,且所述环形凸起与所述开孔的侧壁贴合,使所述开口、开孔和通孔相贯通,以实现所制成掩膜版的正常使用;本发明所述掩膜版采用沉积、光刻和刻蚀等半导体工艺所制成,与采用传统化学刻蚀方式所制成的金属掩膜版(例如精细金属掩膜版)相比,半导体工艺能够提高所述掩膜版的质量和通孔精准度,且还有利于减小所述通孔的尺寸以及所述掩膜图形层的厚度,以满足半导体结构特征尺寸的不断减小,改善所述通孔尺寸和所述掩膜图形层厚度对蒸镀工艺的限制;而且,在刻蚀所述衬底的第二表面时,所述牺牲层能够对所述掩膜图形层起到保护作用,从而减小刻蚀所述衬底的工艺对所述掩膜图形层造成的刻蚀损伤,在去除所述图形区的牺牲层时,所述环形凸起能够对所述遮挡区牺牲层起到保护作用,防止所述遮挡区的牺牲层被过多地去除或完全去除,以降低所述衬底和所述掩膜图形层之间发生脱落、以及所述掩膜图形层发生断裂的概率,有利于提高所述掩膜版的质量;此外,所述掩膜图形层通过半导体工艺形成于所述衬底上,所述衬底能够对所述掩膜图形层起到支撑和固定作用,且与通过激光焊接的方式将金属掩膜版焊接于金属掩膜版框架上的方案相比,还能够防止所述掩膜图形层和所述衬底产生移位;所以,本发明所述掩膜版的质量和精准度更高,有利于提高蒸镀工艺的精度。
可选方案中,所述掩膜图形层包括朝向所述第一表面的第三表面、以及与所述第三表面相背的第四表面,所述掩膜版还包括金属层,所述金属层覆盖所述第四表面以及所述通孔的侧壁,或者覆盖所述第三表面,或者覆盖所述第三表面和第四表面;所述金属层可以对所述掩膜图形层起到支撑作用,能够降低所述掩膜图形层发生弯曲或断裂的概率;而且,在蒸镀工艺完成之后,通常需对掩膜版进行清洗,所述金属层还能够在所述清洗过程中对所述掩膜图形层起到保护作用,防止所述掩膜图形层被清洗溶液所腐蚀,从而有利于增加所述掩膜版的使用寿命。
附图说明
图1是本发明掩膜版一实施例的结构示意图;
图2是本发明掩膜版另一实施例的结构示意图;
图3至图10是本发明掩膜版的制作方法第一实施例中各步骤对应的结构示意图;
图11至图16是本发明掩膜版的制作方法第二实施例中各步骤对应的结构示意图;
图17至图18是本发明掩膜版的制作方法第三实施例中各步骤对应的结构示意图;
图19至图21是本发明掩膜版的制作方法第四实施例中各步骤对应的结构示意图;
图22至图24是本发明掩膜版的制作方法第五实施例中各步骤对应的结构示意图;
图25至图29是本发明掩膜版的制作方法第六实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知,金属掩模板的质量和精准度不能很好的满足工艺需求要求。
为了解决所述技术问题,本发明采用沉积、光刻和刻蚀等半导体工艺制成掩膜版,与采用传统化学刻蚀方式所制成的金属掩膜版相比,半导体工艺能够提高所述掩膜版的质量和通孔精准度,从而提高所述掩膜版的质量和精准度,有利于提高蒸镀工艺的精度。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明掩膜版一实施例的结构示意图。
本实施例中,所述掩膜版包括:衬底10,所述衬底10包括第一表面12以及与所述第一表面12相背的第二表面13,所述衬底10内具有贯穿所述衬底10的多个第一开口11,所述衬底10能够利用半导体刻蚀工艺进行图形化;位于所述第一表面12的牺牲层20,所述牺牲层20具有多个开孔21;位于所述牺牲层20上的掩膜图形层30,所述掩膜图形层30包括相邻的图形区I和遮挡区II,所述图形区I具有至少一个贯穿所述掩膜图形层30的通孔31,其中,所述第一开口11和所述开孔21露出所述图形区I,且每一图形区I与所述第一开口11、所述开孔21相对应;所述掩膜图形层30具有凸伸入所述开孔21的环形凸起33,所述环形凸起33与所述开孔21的侧壁贴合。
所述掩膜版为蒸镀用掩膜版,且所述掩膜版采用沉积、光刻和刻蚀等半导体工艺所制成,与采用传统化学刻蚀方式所制成的金属掩膜版相比,半导体工艺能够提高所述掩膜版的质量和所述通孔31的精准度;且所述掩膜图形层30通过半导体工艺形成于所述衬底10上,所述衬底10能够对所述掩膜图形层30起到支撑和固定作用,而传统金属掩膜版通常需通过激光焊接的方式焊接于金属掩膜版框架上才能使用,在焊接过程中,容易出现对所述金属掩膜版施加的张力不均匀或热效应等问题,从而导致所述金属掩膜版和所述金属掩膜版框架产生移位,因此与传统金属掩膜版相比,本实施例还能够防止所述掩膜图形层30和所述衬底10产生移位;因此,本实施例所述掩膜版的质量和精准度较高。
本实施例中,所述衬底10能够利用半导体刻蚀工艺进行图形化,所述第一开口11通过半导体刻蚀工艺所形成。
本实施例中,所述衬底10为半导体衬底。半导体衬底为半导体工艺中常用的衬底类型。
具体地,所述衬底10为硅衬底。在其他实施例中,所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料,所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的半导体衬底。所述衬底10的材料可以是适宜于工艺需要或易于集成的材料。
需要说明的是,在其他实施例中,所述衬底还可以是其他可利用半导体刻蚀工艺进行图形化的材料,例如,所述衬底还可以为氧化硅衬底等。
本实施例中,所述衬底10的第一表面12为所述掩膜图形层30的形成提供工艺平台,所述衬底10的第二表面13为所述第一开口11的形成提供工艺平台。
需要说明的是,为了降低制作所述掩膜版的工艺难度、以及便于所述掩膜版的实际使用,所述衬底10为平面基底。
所述第一开口11的数量为多个,所述第一开口11露出所述图形区I,且每一图形区I与所述第一开口11相对应,从而能够在蒸镀工艺过程中,通过所述第一开口11和所述掩膜图形层30的通孔31形成预设图案的薄膜。本实施例中,为了便于图示,仅示意出一个第一开口11以及与所述第一开口11对应的图形区I。
本实施例中,所述第一开口11在所述掩膜图形层30上的投影与所述图形区I相重合;相应的,所述衬底10覆盖所述遮挡区II,所述衬底10在所述掩膜图形层30上的投影与所述遮挡区II相重合。
具体地,在所述掩膜版的实际使用过程中,所述掩膜图形层30背向所述衬底10一侧的表面朝向待蒸镀面,所述掩膜图形层30朝向所述衬底10一侧的表面朝向蒸镀源,来自所述蒸镀源的成膜材料依次通过所述第一开口11和所述通孔31蒸镀于所述待蒸镀面,所述遮挡区II的衬底10用于对不希望成膜的待蒸镀面区域进行遮挡,从而形成预设图案的薄膜。
如图1所示,本实施例中,以所述图形区I的掩膜图形层30内具有三个通孔31为例进行说明。在其他实施例中,所述通孔的数量不仅限于三个,所述通孔的数量可以根据实际工艺需求而定。
需要说明的是,为了降低制作所述掩膜版的工艺难度,选取工艺常用且工艺集成度较高的材料作为所述掩膜图形层30的材料。
本实施例中,所述掩膜图形层30的材料为氮化硅。氮化硅材料的硬度较大,因此能够提高所述掩膜图形层30的机械强度,降低所述掩膜图形层30发生弯曲变形或断裂的概率,从而有利于提高所述掩膜版的质量和所述通孔31的精准度。
在其他实施例中,所述掩膜图形层的材料还可以为氧化硅、氮氧化硅、碳氮化硅、多晶硅或铝。
还需要说明的是,所述通孔31的深度T2越大,所述掩膜图形层30的厚度(未标示)相应越大,则所述掩膜图形层30的机械强度也越大,所述掩膜版的机械强度相应越大,但是所述通孔31的深度T2不宜过小,也不宜过大。如果所述通孔31的深度T2过小,即所述掩膜图形层30的厚度过小,则容易引起所述掩膜图形层30机械强度不足的问题,从而降低所述掩膜版的质量,甚至影响所述掩膜版的正常使用;如果所述通孔31的深度T2过大,即所述掩膜图形层30的厚度过大,则容易在蒸镀过程中产生阴影效应,从而对蒸镀所形成的薄膜的形貌产生不良影响。为此,本实施例中,所述通孔31的深度T2为2μm至10μm,即所述掩膜图形层30的厚度为2μm至10μm。
此外,与传统金属掩膜版相比,本实施例通过半导体制造工艺形成所述掩膜版,从而有利于减小所述通孔31的开口尺寸,进而满足半导体结构特征尺寸不断减小的要求。
本实施例中,所述通孔31的形状为圆形。在其他实施例中,根据实际薄膜形貌的需求,所述通孔还可以为其他形状。
在所述掩膜版的制作过程中,所述第一开口11通过刻蚀所述衬底10的方式所形成,且在形成所述第一开口11之前,所述牺牲层20通常覆盖所述衬底10的第一表面12,即所述牺牲层20覆盖所述掩膜图形层30,所述牺牲层20用于在刻蚀所述衬底10的工艺过程中,对所述掩膜图形层30起到保护作用,从而降低所述掩膜图形层30受到刻蚀损伤的概率,进而有利于进一步提高所述掩膜版的质量。
相应的,在所述掩膜版的制作过程中,制作所述掩膜版的步骤通常还包括去除所述第一开口11露出的牺牲层20,从而使所述第一开口11和通孔31相贯通,进而实现所述掩膜版的正常使用功能。
因此,所述牺牲层20的材料和所述掩膜图形层30以及衬底10的材料具有较高的刻蚀选择比,且所述牺牲层20的材料为易于被去除的材料,从而降低去除所述第一开口11露出的牺牲层20的工艺难度,并减小去除所述牺牲层20的工艺对所述衬底10和掩膜图形层30的损伤。
本实施例中,所述牺牲层20的材料为氧化硅。在其他实施例中,所述牺牲层的材料还可以为氮化硅、非晶碳或锗。
需要说明的是,所述牺牲层20的厚度T1不宜过小,也不宜过大。如果所述牺牲层20的厚度T1过小,相应会降低对所述掩膜图形层30的保护作用,所述掩膜图形层30在形成所述第一开口11的过程中受到刻蚀损伤的概率较高,从而容易导致所述掩膜版的质量下降;如果所述牺牲层20的厚度T1过大,则容易导致所述掩膜版的整体厚度过大,即导致所述掩膜版的体积过大,相应会降低所述掩膜版的使用便捷性,且还会造成工艺资源和成本的浪费。为此,本实施例中,所述牺牲层20的厚度T1为2μm至10μm。
本实施例中,所述牺牲层30具有多个开孔21,所述开孔21露出所述图形区I,且每一图形区I与所述开孔21相对应,因此所述第一开口11、开孔21和通孔31相贯通,从而实现了所述掩膜版的正常使用功能。
为此,本实施例中,所述掩膜图形层30具有凸伸入所述开孔21的环形凸起33,所述环形凸起33与所述开孔21的侧壁贴合。
在去除所述第一开口11露出的牺牲层20的过程中,通过所述环形凸起33,使所述衬底10和掩膜图形层30包覆所述遮挡区II的牺牲层20,即所述环形凸起33能够对所述遮挡区II的牺牲层20起到保护作用,防止所述遮挡区II的牺牲层20被过多地去除或完全去除,以降低所述衬底10和所述掩膜图形层30之间发生脱落、以及所述掩膜图形层30发生断裂的概率,从而有利于提高所述掩膜版的质量。
需要说明的是,本实施例中,所述开孔21的开口尺寸大于所述第一开口11的开口尺寸,所述牺牲层20覆盖部分遮挡区II的第一表面12,所述环形凸起33背向所述牺牲层20的侧壁与所述第一开口11的侧壁齐平,从而在有效保护所述遮挡区II牺牲层20的同时,防止对所述掩膜版的正常使用产生影响。在其他实施例中,所述第一开口还可以露出部分环形凸起,或者,所述开孔侧壁和所述第一开口的侧壁齐平。
还需要说明的是,所述掩膜版还包括保护层40,位于所述掩膜图形层30背向所述衬底10一侧的遮挡区II表面上。
所述保护层40用于在刻蚀所述衬底10以形成所述第一开口11的工艺过程中,为所述掩膜图形层30提供支撑,从而降低所述掩膜图形层30发生脱落、弯曲变形或者断裂的概率,进而有利于进一步提高所述掩膜版的质量和精准度;而且,在去除所述第一开口11露出的牺牲层20的过程中,所述保护层40还能够对所述遮挡区II的掩膜图形层30起到保护作用,减小所述掩膜图形层30受到损伤的概率;此外,在所述掩膜版的使用过程中,所述保护层40仍能够对所述遮挡区II的掩膜图形层30起到保护作用,减小所述掩膜图形层30受到损伤的概率,从而增加所述掩膜版的使用寿命。
相应的,为了实现所述掩膜版的正常使用功能,所述保护层40内形成有露出所述图形区I掩膜图形层30的第二开口41,所述第一开口11、开孔21、通孔31和第二开口41相互贯通,从而使所述蒸镀源的成膜材料依次通过所述第一开口11、开孔21、通孔31和第二开口41蒸镀于所述待蒸镀面。
因此,所述保护层40的材料和所述衬底10以及牺牲层20的材料具有较高的刻蚀选择比,且为了降低制作所述掩膜版的工艺难度,选取工艺常用且工艺集成度较高的材料作为所述保护层40的材料。
本实施例中,所述保护层40的材料为多晶硅。在其他实施例中,所述保护层的材料还可以为氮化硅、氧化硅、氮氧化硅、碳氮化硅或铝。
需要说明的是,所述保护层40的厚度T3不宜过小,也不宜过大。如果所述保护层40的厚度T3过小,则容易降低所述保护层40对所述掩膜图形层30的支撑和保护效果;如果所述保护层40的厚度T3过大,则容易导致所述掩膜图形层30朝向所述牺牲层20一侧的表面至待蒸镀面的距离过大,从而恶化在蒸镀过程中的阴影效应,对蒸镀所形成的薄膜的形貌产生不良影响,且所述保护层40的厚度T3过大相依还会增加形成所述保护层40的工艺难度。为此,本实施例中,所述保护层40的厚度T3为2μm至10μm。
还需要说明的是,在所述掩膜版的制作过程中,由于在形成所述第一开口11之前,所述牺牲层20覆盖所述衬底10的第一表面12,即所述牺牲层20覆盖所述掩膜图形层30,因此所述牺牲层20能够防止刻蚀时所形成的聚合物附着于所述通孔31的侧壁,从而避免所述刻蚀工艺通过所述通孔31对所述保护层40造成刻蚀损耗,进而避免形成所述第一开口11的工艺对所述保护层的功能产生影响。
参考图2,示出了本发明掩膜版另一实施例的结构示意图。
本实施例与前述实施例的相同之处,在此不再赘述。本实施例与前述实施例的不同之处在于:所述掩膜版还包括金属层75,用于提高所述掩膜图形层70的机械强度。
具体地,所述掩膜图形层70包括朝向所述衬底50第一表面52的第三表面76、以及与所述第三表面76相背的第四表面77,所述金属层75可以覆盖所述第三表面76和第四表面77,或者,所述金属层75覆盖所述第四表面77以及所述通孔71的侧壁,或者,所述金属层75仅覆盖所述第三表面76。
所述金属层75可以对所述掩膜图形层70起到支撑作用,能够降低所述掩膜图形层70发生弯曲变形或断裂的概率、提高所述掩膜图形层70的机械强度,从而进一步提高所述掩膜版的机械强度,进而提高所述掩膜版的质量和所述通孔71的精准度。
而且,在蒸镀工艺完成之后,通常需对掩膜版进行清洗,所述金属层75还能够在所述清洗过程中对所述掩膜图形层70起到保护作用,防止所述掩膜图形层70被清洗溶液所腐蚀,从而有利于增加所述掩膜版的使用寿命。
因此,所述金属层75具有较高的机械强度以及耐腐蚀性。具体地,所述金属层75的材料可以为Ni、Ag、Au、Cu、Pt、Cr、Mo、Ti、Ta、Sn、W和Al中的一种或多种。
本实施例中,以所述金属层75覆盖所述第三表面76和第四表面77为例进行说明。
所述金属层75覆盖所述掩膜图形层70相对的两个表面,从而能够显著提高所述掩膜图形层70的机械强度;而且,能够避免所述金属层75占据所述通孔71空间的问题,相应可以减小对蒸镀工艺和成膜质量的影响。
本实施例中,所述通孔71的形状为圆形。在其他实施例中,根据实际薄膜形貌的需求,所述通孔还可以为其他形状。
需要说明的是,所述金属层75的厚度T4越大,防止所述掩膜图形层70发生弯曲变形或断裂的效果越好,所述掩膜图形层70的机械强度越大,所述掩膜版的机械强度相应越大,但是所述金属层75的厚度T4不宜过小,也不宜过大。如果所述金属层75的厚度T4过小,则提高所述掩膜版机械强度的效果较差;如果所述金属层75的厚度T4过大,则会导致所述掩膜版的整体厚度过大,反而会恶化蒸镀过程中的阴影效应,而且当所述金属层75还覆盖所述通孔71的侧壁时,相应还会过多地占据所述通孔71的空间,从而影响所述掩膜版的正常使用,且还容易影响所述金属层75在所述通孔71中的形成质量。为此,本实施例中,所述金属层75的厚度T4小于所述通孔71的半径(未标示)。
相应的,当所述金属层75覆盖所述第四表面77以及所述通孔71的侧壁时,位于所述通孔71侧壁的金属层75厚度小于所述通孔71的半径。
所述金属层75具有较高的机械强度,采用厚度较小的所述金属层75即可进一步提高所述掩膜版的机械强度,因此在保证所述掩膜版质量和所述通孔71精准度不受影响的前提下,可以适当减小所述掩膜图形层70的厚度(未标示)或所述保护层80的厚度(未标示),从而有利于减小所述掩膜版的整体厚度,改善蒸镀过程中的阴影效应。
相应的,本发明还提供一种掩膜版的制作方法。
图3至图10是本发明掩膜版的制作方法第一实施例中各步骤对应的结构示意图。
参考图3,提供衬底100,所述衬底100包括第一表面120以及与所述第一表面120相背的第二表面130。
所述衬底100用于对所形成掩膜版的掩膜图形层起到支撑和固定作用。
本实施例中,所述衬底100能够利用半导体刻蚀工艺进行图形化,从而能够在后续制程中通过刻蚀工艺,在所述衬底100内形成第一开口。
本实施例中,所述衬底100为半导体衬底。半导体衬底为半导体工艺中常用的衬底类型。
具体地,所述衬底100为硅衬底。在其他实施例中,所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料,所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的半导体衬底。所述衬底的材料可以是适宜于工艺需要或易于集成的材料。
需要说明的是,在其他实施例中,所述衬底还可以是其他可利用半导体刻蚀工艺进行图形化的材料,例如,所述衬底还可以为氧化硅衬底等。
本实施例中,所述第一表面120用于为后续形成掩膜图形层提供工艺平台,所述第二表面130用于为后续在所述衬底100内形成第一开口提供工艺平台。为了降低制作所述掩膜版的工艺难度、以及便于所述掩膜版的实际使用,所述衬底100为平面基底。
参考图4,在所述第一表面120上形成牺牲层150;图形化所述牺牲层150,在所述牺牲层150内形成多个沟槽151。
后续步骤包括在所述牺牲层150上形成掩膜材料层,通过图形化所述掩膜材料层的方式,形成图形区以及与所述图形区相邻的遮挡区,且在所述图形区形成至少一个贯穿所述掩膜材料层的通孔,使图形化后的剩余掩膜材料层用于作为掩膜图形层,而且,在形成所述掩膜图形层后,还会刻蚀所述衬底100的第二表面130,在所述衬底100内形成露出所述图形区的的第一开口,所述牺牲层150用于在刻蚀所述衬底100的工艺过程中,对所述掩膜图形层起到保护作用,从而降低所述掩膜图形层受到刻蚀损伤的概率,进而有利于提高后续所制成所述掩膜版的质量。
其中,为了使所述衬底100中的第一开口和所述掩膜图形层中的通孔相贯通,后续还需去除所述第一开口露出的牺牲层150,因此,所述牺牲层150的材料和所述掩膜材料层以及衬底100的材料具有较高的刻蚀选择比,且所述牺牲层150的材料为易于被去除的材料,从而降低后续去除所述第一开口露出的牺牲层150的工艺难度,并减小去除所述牺牲层150的工艺对所述衬底100和掩膜图形层的损伤。
本实施例中,所述牺牲层150的材料为氧化硅。去除氧化硅材料的工艺较为简单,且氧化硅材料的成本较低,因此还有利于降低所述掩膜版的制作成本。
在其他实施例中,所述牺牲层的材料还可以为氮化硅、非晶碳或锗。
需要说明的是,所述牺牲层150的厚度H1不宜过小,也不宜过大。如果所述牺牲层150的厚度H1过小,相应会降低对后续所形成掩膜图形层的保护作用,所述掩膜图形层在形成所述第一开口的过程中受到刻蚀损伤的概率较高,从而容易导致所述掩膜版的质量下降;如果所述牺牲层150的厚度H1过大,则容易导致所述掩膜版的整体厚度过大,即导致所述掩膜版的体积过大,相应会降低所述掩膜版的使用便捷性,还会造成工艺资源和成本的浪费,且还会增加后续去除所述牺牲层150的工艺难度。为此,本实施例中,所述牺牲层150的厚度H1为2μm至10μm。
本实施例中,所述沟槽151的形状为环形,通过在所述牺牲层150内形成所述沟槽151,从而使后续所形成的掩膜图形层还位于所述沟槽151内,相应的,后续去除所述第一开口露出的牺牲层150时,所述沟槽151内的掩膜图形层能够与所述衬底100一起对剩余牺牲层150起到保护作用,防止所述牺牲层150被过多地去除或完全去除,从而降低所述衬底100和所述掩膜图形层之间发生脱落、以及所述掩膜图形层发生弯曲变形或断裂的概率,进而有利于提高所述掩膜版的质量。
本实施例中,采用干法刻蚀工艺刻蚀所述牺牲层150,从而有利于提高所述沟槽151的形貌质量。
需要说明的是,所述沟槽151的开口尺寸L1不宜过小,也不宜过大。如果所述沟槽151的开口尺寸L1过小,则难以保证所述掩膜材料层能较好地填充于所述沟槽151内,从而容易导致所述沟槽151内的掩膜图形层对剩余牺牲层150的保护作用变差;如果所述沟槽151的开口尺寸L1过大,则容易浪费工艺资源和工艺时间。为此,本实施例中,所述沟槽151的开口尺寸L1为3μm至18μm。
还需要说明的是,为了避免工艺资源和工艺时间的浪费,每一个第一开口与一个沟槽151相对应。
参考图5,在所述牺牲层150上形成掩膜材料层250,所述掩膜材料层250还填充所述沟槽151(如图4所示)。
所述掩膜材料层250用于为后续形成具有通孔的掩膜图形层提供工艺基础,即后续通过图形化所述掩膜材料层250以形成所述掩膜图形层。
需要说明的是,为了降低制作所述掩膜版的工艺难度,选取工艺常用且工艺集成度较高的材料作为所述掩膜材料层250的材料。
本实施例中,所述掩膜材料层250的材料为氮化硅。氮化硅材料的硬度较大,因此能够提高后续所形成掩膜图形层的机械强度,降低所述掩膜图形层发生弯曲变形或断裂的概率,从而有利于提高所述掩膜版的质量和所述通孔的精准度。
在其他实施例中,所述掩膜材料层的材料还可以为氧化硅、氮氧化硅、碳氮化硅、多晶硅或铝。
还需要说明的是,位于所述牺牲层150上的掩膜材料层250的厚度H2越大,所形成掩膜图形层的机械强度相应越大,所制成掩膜版的机械强度也越大,但是所述厚度H2不宜过小,也不宜过大。如果所述厚度H2过小,则所述掩膜图形层的厚度相应过小,则容易引起所述掩膜版机械强度不足的问题,从而降低所述掩膜版的质量和所述通孔的精准度;如果所述厚度H2过大,所述通孔的深度相应过大,则容易在蒸镀过程中产生阴影效应,从而对蒸镀所形成的薄膜的形貌产生不良影响。为此,本实施例中,位于所述牺牲层150上的掩膜材料层250的厚度H2为2μm至10μm。
结合参考图6至图8,图形化所述掩膜材料层250(如图6所示),形成图形区I(如图8所示)以及与所述图形区I相邻的遮挡区II(如图8所示),在所述图形区I形成至少一个贯穿所述掩膜材料层250的通孔210(如图8所示),且图形化后的剩余掩膜材料层250作为掩膜图形层200(如图8所示),其中,所述掩膜图形层200中位于所述沟槽151(如图4所示)内的构成环形凸起230(如图8所示)。
在蒸镀工艺过程中,通过所述掩膜图形层200在待蒸镀面上形成预设图案的薄膜。
具体地,在所述掩膜版的实际使用过程中,所述掩膜图形层200背向所述衬底100一侧的表面朝向待蒸镀面,所述掩膜图形层200朝向所述衬底100一侧的表面朝向蒸镀源,来自所述蒸镀源的成膜材料通过所述通孔210蒸镀于所述待蒸镀面,以形成预设图案的薄膜。
本实施例以所述图形区I的掩膜图形层200内形成有三个通孔210为例进行说明。在其他实施例中,所述通孔的数量不仅限于三个,所述通孔的数量可以根据实际工艺需求而定。
本实施例中,所述通孔210的形状为圆形。在其他实施例中,根据实际薄膜形貌的需求,所述通孔还可以为其他形状。
本实施例中,所述掩膜材料层250的材料为氮化硅,相应的,所述掩膜图形层200的材料为氮化硅。在其他实施例中,所述掩膜图形层的材料还可以为氧化硅、氮氧化硅、碳氮化硅、多晶硅或铝。
本实施例中,位于所述牺牲层150上的掩膜材料层250的厚度H2(如图5所示)为2μm至10μm,相应的,位于所述牺牲层150上的掩膜图形层200的厚度(未标示)为2μm至10μm,所述通孔210的深度(未标示)为2μm至10μm。
需要说明的是,与传统金属掩膜版(例如精细金属掩膜版)的制作方法相比,本实施例通过半导体工艺制作所述掩膜版,从而有利于减小所述通孔210的开口尺寸,从而满足半导体结构特征尺寸不断减小的要求。
本实施例中,采用干法刻蚀的方式图形化所述掩膜材料层250,从而有利于提高所述通孔210的形貌质量。
继续参考图6和图7,还需要说明的是,在所述牺牲层150上形成掩膜材料层250后,图形化所述掩膜材料层250之前,还包括:在所述掩膜材料层250上形成保护膜165(如图6所示);图形化所述保护膜165,去除所述图形区I(如图8所示)所对应掩膜材料层250上的保护膜165,保留所述遮挡区II(如图8所示)所对应掩膜材料层250上的保护膜165作为保护层160(如图7所示)。
所述保护层160用于后续在刻蚀所述衬底100以形成所述第一开口的工艺过程中,为所述掩膜图形层200(如图8所示)提供支撑,从而降低所述掩膜图形层200发生脱落、弯曲变形或者断裂的概率,进而有利于进一步提高所述掩膜版的质量和所述通孔210(如图8所示)的精准度;而且,后续去除所述第一开口露出的牺牲层150时,所述保护层160还能够对所述遮挡区II的掩膜图形层200起到保护作用,减小所述掩膜图形层200受到损伤的概率;此外,在所述掩膜版的使用过程中,所述保护层160仍能够对所述遮挡区II的掩膜图形层200起到保护作用,减小所述掩膜图形层200受到损伤的概率,从而增加所述掩膜版的使用寿命。
为此,所述牺牲层150和所述保护层160之间具有较高的刻蚀选择比,且为了降低制作所述掩膜版的工艺难度,选取工艺常用且工艺集成度较高的材料作为所述保护层160的材料。
本实施例中,所述保护层160的材料为多晶硅。在其他实施例中,所述保护层的材料还可以为氮化硅、氧化硅、氮氧化硅、碳氮化硅或铝。
相应的,为了实现所述掩膜版的正常使用功能,所述保护层160内形成有露出所述图形区I的第二开口170(如图7所示),后续形成于所述衬底100内的第一开口、所述通孔210和所述第二开口170相互贯通,从而使所述蒸镀源的成膜材料依次通过所述第一开口、通孔210和第二开口170蒸镀于所述待蒸镀面。
需要说明的是,通过在图形化所述掩膜材料层250之前形成所述保护层160的方式,能够避免形成所述保护层160的工艺对所述通孔210的形貌质量产生影响,从而避免对所制成掩膜版的质量和精度产生影响。
还需要说明的是,所述保护层160的厚度H3(如图7所示)不宜过小,也不宜过大。如果所述保护层160的厚度H3过小,则容易导致所述保护层160对所述掩膜图形层200的保护和支撑效果不佳;如果所述保护层160的厚度H3过大,则容易导致所述掩膜图形层200朝向所述牺牲层150一侧的表面至待蒸镀面的距离过大,从而恶化在蒸镀过程中的阴影效应,对蒸镀所形成的薄膜的形貌产生不良影响。为此,本实施例中,所述保护层160的厚度H3为2μm至10μm。
本实施例中,采用干法刻蚀的方式图形化所述保护膜165,从而有利于提高所述保护层160的剖面质量,进而有利于提高蒸镀所形成薄膜的形貌质量。
本实施例中,由于所述牺牲层150覆盖所述衬底100的第一表面120,因此后续刻蚀所述衬底100以形成第一开口时,所述牺牲层150能够防止刻蚀时所形成的聚合物附着于所述通孔210的侧壁,从而避免所述刻蚀工艺通过所述通孔210对所述保护层160造成刻蚀损耗,进而避免形成所述第一开口的工艺对所述保护层160的功能产生影响。
参考图9,形成所述掩膜图形层200后,刻蚀所述衬底100的第二表面130,在所述衬底100内形成贯穿所述衬底100且露出所述图形区I的多个第一开口110,且每一第一开口110与所述图形区I相对应。
所述衬底100用于对所述掩膜图形层200起到支撑和固定作用。其中,后续通过使所述第一开口110和所述通孔210相贯通的方式,实现所制成掩膜版的正常使用功能。
所述第一开口110的数量为多个,所述第一开口110露出所述图形区I,且每一图形区I与所述第一开口110相对应,在所述掩膜版的实际使用过程中,来自蒸镀源的成膜材料依次通过所述第一开口110和所述通孔210蒸镀于所述待蒸镀面,形成预设图案的薄膜。本实施例中,为了便于图示,仅示意出一个第一开口110以及与所述第一开口110对应的图形区I。
本实施例中,所述第一开口110在所述掩膜图形层200上的投影与所述图形区I相重合,所述衬底100在所述掩膜图形层200上的投影与所述遮挡区II相重合。相应的,刻蚀所述衬底100的第二表面130的步骤中,对所述图形区I所对应的第二表面130进行刻蚀。
需要说明的是,所述衬底100的第一表面120上形成有所述牺牲层150,因此形成所述第一开口110后,所述第一开口110露出所述牺牲层150。而且,在所述牺牲层150的保护作用下,可有效降低所述掩膜图形层200受到刻蚀损伤的概率。
还需要说明的是,本实施例中,形成所述第一开口110后,所述第一开口110的侧壁与所述沟槽151(如图4所示)远离所述遮挡区II一侧的侧壁齐平,即所述第一开口110的侧壁与所述环形凸起230远离所述遮挡区II一侧的侧壁齐平,从而在后续去除所述图形区I的牺牲层150的过程中,有效保护所述遮挡区II的剩余牺牲层150,同时还能防止对所述掩膜版的正常使用产生影响。在其他实施例中,所述第一开口还可以露出部分环形凸起,或者,所述沟槽靠近所述遮挡区一侧的侧壁和所述第一开口的侧壁齐平。
参考图10,形成所述第一开口110后,以所述衬底100为掩膜,去除所述图形区I的牺牲层150,在剩余牺牲层150内形成多个露出所述图形区I的开孔180,每一开孔180与所述图形区I相对应,且所述环形凸起230与所述开孔180的侧壁贴合。
通过去除所述图形区I的牺牲层150,使所述第一开口110和所述通孔210相贯通,从而实现所述掩膜版的正常使用功能。
具体地,在所述掩膜版的实际使用过程中,来自所述蒸镀源的成膜材料依次通过所述第一开口110、开孔180、通孔210和第二开口170蒸镀于所述待蒸镀面,以形成预设图案的薄膜。
本实施例中,为了防止对所述掩膜图形层200造成等离子体损伤,采用湿法刻蚀工艺,去除所述第一开口110露出的所述牺牲层150。
具体地,所述牺牲层150的材料为氧化硅,所述湿法刻蚀工艺所采用的刻蚀溶液相应为氢氟酸溶液。在其他实施例中,例如当所述牺牲层的材料为非晶碳时,还可以采用灰化工艺,去除所述第一开口露出的所述牺牲层。
需要说明的是,去除所述图形区I的牺牲层150的过程中,所述掩膜图形层200通过所述环形凸起230与所述衬底100包覆所述遮挡区II的剩余牺牲层150,因此在所述环形凸起230的保护作用下,能有效防止所述遮挡区II的牺牲层150被过多地去除或完全去除,以降低所述衬底100和所述掩膜图形层200之间发生脱落、以及所述掩膜图形层200发生断裂的概率,从而有利于提高所述掩膜版的质量。
本实施例中,采用沉积、光刻和刻蚀等半导体工艺制成所述掩膜版,与采用传统化学刻蚀方式所制成的金属掩膜版相比,半导体工艺能够提高所述掩膜版的质量和通孔210精准度,且还有利于减小所述通孔210的开口尺寸以及所述掩膜图形层200的厚度,以满足半导体结构特征尺寸的不断减小,改善所述通孔210的开口尺寸和所述掩膜图形层200厚度对蒸镀工艺的限制。
此外,所述掩膜图形层200通过半导体工艺形成于所述衬底100上,所述衬底100能够对所述掩膜图形层200起到支撑和固定作用,与通过激光焊接的方式将金属掩膜版焊接于金属掩膜版框架上的方案相比,还能够防止所述掩膜图形层200和所述衬底100产生移位的问题;所以,本实施例所述掩膜版的质量和精度更高,有利于提高蒸镀工艺的精度。
图11至图16是本发明掩膜版的制作方法第二实施例中各步骤对应的结构示意图。
本实施例与第一实施例的相同之处,在此不再赘述。本实施例与第一实施例的不同之处在于:在形成所述掩膜图形层2000(如图11所示)之后形成所述保护层1600(如图14所示)。
具体地,结合参考图11和图12,形成所述掩膜图形层2000后,在所述通孔2100中形成填充层1900(如图12所示),所述填充层1900顶部与所述掩膜图形层2000顶部齐平。
所述填充层1900用于在后续形成保护层的工艺过程中对所述通孔2100起到保护作用,减小形成所述保护层的工艺对所述通孔2100形貌质量的影响。
而且,在形成所述保护层的刻蚀工艺中,所述填充层1900还能够防止刻蚀时所形成的聚合物附着于所述通孔2100的侧壁,从而避免所述刻蚀工艺通过所述通孔2100对所述牺牲层1500造成刻蚀损耗。
需要说明的是,后续还需去除所述填充层1900,从而使形成于所述衬底1000内的第一开口和所述通孔2100相贯通,进而实现所述掩膜版的正常使用;因此,所述填充层1900的材料和所述掩膜图形层2000的材料具有较高的刻蚀选择比,且所述填充层1900的材料为易于被去除的材料,从而降低去除所述填充层1900的工艺难度,并减小去除所述填充层1900的工艺对所述掩膜图形层2000的损伤。
本实施例中,所述填充层1900的材料和所述掩膜图形层2000的材料不同,且为了后续能够在同一工艺步骤中去除所述牺牲层1500和填充层1900,以简化工艺步骤、提高所述掩膜版的制作效率,所述填充层1900的材料与所述牺牲层1500的材料相同。
本实施例中,所述牺牲层1500的材料为氧化硅,所述填充层1900的材料相应为氧化硅。在其他实施例中,所述牺牲层的材料还可以为氮化硅、非晶碳或锗。
具体地,形成所述填充层1900的步骤包括:在所述通孔2100中形成填充材料层,所述填充材料层还覆盖所述掩膜图形层2000顶部;采用平坦化工艺,去除高于所述掩膜图形层2000顶部的填充材料层,保留所述通孔2100中的填充材料层作为填充层1900。
结合参考图13和图14,形成覆盖所述掩膜图形层2000和填充层1900的保护膜1650(如图13所示);图形化所述保护膜1650,去除所述图形区I掩膜图形层2000和填充层1900上的保护膜1650,保留所述遮挡区II掩膜图形层2000上的保护膜1650作为保护层1600(如图14所示)。
本实施例中,所述保护层1600的材料为多晶硅。在其他实施例中,所述保护层的材料还可以为氮化硅、氧化硅、氮氧化硅、碳氮化硅或铝。
为了实现所述掩膜版的正常使用功能,图形化所述保护膜1650后,所述保护层1600内形成有露出所述图形区I掩膜图形层2000和填充层1900的第二开口1700(如图14所示)。
对所述保护层1600的具体描述,可参考制作方法第一实施例中的相应描述,本实施例在此不再赘述。
参考图15,形成所述保护层1600后,刻蚀所述衬底1000的第二表面1300,在所述衬底1000内形成贯穿所述衬底1000且露出所述图形区I的多个第一开口1100,且每一第一开口1100与所述图形区I相对应。
对形成所述第一开口1100的步骤的具体描述,可参考制作方法第一实施例中的相应描述,本实施例在此不再赘述。
参考图16,形成所述第一开口1100后,以所述衬底1000为掩膜,去除所述图形区I的牺牲层1500,在剩余牺牲层1500内形成多个露出所述图形区I的开孔1800,每一开孔1800与所述图形区I相对应,且所述环形凸起2300与所述开孔1800的侧壁贴合。
本实施例中,为了防止对所述掩膜图形层2000造成等离子体损伤,采用湿法刻蚀工艺,去除所述第一开口1100露出的所述牺牲层1500。
需要说明的是,由于所述牺牲层1500的材料和所述填充层1900的材料相同,因此所述湿法刻蚀工艺还去除所述填充层1900,从而使所述第一开口1100、开孔1800、通孔2100和第二开口1700相互贯通,进而使所述蒸镀源的成膜材料依次通过所述第一开口1100、开孔1800、通孔2100和第二开口1700蒸镀于所述待蒸镀面。
对本实施例所述制作方法的具体描述,可参考第一实施例中的相应描述,本实施例在此不再赘述。
图17至图18是本发明掩膜版的制作方法第三实施例中各步骤对应的结构示意图。
本实施例与第二实施例的相同之处,在此不再赘述。本实施例与第二实施例的不同之处在于:如图18所示,所述制作方法还包括:在所述掩膜图形层400背向所述衬底300一侧的表面以及所述通孔410的侧壁形成金属层440。
所述金属层440可以对所述掩膜图形层400起到支撑作用,能够降低所述掩膜图形层400发生弯曲变形或断裂的概率、提高所述掩膜图形层400的机械强度,从而进一步提高所述掩膜版的机械强度,进而提高所述掩膜版的质量和所述通孔410的精准度。
而且,在蒸镀工艺完成之后,通常需对掩膜版进行清洗,所述金属层440还能够在所述清洗过程中对所述掩膜图形层400起到保护作用,防止所述掩膜图形层400被清洗溶液所腐蚀,从而有利于增加所述掩膜版的使用寿命。
具体地,所述掩膜版的制作方法包括:
参考图17,形成所述掩膜图形层400后,在所述掩膜图形层400顶部、所述通孔410的侧壁和底部形成金属膜445。
所述金属膜445用于为后续形成金属层提供工艺基础,即后续通过图形化所述金属膜445,以形成金属层。
为了使所述金属层能有效地对所述掩膜图形层400起到支撑作用,并在掩膜版的清洗过程中对所述掩膜图形层400起到保护作用,所述金属膜445具有较高的机械强度以及耐腐蚀性。
本实施例中,所述金属膜445的材料可以为Ni、Ag、Au、Cu、Pt、Cr、Mo、Ti、Ta、Sn、W和Al中的一种或多种,可以通过蒸镀、溅射或电镀的方式形成所述金属膜445。
需要说明的是,所述金属膜445的厚度H4越大,后续所形成金属层的机械强度越大,提高所述掩膜图形层400的机械强度的效果越好,但是所述金属膜445的厚度H4不宜过小,也不宜过大。如果所述金属膜445的厚度H4过小,则难以降低所述掩膜图形层400发生弯曲变形或断裂的概率;如果所述金属膜445的厚度H4过大,则容易导致所述掩膜版的整体厚度过大,从而影响所述掩膜版的正常使用,容易恶化蒸镀过程中的阴影效应,而且还会降低所述金属膜425在所述通孔410内的形成质量,此外,当后续所形成的金属层覆盖所述通孔410侧壁时,所述金属膜445的厚度H4过大相应还会造成所述金属层过多地占据所述通孔410的空间,从而影响所述掩膜版的正常使用。为此,本实施例中,所述金属膜445的厚度H4小于所述通孔410的半径(未标示)。
还需要说明的是,对形成所述掩膜图形层400以及形成所述掩膜图形层400之前的工艺步骤的具体描述,可参考第二实施例中的相应描述,本实施例在此不再赘述。
参考图18,刻蚀所述通孔410底部的金属膜445(如图17所示),保留所述掩膜图形层400顶部和所述通孔410侧壁的金属膜445作为金属层440。
本实施例中,所述金属膜445的材料可以为Ni、Ag、Au、Cu、Pt、Cr、Mo、Ti、Ta、Sn、W和Al中的一种或多种,相应的,所述金属层440的材料可以为Ni、Ag、Au、Cu、Pt、Cr、Mo、Ti、Ta、Sn、W和Al中的一种或多种。
本实施例中,所述金属层440的厚度小于所述通孔410的半径,相应的,位于所述通孔410侧壁上的金属层420厚度小于所述通孔410的半径。
具体地,形成所述金属层440的步骤包括:在所述金属膜445上形成光刻胶层(图未示),所述光刻胶层覆盖位于所述掩膜图形层400顶部的金属膜445以及位于所述通孔410侧壁的金属膜445,并露出所述通孔410底部的金属膜445;以所述光刻胶层掩膜,刻蚀去除所述通孔410底部的金属膜445,保留位于所述掩膜图形层400顶部以及所述通孔410侧壁的金属膜445作为所述金属层440;形成所述金属层440后,去除所述光刻胶层。
本实施例中,刻蚀所述通孔410底部的金属膜445后,所形成的金属层440覆盖所述掩膜图形层400背向所述衬底300一侧的表面以及所述通孔410的侧壁,从而对所述掩膜图形层400起到支撑作用,并提高所述掩膜图形层400的机械强度,进而提高所述掩膜版的机械强度。
其中,所述金属层440具有较高的机械强度,采用厚度较小的所述金属层440即可进一步提高所述掩膜版的机械强度,因此在保证所述掩膜版质量和所述通孔410精准度不受影响的前提下,可以适当减小所述掩膜图形层400的厚度,从而有利于减小所述掩膜版的整体厚度,改善蒸镀过程中的阴影效应。
本实施例中,形成所述金属层440后,后续步骤还包括在所述遮挡区(未标示)的金属层440上形成保护层,所述保护层内形成有露出所述图形区(未标示)的第二开口;且在形成所述保护层后,刻蚀所述衬底300的第二表面330,在所述衬底300内形成贯穿所述衬底300且露出所述图形区I的多个第一开口,且每一第一开口与所述图形区相对应;形成所述第一开口后,以所述衬底300为掩膜,去除所述图形区的牺牲层350,使所述第一开口、通孔410和第二开口相互贯通。
其中,对形成所述保护层的工艺步骤的具体描述,可参考第二实施例中的相应描述。
需要说明的是,对本实施例所述制作方法的具体描述,可结合参考第二实施例中的相应描述,本实施例在此不再赘述。
图19至图21是本发明掩膜版的制作方法第四实施例中各步骤对应的结构示意图。
本实施例与第三实施例的相同之处,在此不再赘述。本实施例与第三实施例的不同之处在于:如图21所示,所述金属层640仅覆盖所述掩膜图形层600朝向所述衬底500一侧的表面。
具体地,结合参考图19,在所述牺牲层550上形成掩膜材料层650之前,在所述牺牲层550顶部、所述沟槽(未标示)的侧壁和底部形成金属膜645。
参考图20,形成所述金属膜645后,图形化所述掩膜材料层650(如图19所示),形成图形区I以及与所述图形区I相邻的遮挡区II,在所述图形区I形成至少一个贯穿所述掩膜材料层650的通孔610,且图形化后的剩余掩膜材料层650作为掩膜图形层600。
相应的,形成所述掩膜图形层600后,所述通孔610露出部分金属膜645。
参考图21,形成所述掩膜图形层600后,刻蚀所述通孔610底部的金属膜645(如图20所示),保留所述掩膜图形层600和所述牺牲层550之间的金属膜645作为金属层640。
通过刻蚀所述通孔610底部的金属膜645,从而能够使后续形成于所述衬底500内的第一开口能够与所述通孔610相贯通,进而实现所述掩膜版的正常使用功能。
而且,所述金属层640仅覆盖所述掩膜图形层600朝向所述衬底500一侧的表面,从而在提高所述掩膜图形层600的机械强度的同时,避免所述金属层640占据所述通孔610空间的问题,进而能够减小对蒸镀工艺和成膜质量的影响。
本实施例中,形成所述金属层640后,后续步骤还包括在所述遮挡区II的掩膜图形层600上形成保护层,所述保护层内形成有露出所述图形区I的第二开口;形成所述保护层后,刻蚀所述衬底500的第二表面(未标示),在所述衬底500内形成贯穿所述衬底500且露出所述图形区I的多个第一开口,且每一第一开口与所述图形区I相对应;形成所述第一开口后,以所述衬底500为掩膜,去除所述图形区I的牺牲层550,使所述第一开口、通孔610和第二开口相互贯通。
其中,对形成所述保护层的工艺步骤的具体描述,可参考第二实施例中的相应描述。
需要说明的是,对本实施例所述制作方法的具体描述,可结合参考第二实施例和第三实施例中的相应描述,本实施例在此不再赘述。
图22至图24是本发明掩膜版的制作方法第五实施例中各步骤对应的结构示意图。
本实施例与第四实施例的相同之处,在此不再赘述。本实施例与第四实施例的不同之处在于:在图形化所述掩膜材料层6500(如图22所示)以形成所述掩膜图形层6000(如图23所示)之前,形成所述保护层6600(如图22所示)。
具体地,参考图22,在所述掩膜材料层6500上形成保护膜(图未示);图形化所述保护膜,去除所述图形区(未标示)所对应掩膜材料层6500上的保护膜,保留所述遮挡区(未标示)所对应掩膜材料层6500上的保护膜作为保护层6600。
相应的,为了实现所形成掩膜版的正常使用功能,所述保护层6600内形成有露出所述图形区所对应掩膜材料层6500的第二开口6700。
参考图23,形成所述保护层6600后,图形化所述掩膜材料层6500(如图22所示),形成图形区I以及与所述图形区I相邻的遮挡区II,在所述图形区I形成至少一个贯穿所述掩膜材料层6500的通孔6100,且图形化后的剩余掩膜材料层6500作为掩膜图形层6000,其中,所述掩膜图形层6000中位于所述沟槽(未标示)内的构成环形凸起6300。
相应的,形成所述掩膜图形层6000后,所述通孔6100露出部分金属膜6450。
本实施例中,对形成所述保护层6600以及图形化所述掩膜材料层6500的工艺步骤的具体描述,可参考第一实施例中的相应描述。
参考图24,形成所述掩膜图形层6000后,刻蚀所述通孔6100底部的金属膜6450(如图23所示),保留所述掩膜图形层6000和所述牺牲层5500之间的金属膜6450作为金属层6400。
本实施例中,形成所述金属层6400后,后续步骤还包括:刻蚀所述衬底5000的第二表面(未标示),在所述衬底5000内形成贯穿所述衬底5000且露出所述图形区I的多个第一开口,且每一第一开口与所述图形区I相对应;形成所述第一开口后,以所述衬底5000为掩膜,去除所述图形区I的牺牲层5500,使所述第一开口、通孔6100和第二开口6700相互贯通。
对本实施例所述制作方法的具体描述,可结合参考第一实施例和第四实施例中的相应描述,本实施例在此不再赘述。
图25至图29是本发明掩膜版的制作方法第六实施例中各步骤对应的结构示意图。
本实施例与第五实施例的相同之处,在此不再赘述。本实施例与第五实施例的不同之处在于:如图29所示,所述金属层820覆盖所述掩膜图形层800朝向所述衬底700一侧的表面、以及所述掩膜图形层800背向所述衬底700一侧的表面。
通过使所述金属层820覆盖所述掩膜图形层800相对的两个表面,从而能够显著提高所述掩膜图形层800的机械强度;而且,能够避免所述金属层820占据所述通孔810空间的问题,相应可以减小对蒸镀工艺和成膜质量的影响。
具体地,参考图25,图形化所述牺牲层750后,在所述牺牲层750顶部、所述沟槽(未标示)的侧壁和底部形成第一金属膜825;在所述第一金属膜825上形成掩膜材料层850,所述掩膜材料层850还填充所述沟槽;在所述掩膜材料层850上形成第二金属膜835。
所述第一金属膜825的材料可以为Ni、Ag、Au、Cu、Pt、Cr、Mo、Ti、Ta、Sn、W和Al中的一种或多种,所述第二金属膜835的材料可以为Ni、Ag、Au、Cu、Pt、Cr、Mo、Ti、Ta、Sn、W和Al中的一种或多种。本实施例中,为了提高工艺兼容性、降低形成所述金属层820的工艺难度,所述第二金属膜835的材料和所述第一金属膜825的材料相同。
继续参考图25,并结合参考图26,在所述第二金属膜835上形成保护膜865(如图25所示);图形化所述保护膜865,形成保护层860(如图26所示)。
后续步骤包括图形化所述掩膜材料层850,形成图形区以及与所述图形区相邻的遮挡区,在所述图形区形成至少一个贯穿所述掩膜材料层850的通孔,因此图形化所述保护膜865的步骤中,去除所述图形区所对应第二金属膜835上的保护膜865,保留所述遮挡区所对应第二金属膜835上的保护膜865作为所述保护层860。
相应的,为了实现所形成掩膜版的正常使用功能,所述保护层860内形成有露出所述图形区所对应掩膜材料层850的第二开口(未标示)。
参考图27,形成所述保护层860后,刻蚀所述第二金属膜835,露出部分掩膜材料层850。
具体地,刻蚀所述第二金属膜835后,剩余第二金属膜835露出所述通孔所对应区域的掩膜材料层850。
参考图28,刻蚀所述第二金属膜835后,图形化所述掩膜材料层850(如图27所示),形成图形区I以及与所述图形区I相邻的遮挡区II,在所述图形区I形成至少一个贯穿所述掩膜材料层850的通孔810,且图形化后的剩余掩膜材料层850作为掩膜图形层800,其中,所述掩膜图形层800中位于所述沟槽(未标示)内的构成环形凸起830。
本实施例中,刻蚀所述第二金属膜835后,剩余第二金属膜835露出所述通孔810所对应区域的掩膜材料层850,因此剩余第二金属膜835能够覆盖所述掩膜图形层800背向所述衬底700一侧的表面。
参考图29,形成所述掩膜图形层800后,刻蚀所述通孔810底部的第一金属膜825,刻蚀后的剩余第一金属膜825和所述剩余第二金属膜835作为金属层820。
本实施例中,刻蚀所述通孔810底部的第一金属膜825后,所述通孔810露出所述牺牲层750,因此后续在所述衬底700内形成贯穿所述衬底700且露出所述图形区I牺牲层750的多个第一开口后,可以通过去除所述第一开口露出的牺牲层750的方式,使形成于所述衬底700内的第一开口与所述通孔810以及第二开口(未标示)相贯通,从而使所述蒸镀源的成膜材料依次通过所述第一开口、通孔810和第二开口蒸镀于所述待蒸镀面,以实现所述掩膜版的正常使用功能。
而且,刻蚀所述通孔810底部的第一金属膜825后,剩余第一金属膜825能够覆盖所述掩膜图形层800朝向所述衬底700一侧的表面,从而使所述金属层820覆盖所述掩膜图形层800相对的两个表面。
对本实施例所述制作方法的具体描述,可结合参考第一实施例和第五实施例中的相应描述,本实施例在此不再赘述。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种掩膜版,其特征在于,包括:
衬底,所述衬底包括第一表面以及与所述第一表面相背的第二表面,所述衬底内具有贯穿所述衬底的多个开口,所述衬底能够利用半导体刻蚀工艺进行图形化;
位于所述第一表面的牺牲层,所述牺牲层具有多个开孔;
位于所述牺牲层上的掩膜图形层,所述掩膜图形层包括相邻的图形区和遮挡区,所述图形区具有至少一个贯穿所述掩膜图形层的通孔,其中,所述开口和所述开孔露出所述图形区,且每一图形区与所述开口、所述开孔相对应;
所述掩膜图形层具有凸伸入所述开孔的环形凸起,所述环形凸起与所述开孔的侧壁贴合。
2.如权利要求1所述的掩膜版,其特征在于,所述掩膜版还包括保护层,位于所述掩膜图形层背向所述衬底一侧的遮挡区表面上。
3.如权利要求1所述的掩膜版,其特征在于,所述掩膜图形层包括朝向所述第一表面的第三表面、以及与所述第三表面相背的第四表面;
所述掩膜版还包括金属层,所述金属层覆盖所述第四表面以及所述通孔的侧壁;或者,所述金属层覆盖所述第三表面;或者,所述金属层覆盖所述第三表面和第四表面。
4.如权利要求1所述的掩膜版,其特征在于,所述掩膜图形层的材料为氮化硅、氧化硅、氮氧化硅、碳氮化硅、多晶硅或铝。
5.如权利要求1所述的掩膜版,其特征在于,所述衬底为硅衬底、锗衬底、锗化硅衬底、碳化硅衬底、砷化镓衬底、镓化铟衬底、绝缘体上的硅衬底或绝缘体上的锗衬底。
6.如权利要求1所述的掩膜版,其特征在于,所述通孔的深度为2μm至10μm。
7.如权利要求1所述的掩膜版,其特征在于,所述牺牲层的厚度为2μm至10μm。
8.如权利要求2所述的掩膜版,其特征在于,所述保护层的厚度为2μm至10μm。
9.如权利要求3所述的掩膜版,其特征在于,所述通孔为圆形通孔,位于所述通孔侧壁上的金属层厚度小于所述通孔的半径。
10.一种掩膜版的制作方法,其特征在于,包括:
提供衬底,所述衬底包括第一表面以及与所述第一表面相背的第二表面;
在所述第一表面上形成牺牲层;
图形化所述牺牲层,在所述牺牲层内形成多个沟槽;
在所述牺牲层上形成掩膜材料层,所述掩膜材料层还填充所述沟槽;
图形化所述掩膜材料层,形成图形区以及与所述图形区相邻的遮挡区,在所述图形区形成至少一个贯穿所述掩膜材料层的通孔,且图形化后的剩余掩膜材料层作为掩膜图形层,其中,所述掩膜图形层中位于所述沟槽内的构成环形凸起;
形成所述掩膜图形层后,刻蚀所述衬底的第二表面,在所述衬底内形成贯穿所述衬底且露出所述图形区的多个开口,每一开口与所述图形区相对应;
形成所述开口后,以所述衬底为掩膜,去除所述图形区的牺牲层,在剩余牺牲层内形成多个露出所述图形区的开孔,每一开孔与所述图形区相对应,且所述环形凸起与所述开孔的侧壁贴合。
11.如权利要求10所述的掩膜版的制作方法,其特征在于,图形化所述牺牲层后,在所述牺牲层上形成掩膜材料层之前,在所述牺牲层顶部、所述沟槽的侧壁和底部形成金属膜;
形成所述掩膜图形层后,刻蚀所述衬底的第二表面之前,刻蚀所述通孔底部的金属膜,刻蚀后的剩余金属膜作为金属层;
或者,
形成所述掩膜图形层后,刻蚀所述衬底的第二表面之前,在所述掩膜图形层顶部、所述通孔侧壁和底部形成金属膜;刻蚀所述通孔底部的金属膜,保留所述掩膜图形层顶部和通孔侧壁的金属膜作为金属层;
或者,
图形化所述牺牲层后,在所述牺牲层上形成掩膜材料层之前,在所述牺牲层顶部、所述沟槽的侧壁和底部形成第一金属膜;
在所述牺牲层上形成掩膜材料层后,形成所述掩膜图形层之前,在所述掩膜材料层上形成第二金属膜;刻蚀所述第二金属膜,露出所述通孔所对应区域的掩膜材料层;
形成所述掩膜图形层后,刻蚀所述衬底的第二表面之前,刻蚀所述通孔底部的第一金属膜,刻蚀后的剩余第一金属膜和剩余第二金属膜作为金属层。
12.如权利要求10所述的掩膜版的制作方法,其特征在于,形成所述掩膜图形层后,刻蚀所述衬底的第二表面之前,还包括:在所述通孔中形成填充层,所述填充层顶部与所述掩膜图形层顶部齐平;
形成覆盖所述掩膜图形层和填充层的保护膜;
图形化所述保护膜,去除所述图形区掩膜图形层和填充层上的保护膜,保留所述遮挡区掩膜图形层上的保护膜作为保护层。
13.如权利要求10所述的掩膜版的制作方法,其特征在于,在所述牺牲层上形成掩膜材料层后,图形化所述掩膜材料层之前,还包括:在所述掩膜材料层上形成保护膜;
图形化所述保护膜,去除所述图形区所对应掩膜材料层上的保护膜,保留所述遮挡区所对应掩膜材料层上的保护膜作为保护层。
14.如权利要求10所述的掩膜版的制作方法,其特征在于,所述掩膜图形层的材料为氮化硅、氧化硅、氮氧化硅、碳氮化硅、多晶硅或铝。
15.如权利要求11所述的掩膜版的制作方法,其特征在于,所述金属层的材料为Ni、Ag、Au、Cu、Pt、Cr、Mo、Ti、Ta、Sn、W和Al中的一种或多种。
16.如权利要求12所述的掩膜版的制作方法,其特征在于,所述填充层的材料为氧化硅、氮化硅、非晶碳或锗。
17.如权利要求12或13所述的掩膜版的制作方法,其特征在于,所述保护层的材料为氮化硅、氧化硅、氮氧化硅、碳氮化硅、多晶硅或铝。
18.如权利要求10所述的掩膜版的制作方法,其特征在于,所述牺牲层的材料为氧化硅、氮化硅、非晶碳或锗。
19.如权利要求10或18所述的掩膜版的制作方法,其特征在于,去除所述图形区的牺牲层的工艺为湿法刻蚀工艺或灰化工艺。
20.如权利要求10所述的掩膜版的制作方法,其特征在于,所述衬底为硅衬底、锗衬底、锗化硅衬底、碳化硅衬底、砷化镓衬底、镓化铟衬底、绝缘体上的硅衬底或绝缘体上的锗衬底。
CN201810416174.4A 2018-05-03 2018-05-03 掩膜版及其制作方法 Active CN108666448B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810416174.4A CN108666448B (zh) 2018-05-03 2018-05-03 掩膜版及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810416174.4A CN108666448B (zh) 2018-05-03 2018-05-03 掩膜版及其制作方法

Publications (2)

Publication Number Publication Date
CN108666448A true CN108666448A (zh) 2018-10-16
CN108666448B CN108666448B (zh) 2020-02-11

Family

ID=63781744

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810416174.4A Active CN108666448B (zh) 2018-05-03 2018-05-03 掩膜版及其制作方法

Country Status (1)

Country Link
CN (1) CN108666448B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110610661A (zh) * 2019-08-29 2019-12-24 昆山工研院新型平板显示技术中心有限公司 显示面板、电子设备及显示面板的制造方法
CN111334750A (zh) * 2020-03-11 2020-06-26 京东方科技集团股份有限公司 一种soi精细掩模版及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4448865A (en) * 1981-10-30 1984-05-15 International Business Machines Corporation Shadow projection mask for ion implantation and ion beam lithography
CN1577083A (zh) * 2003-06-27 2005-02-09 三星电子株式会社 具有主支柱和辅助支柱的模版掩模及其形成方法
US20160141498A1 (en) * 2014-11-17 2016-05-19 Emagin Corporation High precision, high resolution collimating shadow mask and method for fabricating a micro-display
CN107525611A (zh) * 2016-06-20 2017-12-29 上海丽恒光微电子科技有限公司 压力传感器及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4448865A (en) * 1981-10-30 1984-05-15 International Business Machines Corporation Shadow projection mask for ion implantation and ion beam lithography
CN1577083A (zh) * 2003-06-27 2005-02-09 三星电子株式会社 具有主支柱和辅助支柱的模版掩模及其形成方法
US20160141498A1 (en) * 2014-11-17 2016-05-19 Emagin Corporation High precision, high resolution collimating shadow mask and method for fabricating a micro-display
CN107525611A (zh) * 2016-06-20 2017-12-29 上海丽恒光微电子科技有限公司 压力传感器及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110610661A (zh) * 2019-08-29 2019-12-24 昆山工研院新型平板显示技术中心有限公司 显示面板、电子设备及显示面板的制造方法
CN111334750A (zh) * 2020-03-11 2020-06-26 京东方科技集团股份有限公司 一种soi精细掩模版及其制作方法

Also Published As

Publication number Publication date
CN108666448B (zh) 2020-02-11

Similar Documents

Publication Publication Date Title
CN108546912A (zh) 掩膜版及其制作方法
CN108611593A (zh) 掩膜版及其制作方法
CN108624841A (zh) 掩膜版及其制作方法
JP5726693B2 (ja) 半導体装置の製造方法
US5523185A (en) Method for manufacturing stencil mask
CN102124409B (zh) 通过uv-liga技术制造多层级金属部件的方法
TWI245345B (en) Method of forming a wear-resistant dielectric layer
TW201330745A (zh) 基板製造方法、配線基板之製造方法、玻璃基板及配線基板
TW201111527A (en) Method for producing a structured coating on a substrate, coated substrate, and semi-finished product having a coated substrate
TWI557497B (zh) 半色調光罩、半色調空白光罩及半色調光罩之製造方法
CN108666448A (zh) 掩膜版及其制作方法
CN108389955A (zh) 一种孔内无氧干法刻蚀降低3d通孔超结构led芯片电压的方法
CN108649142B (zh) 一种掩膜版及其制造方法
US8288082B2 (en) Method of fabricating triode-structure field-emission device
JP2000332100A (ja) 半導体装置の製造方法および半導体装置
US20190341265A1 (en) Mask and fabrication method thereof
US8545969B2 (en) Pattern-formed substrate, pattern-forming method, and die
TWI300581B (en) Method of manufacturing suspension structure
US20120193646A1 (en) Method of manufacturing an organic light emitting diode by lift-off
JP2013074268A (ja) 反射型マスクおよびマスクブランク、その製造方法
JP2007320246A (ja) モールド及びモールドの作製方法
JP2013135131A (ja) 半導体装置
US5970114A (en) X-ray mask and its fabrication method
WO2023171582A1 (ja) 反射型マスクブランク、並びに、反射型マスク及びその製造方法
WO2019064424A1 (ja) マスクの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant