CN108666275B - 弧形曲面pcb基板共形组装sip器件的工艺方法 - Google Patents

弧形曲面pcb基板共形组装sip器件的工艺方法 Download PDF

Info

Publication number
CN108666275B
CN108666275B CN201810372531.1A CN201810372531A CN108666275B CN 108666275 B CN108666275 B CN 108666275B CN 201810372531 A CN201810372531 A CN 201810372531A CN 108666275 B CN108666275 B CN 108666275B
Authority
CN
China
Prior art keywords
sip device
micro
arc
base plate
curved surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810372531.1A
Other languages
English (en)
Other versions
CN108666275A (zh
Inventor
吴军
周波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southwest Electronic Technology Institute No 10 Institute of Cetc
Original Assignee
Southwest Electronic Technology Institute No 10 Institute of Cetc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest Electronic Technology Institute No 10 Institute of Cetc filed Critical Southwest Electronic Technology Institute No 10 Institute of Cetc
Priority to CN201810372531.1A priority Critical patent/CN108666275B/zh
Publication of CN108666275A publication Critical patent/CN108666275A/zh
Application granted granted Critical
Publication of CN108666275B publication Critical patent/CN108666275B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Abstract

本发明公开的一种弧形曲面PCB基板共形组装SIP器件的工艺方法,旨在提供一种能够降低印刷线路板复杂度,缩短开发周期,提高系统集成度的工艺方法。本发明通过下述方法予以实现:在同一个封装基板上,将芯片以二维模式封装在一个封装体内;用柱状或微簧形式引脚作为SIP器件与外部弧形曲面PCB基板的互联引脚,制作出与弧形曲面PCB基板外形匹配的柱状或微簧形式引脚;然后通过引脚放置工装,将柱状或微簧形式引脚按阵列形式放置于SIP器件焊盘上,经焊接后固定并通过同轴检测;再将植入柱状或微簧形式引脚的SIP器件,贴装于弧形曲面PCB基板上;最后经再流焊接完成弧形曲面PCB基板与SIP器件的共形组装。

Description

弧形曲面PCB基板共形组装SIP器件的工艺方法
技术领域
本发明涉及一种适用于系统级封装SIP(System In a Package)器件与装配基板之间互联组装的弧形曲面PCB基板共形组装SIP器件的工艺方法。
背景技术
系统级封装SIP是将多种功能芯片,包括处理器、存储器等功能芯片集成在一个封装内,从而实现一个基本完整的功能。与SOC(System On a Chip)系统级芯片相对应。SIP封装还可将被动组件、天线等系统所需的组件整合于单一构装中,使其具有更完整的系统功能。SIP封装并无固定型态,在许多体系中,封闭式的电路板限制了SIP的高度和应用。就芯片的排列方式而言,SIP可为多芯片模块(Multi-chip Module;MCM)的平面式2D封装,也可再利用3D封装的结构,以有效缩减封装面积。因此SIP封装技术采取多种裸芯片或模块进行排列组装,就排列方式进行区分可大体分为平面式2D封装和3D封装的结构。其内部接合技术可以是单纯的打线接合(Wire Bonding),亦可使用覆晶接合(Flip Chip),但也可二者混用。除了2D与3D的封装结构外,另一种以多功能性基板整合组件的方式,也可纳入SIP的涵盖范围。此技术主要是将不同组件内藏于多功能基板中,亦可视为是SIP的概念,达到功能整合的目的。对于电路设计而言,三维芯片封装将有多个裸片堆叠,如此复杂的封装设计将带来很多问题:比如多芯片集成在一个封装内,芯片如何堆叠起来;再比如复杂的走线需要多层基板,用传统的工具很难布通走线;还有走线之间的间距,等长设计,差分对设计等问题。高密度的SIP封装在很小的面积和体积内包含多了无源器件(电阻、电感、电容、晶振等)和多个芯片,对封装从设计到制造流程提出了更高的要求。构成SIP技术的要素是封装载体与组装工艺。前者包括PCB,LTCC,SiliconSubmount(其本身也可以是一块IC)。后者包括传统封装工艺(Wirebond和Flip Chip)和SMT设备。SIP封装制程按照芯片与基板的连接方式可分为引线键合封装和倒装焊两种。SIP封装的制程工艺引线键合封装工艺主要采用如下流程:圆片一圆片减薄一圆片切割一芯片粘结一引线键合一等,离子清洗、液态密封剂灌封,装配焊料球、回流焊、表面打标一分离、最终检查、测试、包装。已切割下来的芯片要贴装到框架的中间焊盘上。焊盘的尺寸要和芯片大小相匹配,若焊盘尺寸太大,则会导致引线跨度太大,在转移成型过程中会由于流动产生的应力而造成引线弯曲及芯片位移。目前SIP器件的装配通常采用图7所示SIP基板外部互联球形引脚形式。这种球状引脚栅格阵列BGA封装结构的I/O端子以圆形或柱状焊点按阵列形式分布在封装下面,将引线从封装基板的底部以阵列球的方式引出。因SIP基板封装材料为低温/高温陶瓷,SIP器件主要装配于FR-4材料的印制板上,两种不同材料间的热膨胀系数CTE差异大,目前的球形互联引脚作用为增大SIP器件与印制板距离,缓释组装后因CTE差异大带来的在温度循环过程产生的应力,避免焊点因应力导致失效。但球形互联引脚的SIP器件在使用上仍存在诸多限制:1、球形互联引脚SIP器件只适用于平面装配基板的组装,而对于带有弧形曲面需要共形组装的装配基板表面,由于其球形互联引脚在同一平面上,造成两端球形引脚接触弧形曲面,中间球形互联引脚悬空的情况,会导致焊接可靠性差,无法满足组装要求。如图8所示,SIP器件1通过球形互联引脚9与弧形曲面PCB基板3进行装配出现引脚悬空,导致装配不可靠。
2、对于大功率和散热需求高的SIP器件,由于球形互联引脚自身的散热能力不足,且因球形引脚为刚性,不能在器件顶部加装散热衬垫辅助散热,很难满足上述相关大功率、散热需求高的SIP封装的组装需求。
发明内容
本发明针对上述球形互联引脚SIP器件在使用过程中的不足和缺陷,提供一种弧形曲面PCB基板共形组装SIP器件的工艺方法,其不仅能够适应带弧形曲面需共形组装基板的表面组装需求,还可以进一步提高SIP器件焊接的可靠性和电路性能,降低印刷线路板的复杂度,避免重复封装,缩短开发周期,降低成本,提高系统集成度。
本发明的上述目的可以通过以下两种新型互联引脚形式来达到。一种弧形曲面PCB基板共形组装SIP器件的工艺方法,其特征在于:在同一个封装基板上,将芯片一个挨一个的排列,以二维模式封装在一个封装体内;用柱状或微簧引脚作为SIP器件与外部弧形曲面PCB基板的互联引脚,依据SIP器件在弧形曲面PCB基板的弧圈曲面所处位置,确定每个柱状或微簧引脚相对于PCB基板的共面引脚高度,制作出与弧形曲面PCB基板外形匹配的柱状或微簧引脚;然后对引脚进行端部研磨,保证引脚端面与组装表面的共面一致性;接着在SIP器件焊盘上涂覆锡膏,通过引脚放置工装,将柱状或微簧形式引脚按阵列形式放置于SIP器件焊盘上,经焊接后固定并通过同轴检测;再将植入柱状或微簧形式引脚的SIP器件,贴装于弧形曲面PCB基板上;最后经再流焊接完成弧形曲面PCB基板与SIP器件的共形组装。
本发明相比于现有技术具有如下有益效果:
(1)组装可靠性好,电路性能优良,系统集成度高,开发周期短,成本低。本发明柱状或微簧引脚自身具有一定高度,相比与传统的球形互联引脚,组装时使SIP器件与基板间具有更大的间隔距离,可以较好地缓释各性材料热膨胀系数(CTE)差异带来的热应力;同时,柱状或微簧引脚相比于球形引脚具有更优的剪切应力和振动应力缓释作用,而微簧形式引脚还能通过自身的压缩变形来承担一定的纵向压力,使其抗振动冲击能力也有了大幅提高;这些方面的改善可减小组装后电路参数的漂移,延长SIP器件的使用寿命,缩短开发周期,降低应用成本。
(2)扩大SIP器件的应用范围。本发明采用柱状或微簧引脚作为SIP器件与外部PCB基板的互联引脚,解决了现有球形引脚与带弧形曲面基板组装时出现的引脚悬空、连接不可靠问题,克服了球形互联引脚只能用于平面基板组装的难题,实现了SIP器件与带弧形曲面需共形组装PCB基板间的可靠组装;而由于微簧形式引脚自身具有一定的压缩变形量,因此可尝试在微簧引脚形式SIP器件上部加装适当的散热衬垫进行辅助散热,从而满足大功率SIP器件较高的散热需求,这一点也是球形引脚形式SIP器件不能实现的。
附图说明
图1是本发明弧形曲面PCB基板共形组装SIP器件的工艺流程图。
图2是柱状互联引脚SIP器件与带弧形曲面PCB基板进行共形组装的示意图。
图3是微簧互联引脚SIP器件与带弧形曲面PCB基板进行共形组装的示意图。
图4是柱状互联引脚的参考尺寸示意图。
图5为微簧互联引脚的参考尺寸示意图。
图6引脚放置工装的结构示意图。
图7是现有球形互联引脚SIP器件示意图。
图8是现有技术球形互联引脚SIP器件与带弧形曲面PCB基板的组装示意图。
图中:1SIP器件,2柱状或微簧引脚,3弧形曲面PCB基板,4SIP器件基体,5定位销,6下基盘,7引脚筛选漏网,8上基盘,9球形互联引脚。
具体实施方式
参阅图1:根据本发明,将提供的两种新型互联引脚(柱状、微簧形式)植入SIP器件并与基板装配,实现弧形曲面PCB基板3共形组装SIP器件1的工艺流程具体实施方式为:根据PCB基板的弧形曲面外形和尺寸参数,确定与之匹配的各柱状或微簧引脚长度,以此来制作各个长度相同或不同的柱状或微簧引脚2;对柱状或微簧引脚2进行研磨处理,保证引脚端面与基板组装表面的共面一致性,并通过共面性检测;对SIP器件的焊盘进行焊膏涂覆;设计专用于柱状或微簧引脚2的引脚放置工装;通过引脚放置工装将柱状或微簧引脚2放置在SIP器件1的焊盘上;通过再流焊将柱状或微簧引脚2焊接固定在器件焊盘上,并通过同轴检测,完成引脚植入;对弧形曲面PCB基板3的焊盘进行焊膏涂覆;将植入柱状或微簧引脚2的SIP器件贴装在弧形曲面PCB基板3上;最后经再流焊接完成弧形曲面PCB基板3与SIP器件1的共形组装。
参阅图2、图3。SIP器件1通过柱状或微簧引脚2(图2中为柱状互联引脚,图3中为微簧互联引脚)实现与弧形曲面PCB基板3的可靠组装。
参阅图4。柱状互联引脚的参考尺寸为:柱状形式引脚的高度L=1-4mm;柱状形式引脚的直径D=0.2-0.6mm。
参阅图5。微簧互联引脚的参考尺寸为:微簧引脚的高度L=1-2.5mm;微簧引脚的弹簧直径ØW=0.06-0.1mm;微簧引脚的弹簧节距P=0.025-0.15mm;微簧引脚的外圈直径D=0.4-0.6mm。
参阅图6。引脚放置工装包括下基盘6,对应下基盘6的上基盘8,下基盘6和上基盘8外形相同,其上制有相互对应的插销孔;下基盘6中部制有放置SIP器件基体4的孔槽,SIP器件基体4固定在下基盘6中部孔槽中;上基盘8中部制有放置筛选漏网7的孔槽,筛选漏网7固定在上基盘8中部孔槽中;定位销5通过下基盘6和上基盘8上对应的插销孔将上基盘8准确安装于下基盘6上,使下基盘6和上基盘8连接为一体;柱状或微簧引脚2倒入于筛选漏网7中,引脚通过筛选漏网7及上基盘8中部对应的引脚孔后,准确放置于SIP器件基体4对应的焊盘上;将放置好引脚的SIP器件1同引脚放置工装一起放入再流焊炉,经再流焊将引脚固定。
以上所述的仅是本发明的优选实施例。应当指出,对于本领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以作出若干变形和改进,这些变更和改变应视为属于本发明的保护范围。

Claims (7)

1.一种弧形曲面PCB基板共形组装SIP器件的工艺方法,其特征在于:在同一个封装基板上,将芯片一个挨一个的排列,以二维模式封装在一个封装体内;用柱状或微簧引脚(2)作为SIP器件(1)与外部弧形曲面PCB基板(3)的互联引脚,依据SIP器件(1)在弧形曲面PCB基板(3)的弧圈曲面所处位置,确定每个柱状或微簧引脚(2)相对于外部弧形曲面PCB基板(3)的共面引脚高度,制作出与弧形曲面PCB基板(3)外形匹配的柱状或微簧引脚(2);然后对引脚进行端部研磨,保证引脚端面与组装表面的共面一致性;接着在SIP器件(1)焊盘上涂覆锡膏,通过引脚放置工装,将柱状或微簧引脚(2)按阵列形式放置于SIP器件(1)焊盘上,经焊接后固定并通过同轴检测;再将植入柱状或微簧引脚(2)的SIP器件(1),贴装于弧形曲面PCB基板(3)上;最后经再流焊接完成弧形曲面PCB基板(3)与SIP器件(1)的共形组装。
2.如权利要求1所述的弧形曲面PCB基板共形组装SIP器件的工艺方法,其特征在于:柱状或微簧引脚(2)的高度L=1-4mm;柱状或微簧引脚(2)的直径D=0.2-0.6mm。
3.如权利要求1所述的弧形曲面PCB基板共形组装SIP器件的工艺方法,其特征在于:微簧引脚(2)的高度L=1-2.5mm,微簧的直径ØW=0.06-0.1mm,微簧的节距P=0.025-0.15mm,微簧的外圈直径D=0.4-0.6mm。
4.如权利要求1所述的弧形曲面PCB基板共形组装SIP器件的工艺方法,其特征在于:引脚放置工装包括下基盘(6),对应下基盘(6)的上基盘(8),下基盘(6)和上基盘(8)外形相同,其上制有相互对应的插销孔。
5.如权利要求4所述的弧形曲面PCB基板共形组装SIP器件的工艺方法,其特征在于:下基盘(6)中部制有放置SIP器件基体(4)的孔槽,SIP器件基体(4)固定在下基盘(6)中部孔槽中;上基盘(8)中部制有放置筛选漏网(7)的孔槽,筛选漏网(7)固定在上基盘(8)中部孔槽中。
6.如权利要求5所述的弧形曲面PCB基板共形组装SIP器件的工艺方法,其特征在于:下基盘(6)和上基盘(8)通过对应的插销孔插入的定位销(5),将上基盘(8)准确安装于下基盘(6)上,使下基盘(6)和上基盘(8)连接为一体。
7.如权利要求5所述的弧形曲面PCB基板共形组装SIP器件的工艺方法,其特征在于:柱状或微簧引脚(2)倒入于筛选漏网(7)中,引脚通过筛选漏网(7)及上基盘(8)中部对应的引脚孔后,准确放置于SIP器件基体(4)对应的焊盘上;将放置好引脚的SIP器件(1)同引脚放置工装一起放入再流焊炉,经再流焊将引脚固定。
CN201810372531.1A 2018-04-24 2018-04-24 弧形曲面pcb基板共形组装sip器件的工艺方法 Active CN108666275B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810372531.1A CN108666275B (zh) 2018-04-24 2018-04-24 弧形曲面pcb基板共形组装sip器件的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810372531.1A CN108666275B (zh) 2018-04-24 2018-04-24 弧形曲面pcb基板共形组装sip器件的工艺方法

Publications (2)

Publication Number Publication Date
CN108666275A CN108666275A (zh) 2018-10-16
CN108666275B true CN108666275B (zh) 2020-05-08

Family

ID=63780864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810372531.1A Active CN108666275B (zh) 2018-04-24 2018-04-24 弧形曲面pcb基板共形组装sip器件的工艺方法

Country Status (1)

Country Link
CN (1) CN108666275B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1847784A (zh) * 2005-04-05 2006-10-18 华为技术有限公司 器件引脚共面度测量方法
CN101598316A (zh) * 2009-06-04 2009-12-09 南京纳帝光电有限公司 中空多面金属自行散热电路基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140110A (ja) * 2002-10-16 2004-05-13 Kyocera Corp 半田バンプ付き配線基板およびその製造方法
JP2004335660A (ja) * 2003-05-06 2004-11-25 Sony Corp 半導体装置及びその製造方法、並びに配線基板及びその製造方法
JP2005340393A (ja) * 2004-05-25 2005-12-08 Olympus Corp 小型実装モジュール及びその製造方法
CN101635423B (zh) * 2009-08-21 2011-09-28 番禺得意精密电子工业有限公司 锡球定位方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1847784A (zh) * 2005-04-05 2006-10-18 华为技术有限公司 器件引脚共面度测量方法
CN101598316A (zh) * 2009-06-04 2009-12-09 南京纳帝光电有限公司 中空多面金属自行散热电路基板

Also Published As

Publication number Publication date
CN108666275A (zh) 2018-10-16

Similar Documents

Publication Publication Date Title
JP5271088B2 (ja) 超ファインピッチ配線で積層された超小型電子アセンブリとその製造方法
US5045914A (en) Plastic pad array electronic AC device
KR100856609B1 (ko) 반도체장치 및 그 제조방법
US6316837B1 (en) Area array type semiconductor package and fabrication method
US7061122B2 (en) Components, methods and assemblies for multi-chip packages
TWI378612B (en) Modification of connections between a die package and a system board
US7476963B2 (en) Three-dimensional stack manufacture for integrated circuit devices and method of manufacture
TWI548042B (zh) 電子系統及其核心模組
US20050181544A1 (en) Microelectronic packages and methods therefor
US20060249857A1 (en) Microelectronic packages and methods therefor
EP0822738A2 (en) Column array connections
KR20150041029A (ko) Bva 인터포저
JP2009506553A (ja) マイクロ電子デバイスパッケージ、積重ね型マイクロ電子デバイスパッケージ、およびマイクロ電子デバイスを製造する方法
JP2007324354A (ja) 半導体装置
CN105428321B (zh) 一种气密性芯片倒装安装用陶瓷焊盘阵列外壳结构
WO2003049512A1 (en) Ball grid array package
CN109904139B (zh) 带有柔性转接板的大尺寸芯片系统封装结构及其制作方法
CN108666275B (zh) 弧形曲面pcb基板共形组装sip器件的工艺方法
CN203367360U (zh) 一种硅基bga的圆片级芯片封装结构
US11322367B1 (en) System and method for attaching an integrated circuit package to a printed circuit board with solder balls having a coined surface profile
CN114864508A (zh) 一种陶瓷外壳倒装芯片封装叠层结构及装配方法
US20030048624A1 (en) Low-height multi-component assemblies
US20060131744A1 (en) Method and apparatus for providing a BGA connection having improved drop test performance
CN114823550B (zh) 一种适于批量生产的芯片封装结构及封装方法
CN114171415A (zh) 封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant