CN108655946A - 研磨头及研磨半导体晶片的背侧的方法 - Google Patents

研磨头及研磨半导体晶片的背侧的方法 Download PDF

Info

Publication number
CN108655946A
CN108655946A CN201710209057.6A CN201710209057A CN108655946A CN 108655946 A CN108655946 A CN 108655946A CN 201710209057 A CN201710209057 A CN 201710209057A CN 108655946 A CN108655946 A CN 108655946A
Authority
CN
China
Prior art keywords
grinding
grinding head
semiconductor wafer
layer
pedestal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710209057.6A
Other languages
English (en)
Other versions
CN108655946B (zh
Inventor
杨青海
高耀寰
刘黄升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN201710209057.6A priority Critical patent/CN108655946B/zh
Publication of CN108655946A publication Critical patent/CN108655946A/zh
Application granted granted Critical
Publication of CN108655946B publication Critical patent/CN108655946B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/11Lapping tools
    • B24B37/12Lapping plates for working plane surfaces
    • B24B37/16Lapping plates for working plane surfaces characterised by the shape of the lapping plate surface, e.g. grooved
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • B24B37/105Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping the workpieces or work carriers being actively moved by a drive, e.g. in a combined rotary and translatory movement
    • B24B37/107Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping the workpieces or work carriers being actively moved by a drive, e.g. in a combined rotary and translatory movement in a rotary movement only, about an axis being stationary during lapping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02013Grinding, lapping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02016Backside treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)

Abstract

本发明实施例提供一种研磨头,其包括一基座、一支撑层及一研磨层。支撑层设置于基座之上,且研磨层设置于该支撑层之上。研磨层包括多个凸块。凸块具有弧形外表面,且相邻二个凸块间隔排列。

Description

研磨头及研磨半导体晶片的背侧的方法
技术领域
本发明实施例关于一种半导体元件生产设备及其加工方法,特别关于一种半导体晶片生产设备及研磨半导体晶片的背侧的方法。
背景技术
半导体装置被用于多种电子应用,例如个人电脑、行动电话、数位相机以及其他电子设备。半导体装置的制造通常是通过在半导体基板上依序沉积绝缘或介电层材料、导电层材料以及半导体层材料,并通过包括光刻(lithography)制程及微影制程等程序将各种材料层图案化,以形成电路组件和零件于此半导体基板之上。通常数十个或数百个集成电路是在一个半导体晶片上进行制造。
在光刻制程中最小的特征尺寸被称为临界尺寸(CD)。临界尺寸愈小,就愈难把图像聚焦在晶片表面上。目前技术中,在光阻涂布于晶片表面的程序之后,晶片背侧可能受到光阻污染,导致晶片在后续进行曝光制程时,因为晶片表面具有高度差,而无法有效将图像聚焦于晶片表面上,造成产品的报废。
因此,需要一种在光阻涂布制程之后用于研磨晶片背侧的方法。
发明内容
本发明部分实施例提供一种研磨头。上述研磨头包括一基座。研磨头还包括设置于基座之上的一支撑层。研磨头亦包括设置于支撑层之上的一研磨层。研磨层包括多个凸块。凸块具有弧形外表面,且彼此间隔排列。
本发明部分实施例提供一种研磨一半导体晶片的一背侧的方法。上述方法包括提供一研磨头。研磨头上用于研磨半导体晶片的背侧的一研磨层包括多个具有弧形外表面的凸块彼此间隔排列。上述方法亦包括以研磨头的研磨层接触半导体晶片的背侧上的一中央区域,以研磨中央区域。上述方法还包括以研磨头的研磨层接触半导体晶片的背侧上围绕中央区域的一外围区域,以研磨外围区域。研磨头研磨中央区域时所在的高度大于研磨头研磨外围区域时所在的高度。
附图说明
图1显示本发明部分实施例的一加工系统的示意图。
图2显示本发明部分实施例的研磨模块的示意图。
图3显示本发明部分实施例的研磨头的剖面图。
图4显示发明部分实施例的研磨头的上视图。
图5显示沿图4A-A’截线所视的剖面图。
图6显示本发明部分实施例的研磨半导体晶片的背侧的方法的流程图。
图7显示本发明部分实施例的研磨半导体晶片的背侧的方法的步骤之一的示意图,其中研磨头研磨半导体晶片的背侧的中央区域。
图8显示本发明部分实施例的研磨半导体晶片的背侧的方法的步骤之一的示意图,其中研磨头抵靠半导体晶片的背侧于高度H1。
图9显示本发明部分实施例的研磨半导体晶片的背侧的方法的步骤之一的示意图,其中研磨头研磨半导体晶片的背侧的外围区域。
图10显示本发明部分实施例的研磨半导体晶片的背侧的方法的步骤之一的示意图,其中研磨头抵靠半导体晶片的背侧于高度H2。
图11显示本发明部分实施例的研磨半导体晶片的背侧的方法的步骤之一的示意图,其中研磨头抵靠半导体晶片的背侧于高度H3。
【符号说明】
1~加工系统
3~承载箱
5~半导体晶片
7~装载端口
9~装载端口
10~光阻涂布模块
20~研磨模块
21~曝光模块
23~外侧支撑座
25~连杆
30~曝光模块
40~研磨头
41~基座
410~内侧部位
411~外缘
42~支撑层
420~底面
421~第一环形结构
422~第二环形结构
423~中心结构
424~穿孔
411~连接头
43~下方层体
44~上方层体
45~研磨层
451~研磨片(第一研磨片)
452~研磨片(第二研磨片)
453~薄膜
454~凸块
50~背侧
51~边缘
52~中央区域
53~外围区域
100~方法
110、120、130~操作
a1、a2、a3、a4~方向
C~中心
r1、r2、r3~旋转轴
H0、H1、H2、H3~高度
具体实施方式
以下的揭露内容提供许多不同的实施例或范例,以实施本发明的不同特征而本说明书以下的揭露内容是叙述各个构件及其排列方式的特定范例,以求简化发明的说明。当然,这些特定的范例并非用以限定本发明。例如,若是本说明书以下的揭露内容叙述了将一第一特征形成于一第二特征之上或上方,即表示其包含了所形成的上述第一特征与上述第二特征是直接接触的实施例,亦包含了尚可将附加的特征形成于上述第一特征与上述第二特征之间,而使上述第一特征与上述第二特征可能未直接接触的实施例。另外,本发明的说明中不同范例可能使用重复的附图标记及/或用字。这些重复附图标记或用字是为了简化与清晰的目的,并非用以限定各个实施例及/或所述外观结构之间的关系。
再者,为了方便描述附图中一元件或特征部件与另一(多)元件或(多)特征部件的关系,可使用空间相关用语,例如“在...之下”、“下方”、“下部”、“上方”、“上部”及类似的用语等。可以理解的是,除了附图所绘示的方位之外,空间相关用语涵盖使用或操作中的装置的不同方位。所述装置也可被另外定位(例如,旋转90度或者位于其他方位),并对应地解读所使用的空间相关用语的描述。可以理解的是,在所述方法之前、期间及之后,可提供额外的操作步骤,且在某些方法实施例中,所述的某些操作步骤可被替代或省略。
应注意的是,此处所讨论的实施例可能未必叙述出可能存在于结构内的每一个部件或特征。举例来说,附图中可能省略一个或多个部件,例如当部件的讨论说明可能足以传达实施例的各个样态时可能将其从附图中省略。再者,此处所讨论的方法实施例可能以特定的进行顺序来讨论,然而在其他方法实施例中,可以以任何合理的顺序进行。
图1显示本发明部分实施例的一加工系统1的示意图。根据本发明实施例,加工系统1包括一光阻涂布模块10、一研磨模块20、一曝光模块30及一或多个装载端口,例如二个装载端口7、9。加工系统1的配置与模块数量可以依照需求增加或减少,并不仅此实施例为限。
装载端口7、9配置用于放置可用于装载多个半导体晶片5的承载箱3,并且加工系统1相对于装载端口7、9具有开口,以供半导体晶片5通过。在部分实施例中,位于装载端口7上的承载箱3是用于放置待加工的半导体晶片5,且位于装载端口9上的承载箱3是用于放置已在加工系统1内加工完成的半导体晶片5。应当理解的是,加工系统1的装载端口的数量可以依照需求增加或减少,并不以图1所示的实施例为限。另外,加工系统1的装载端口7与装载端口9的设置位置也可加以改变。举例而言,加工系统1的装载端口7与装载端口9相邻设置。
在部分实施例中,半导体晶片5进入加工系统1后依序经由光阻涂布模块10、研磨模块20及曝光模块30进行加工。供应于装载端口7上的承载箱3的半导体晶片5在光阻涂布模块10内进行光阻涂布制程,并送至研磨模块20内对光阻进行平坦化。接着,半导体晶片5由研磨模块20送至曝光模块30,使半导体晶片5表面的光阻在曝光模块30进行曝光。最后,半导体晶片5由曝光模块30送至位于装载端口9上的承载箱3。上述半导体晶片5的移动可透过设置于加工系统1内的一或多个机械手臂(未显示于图1)执行。
在部分实施例中,光阻涂布模块10、研磨模块20、曝光模块30的加工参数及半导体晶片5透过上述机械手臂的运送时间可透过一预先植入的程序在一电脑或微处理器(未显示于图1)进行操作。
根据本发明部分实施例,研磨模块20的结构特征说明如下:
图2显示本发明部分实施例的研磨模块20的示意图。根据本发明实施例,研磨模块20包括一晶片座21、一或多个外侧支撑座(例如:二个外侧支撑座23)、一连杆25及一研磨头40。应当理解的是,研磨模块20中的元件可以额外增加或减少,并不以此实施例为限。
晶片座21配置用于在研磨头40研磨半导体晶片5的背侧50上接近边缘51的外围区域53时用于固定半导体晶片5。晶片座21可为静电式晶片座(e-chuck)。或者,晶片座21连结至一真空源,并通过真空源所产生的真空固定半导体晶片5于晶片座21上方。在部分实施例中,晶片座21可绕一通过其中心的旋转轴r1旋转。并且,晶片座21可沿如箭头a1所示在平行旋转轴r1的方向上进行上下移动。
在部分实施例中,如图2所示,半导体晶片5的外径充分大于晶片座21的宽度。于是,当半导体晶片5设置于晶片座21上时,半导体晶片5的背侧50上接近边缘51的外围区域53并未为晶片座21所覆盖。
外侧支撑座23配置用于在研磨头40研磨半导体晶片5的中央区域52时用于固定半导体晶片5。在部分实施例中,外侧支撑座23连结至一真空源,并通过真空源所产生的真空固定半导体晶片5于外侧支撑座23上。在部分实施例中,二个外侧支撑座23可沿如箭头a2所示在平行旋转轴r1的方向上进行上下移动。在部分实施例中,二个外侧支撑座23可沿如箭头a4所示在水平方向进行前后移动。
在部分实施例中,研磨模块20包括二个外侧支撑座23。二个外侧支撑座23分别位于晶片座21的相对二侧。二个外侧支撑座23之间的间距小于半导体晶片5的直径,大于半导体晶片5的中央区域52的宽度。如此一来,当半导体晶片5固定于二个外侧支撑座23上时,半导体晶片5的中央区域52不致为二个外侧支撑座23所覆盖。
半导体晶片5的中央区域52定义为半导体晶片5的中心至与半导体晶片5的边缘51相隔一特定间距的位置。上述特定间距约为半导体晶片5的半径的50%。半导体晶片5的外围区域53定义为中央区域52至半导体晶片5的边缘51的区域。
连杆25配置用于承载研磨头40并控制研磨头40的位置。在部分实施例中,研磨头40以可绕一旋转轴r2旋转的方式连结于连杆25的末端,并且连杆25可绕一旋转轴r3来回摆动,以改变研磨头40相对于半导体晶片5的位置。举例而言,连杆25可移动研磨头40至半导体晶片5的下方,并且连杆25可绕旋转轴r3摆动,使研磨头40在半导体晶片5的中心至半导体晶片5的边缘51之间具有任意宽度的区域内进行往覆式移动。在部分实施例中,连杆25可沿如箭头a3所示在平行旋转轴r3的方向上进行上下移动,以改变研磨头40与半导体晶片5的间距或者改变研磨头40施压于半导体晶片5的压力。
图3显示本发明部分实施例的研磨头40的剖面图,图4显示发明部分实施例的研磨头40的上视图。根据本发明部分实施例的研磨头40的结构特征说明如下。
在部分实施例中,研磨头40包括一基座41、一支撑层42及一研磨层45。研磨头40的配置与模块数量可以依照需求增加或减少,并不仅此实施例为限
在部分实施例中,基座41为一圆形板状结构。多个穿孔424穿透基座41的前后表面,以利排除研磨过程中所使用的研磨液以及研磨过程中所产生的碎削。在部分实施例中,基座41具有一圆形的内侧部位410。基座41的内侧部位410自基座41的中心朝基座41的外缘411延伸并与外缘411间隔设置。内侧部位410的宽度占基座41的宽度约10%至15%。在部分实施例中,基座41还包括用于连结连杆25的一连接头412。连接头412可利用任何适当的方式(例如:螺合)与连杆25进行结合。
支撑层42配置用于支撑研磨层45于基座41之上,并在研磨过程中发挥缓冲作用。在部分实施例中,支撑层42包括一或多个环形结构,例如第一环形结构421及第二环形结构422,及一中心结构423。
中心结构423设置于基座41的内侧部位410上,且在平行基座41的平面上具有圆形的剖面。第一环形结构421与第二环形结构422设置于基座41的内侧部位410之外的部分,并位于基座41的内侧部位410与外缘411之间。举例而言,第一环形结构421紧邻基座41的外缘411设置,且第二环形结构422位于第一环形结构421与中心结构423之间。第一环形结构421与第二环形结构422之间相隔一间距,彼此并不相连。并且,第二环形结构422与中心结构423之间皆相隔一间距,彼此并不相连。至少部分形成于基座41上的穿孔424通过上述间距暴露于外部。
在部分实施例中,支撑层42由二个具有不同特性的材料迭合而成。举例而言,支撑层42包括一下层层体43以及一上方层体44。下方层体43固定于基座41之上,上方层体44固定于下方层体43之上。下方层体43可由不易变形的材料所制成,例如金属或塑胶,并且上方层体44可由容易弹性变形特性的材料所制成,例如聚乙烯醇(PVA)海绵。
在一实施例中,上方层体44的厚度大约等于13mm。如此一来,在半导体晶片5研磨过程中,研磨头40可通过上方层体44容易弹性变形的特性提供研磨层45与半导体晶片5接触时的缓冲,进而增加研磨均匀度。
在部分实施例中,上方层体44是通过下方层体43与基座41间隔一高度差,并且下方层体43是由较上方层体44不易吸水的材料所制成。通过上述特征,沉积于基座41而未能迅速排除的研磨液将不会受上方层体44所吸收,而影响上方层体44弹性变形特性。于是,研磨均匀度可以进一步提升。然而,应当理解多种改变及变化可应用至本发明的实施例中,支撑层42亦可由单一材料制作而成。
在部分实施例中,支撑层42相对于基座41具有高度的变化。举例而言,如图3所示,支撑层42的第一环形结构421的高度,在自基座41的内侧部位410朝基座41的外缘411的方向上逐渐增加。在一实施例中,第一环形结构421的下方层体43具有梯形的横截面,且上方层体44具有平行四边形的横截面。
然而,应当理解多种改变及变化可应用至本发明的实施例中。第一环形结构421的下方层体43与上方层体44的横截面可以为任意形状,且第一环形结构421的结构态样并不仅此为限。在另一实施例中,第一环形结构421靠近中心结构423的部份具有一致的高度,且第一环形结构421靠近外缘411的部份高度逐渐增加。
研磨层45配置用于研磨半导体晶片5的背侧50。在部分实施例中,研磨层45固定于支撑层42相反基座41的底面420之上。在部分实施例中,如图4所示,研磨层45包括一或多种不同形式的研磨片,例如梯形的第一研磨片451与六边形的第二研磨片452。
第一研磨片451覆盖于支撑层42的第二环形结构422以及中心结构423的底面420,其中在第二环形结构422上,二个相邻的第一研磨片451间相隔一通道,并不直接相连,以供研磨液与研磨碎削通过。
图5显示图4的第一研磨片451的A-A’截线的剖面图。在部分实施例中,第一研磨片451包括一薄膜453以及多个凸块454设置于薄膜453之上。在部分实施例中,凸块454具有弧形外表面。每一凸块454的弧形的外表面具有一致的曲率,凸块454为球体的一部分。然而,应当理解多种改变及变化可应用至本发明的实施例中。
在其余实施例中,凸块454的外表面具有连续的曲率变化。在部分实施例中,位于第一研磨片451的每一个凸块454皆对称于自身中心C且具有弧形的外表面。亦即,凸块454具有光滑的外表面,藉此避免在半导体晶片5研磨过程中刮伤半导体晶片5。
在部分实施例中,二个相邻的凸块454间相隔一通道,并不直接相连,以供研磨过程中所产生的碎削通过。于是,因碎削卡设于研磨头40与半导体晶片5之间造成半导体晶片5刮伤的现象可以进而避免。在部分实施例中,多个凸块454是沿多个轴线排列,其中相邻轴线上的多个凸块454为交错设置。凸块454可以包括硬度较高的钻石微粒和树酯聚合物的材质制成
第二研磨片452覆盖于支撑层42的第一环形结构421的底面420,其中二个相邻的第二研磨片452间相隔一通道,并不直接相连,以供研磨液与研磨碎削通过。在部分实施例中,第二研磨片452的结构特征相似于第一研磨片451的结构特征,为简化说明,不再加以重复。
应当理解的是,虽然在图3-4的实施例中,支撑层42具有二个环形结构421、422,但支撑层42的环形结构的数量并不仅此为限。在部分实施例中,支撑层42仅包括一环形结构以及一中心结构423,两者间相隔一间距,并不相连。在另一些实施例中,支撑层42包括三个环形结构以及一中心结构423,彼此间相隔一间距,并不相连。在另一些实施例中,支撑层42的中心结构423是由另一个具有较小半径的环形结构所取代。研磨层45形成于上述所有环形结构以及中心结构相反基座41的底面之上。
图6显示本发明的部分实施例的研磨半导体晶片5的背侧50的方法100的流程图。为了举例,该流程以图7-11的示意图来说明。在不同的实施例中,部分阶段可以替换或是消去。可加入额外的特性至半导体装置结构中。在不同的实施例中,部分上述特性可以替换或是消去。
方法100起始于操作110,提供如上述任一实施例所述的研磨头40。在部分实施例中,研磨头40设置于连杆25的末端,并受连杆25的控制而移动至如图7所示位于半导体晶片5的中央区域52下方的位置。
在部分实施例中,研磨头40更受连杆25控制向上移动,使研磨头40的研磨层45(图3)接触半导体晶片5的背侧50。在部分实施例中,在研磨头40到达半导体晶片5的中央区域52下方的位置之前,外侧支撑座23朝半导体晶片5的方向上升并顶靠半导体晶片5。并且,晶片座21朝远离半导体晶片5的方向下降,半导体晶片5的中央区域52并未为晶片座21所支撑。
接着,方法100继续至操作120,研磨半导体晶片5的背侧50的中央区域52。在部分实施例中,研磨头40绕旋转轴r2以约300rpm至约495rpm的转速研磨半导体晶片5的背侧50的中央区域52。在研磨半导体晶片5的背侧50的中央区域52的过程中,外侧支撑座23带动半导体晶片5沿图7箭头a4所指的方向移动,以使研磨头40沿箭头a4所指的方向通过半导体晶片5的背侧50的中央区域52。
在部分实施例中,在研磨半导体晶片5的背侧50的中央区域52的过程中,连杆25往覆式绕旋转轴r3摆动,使研磨头40对半导体晶片5的背侧50的中央区域52的所有表面进行研磨。上述连杆25的摆动幅度可以在操作120开始时至操作120执行中期逐渐增加,并且在操作120执行中期至操作120结束前逐渐减少。如此一来,研磨头40在半导体晶片5的背侧50的中央区域52上研磨出一个大致呈现圆形的区域。然而,应当理解多种改变及变化可应用至本发明的实施例中。在研磨尺寸为300mm的半导体晶片5的一实施例中,上述中央区域的宽度约为75mm。
在部分实施例中,在操作120中,研磨头40受连杆25的推动,而持续朝半导体晶片5施加压力,以使研磨头40贴合于半导体晶片5的背侧50。于是,半导体晶片5的中央区域52的高度因受研磨头40朝向上方向抵靠而高于半导体晶片5的外围区域53的高度。
举例而言,如图8所示,研磨头40与半导体晶片5的背侧50的中央区域52接触位置位于高度H1,并且二个外侧支撑座23与半导体晶片5的背侧50接触位置位于高度H0。由于半导体晶片5的背侧50的中央区域52受研磨头40朝向上方向抵靠,故上述高度H1大于上述高度H0。在一示范性实施例中,上述高度H1与上述高度H0的差异可大略等于1mm。然而,应当理解多种改变及变化可应用至本发明的实施例中。上述高度H1与高度H0的差异值可以根据半导体晶片5的背侧50上所欲研磨材料性质、研磨头40的旋转速度、或者施加于半导体晶片5的背侧50上的研磨液种类加以变更。
接着,方法100继续至操作130,研磨半导体晶片5的背侧50的外围区域53。在部分实施例中,在进行操作130之前,晶片座21朝半导体晶片5的方向上升并抵靠半导体晶片5的中央区域52,并固定半导体晶片5于其上。并且,外侧支撑座23自半导体晶片5的背侧50分离,并朝远离半导体晶片5的方向下降。于是,半导体晶片5的外围区域53并未为外侧支撑座23所支撑。
接着,研磨头40受连杆25的控制而移动至如图9所示位于半导体晶片5的外围区域53下方的位置。在部分实施例中,研磨头40更受连杆25控制向上移动,使研磨头40的研磨层45(图3)接触半导体晶片5的背侧50的外围区域53。
在部分实施例中,在研磨头40接触半导体晶片5的背侧50的外围区域53之后,研磨头40开始绕旋转轴r2以约295rpm至约500rpm的转速研磨半导体晶片5的背侧50的外围区域53。在研磨半导体晶片5的背侧50的外围区域53的过程中,晶片座21带动半导体晶片5绕旋转轴r1以约2000rpm的转速旋转。在部分实施例中,研磨头40绕旋转轴r2的旋转方向相反于晶片座21绕旋转轴r1的旋转方向。
在部分实施例中,在研磨半导体晶片5的背侧50的外围区域53的过程中,连杆25自中央区域52与外围区域53的交界开始逐渐朝半导体晶片5的边缘51前进,使研磨头40对半导体晶片5的背侧50的外围区域53的所有表面进行研磨。
在部分实施例中,研磨头40研磨外围区域53时,研磨头40在靠近半导体晶片5的中央区域52的位置上的高度是较研磨头40在靠近半导体晶片5的边缘51的位置上的高度低,通过渐进式不停向上加压,确保研磨头40与半导体晶片5的背侧50持续接触,并且减少震动发生的可能性。
举例而言,如图10所示,在研磨头40研磨半导体晶片5的背侧50的外围区域53上接近中央区域52的第一位置时,研磨头40与半导体晶片5的背侧50的接触位置位于高度H2,并且晶片座21与半导体晶片5的背侧50接触位置位于高度H0。由于半导体晶片5的背侧50的外围区域53受研磨头40朝向上方向抵靠,故上述高度H2大于上述高度H0。在一示范性实施例中,上述高度H2与上述高度H0的差异可大略等于2mm。在研磨直径约为300mm的半导体晶片5的一实施例中,半导体晶片5的背侧50自中心起算约50mm至约135mm通过的区域是通过高度设置于H2的研磨头40进行研磨。部分中央区域52是重复进行研磨。
另外,如图11所示,在研磨头40研磨半导体晶片5的背侧50的外围区域53上接近边缘51的第二位置时,研磨头40与半导体晶片5的背侧50的接触位置位于高度H3,并且晶片座21与半导体晶片5的背侧50接触位置位于高度H0。由于半导体晶片5的背侧50的外围区域53受研磨头40朝向上方向抵靠,故上述高度H3大于上述高度H0。在一示范性实施例中,上述高度H3与上述高度H0的差异可大略等于3mm。在研磨直径约为300mm的半导体晶片5的一实施例中,半导体晶片5的背侧50自中心起算约75mm至约150mm通过的区域是通过高度设置于H2的研磨头40进行研磨。
然而,应当理解多种改变及变化可应用至本发明的实施例中。上述高度H2与高度H0的差异值以及上述高度H3与高度H0的差异值可以根据半导体晶片5的背侧50上所欲研磨材料性质、研磨头40的旋转速度、或者施加于半导体晶片5的背侧50上的研磨液种类加以变更,只要满足高度H3大于高度H2的条件皆可达到强化研磨效果的目的。
在部分实施例中,在研磨头40研磨半导体晶片5的背侧50的外围区域53的过程中,研磨连杆25对研磨头40持续施加朝半导体晶片5的背侧50的压力,并维持研磨层45与半导体晶片5的背侧50的外围区域53持续接触,并未将研磨层45与半导体晶片5的背侧50的外围区域53加以分离。另一方面,研磨头40自上述高度H2移动至高度H3的调整是在一预设时间自高度H2直接调整至高度H3。或者,研磨头40自上述高度H2移动至高度H3的调整是在一相对长时间内(例如:1秒钟内)逐渐执行。
值得注意的是,由于研磨头40的支撑层42的第一环形结构42在径向方向上高度逐渐增加,当研磨头40接近半导体晶片5的边缘51的位置时,即便半导体晶片5受研磨头40抵靠而发生翘曲,研磨片452(图4)仍然与半导体晶片5的背侧50紧密贴合。因此,研磨头40可以对半导体晶片5的背侧50上接近边缘51的区域进行高效研磨。
另一方面,由于研磨片452上用于研磨半导体晶片5的背侧50的凸块454(图5)具有弧形外表面,凸块454是以相对小的点状面积与半导体晶片5的背侧50进行接触。因此,研磨头40可以对半导体晶片5的背侧50上相当接近边缘51的区域研磨。同时,亦有效避免研磨头中因条纹式研磨片受压后而外曝于半导体晶片5的边缘51外侧,进而导致半导体晶片5正面受到研磨颗粒污染的情况。在一示范性实施例中,半导体晶片5的背侧50上靠近边缘51的光阻材料完全研磨完成。在另一示范性实施例中,自边缘51向内延伸约1mm的范围内的光阻材料未受到研磨。如此一来,在部分需避免研磨半导体晶片5的边缘51上的导角(bevel)结构的制程中,研磨头40可以对半导体晶片5的背侧50的最大面积进行研磨,却不致使上述导角结构材料发生剥落(pealing)的现象。
上述实施例采用一种具有多个凸块的研磨片对半导体晶片的背侧进行研磨。由于凸块具有弧形外表面,凸块与半导体晶片的背侧的接触点较小,故可精准控制研磨区域。另外,由于凸块且彼此间隔设置,研磨过程中所产生的碎削可以经由凸块间的通道通过离心力加以排除。因此,相较于以横条纹造型的研磨片进行研磨的程序减少需要利用内层海绵清洁半导体晶片的时间,进而有效提升生产效能。
本发明部分实施例提供一种研磨头。上述研磨头包括一基座。研磨头还包括设置于基座之上的一支撑层。研磨头亦包括设置于支撑层之上的一研磨层。研磨层包括多个凸块。凸块具有弧形外表面,且彼此间隔排列。
在一实施例中,基座具有一内侧部位。内侧部位与基座的一外缘间隔设置。支撑层包括一第一环形结构与一中心结构。第一环形结构位于内侧部位与外缘之间。中心结构设置于内侧部位。第一环形结构与中心结构相隔一间距,研磨层设置于第一环形结构与中心结构之上。
在一实施例中,支撑层还包括一第二环形结构,第二环形结构位于第一环形结构与中心结构之间,并与第一环形结构与中心结构各自相隔一间距,其中研磨层设置于第二环形结构之上。
在一实施例中,第一环形结构的高度自基座的内侧部位朝基座的外缘的方向上逐渐增加。
在一实施例中,研磨层包括多个研磨片,相邻二个研磨片间彼此间隔设置。
在一实施例中,支撑层包括一下方层体及一上方层体。下方层体连结基座。上方层体连结下方层体至研磨层。上方层体通过下方层体与基座间隔一高度差。
在一实施例中,上方层体包括PVA海绵。
本发明部分实施例提供一种研磨一半导体晶片的一背侧的方法。上述方法包括提供一研磨头。研磨头上用于研磨半导体晶片的背侧的一研磨层包括多个具有弧形外表面的凸块彼此间隔排列。上述方法亦包括以研磨头的研磨层接触半导体晶片的背侧上的一中央区域,以研磨中央区域。上述方法还包括以研磨头的研磨层接触半导体晶片的背侧上围绕中央区域的一外围区域,以研磨外围区域。研磨头研磨中央区域时所在的高度大于研磨头研磨外围区域时所在的高度。
在一实施例中,在研磨外围区域的步骤中,研磨头自中央区域与外围区域的交界逐渐朝半导体晶片的一边缘前进。在外围区域中靠近中央区域的一第一位置上,研磨头位于一第一高度,且在外围区域中靠近半导体晶片的边缘的一第二位置上,研磨头位于一第二高度,第二高度大于第一高度。
在一实施例中,上述方法还包括旋转研磨头,使碎削移动于位于相邻二个凸块间的间距,并排出研磨头与半导体晶片之间。
以上概略说明了本发明数个实施例的特征,使所属技术领域中具有通常知识者对于后续本发明的详细说明可更为容易理解。任何所属技术领域中具有通常知识者应了解到本说明书可轻易作为其它结构或制程的变更或设计基础,以进行相同于本发明实施例的目的及/或获得相同的优点。任何所属技术领域中具有通常知识者也可理解与上述等同的结构或制程并未脱离本发明的精神和保护范围内,且可在不脱离本发明的精神和范围内,当可作更动、替代与润饰。

Claims (10)

1.一种研磨头,包括:
一基座;
一支撑层,设置于该基座之上;以及
一研磨层,设置于该支撑层之上,且包括多个具有弧形外表面的凸块彼此间隔排列。
2.如权利要求1所述的研磨头,其中该基座具有一内侧部位,该内侧部位与该基座的一外缘间隔设置,其中该支撑层包括:
一第一环形结构,位于该内侧部位与该基座的该外缘之间;以及
一中心结构,设置于该内侧部位,其中该第一环形结构与该中心结构相隔一间距,该第一环形结构与该中心结构之上具有该研磨层。
3.如权利要求2所述的研磨头,其中该支撑层还包括一第二环形结构,该第二环形结构位于该第一环形结构与该中心结构之间,并与该第一环形结构与该中心结构各自相隔一间距,其中该第二环形结构之上具有该研磨层。
4.如权利要求2所述的研磨头,其中该第一环形结构的高度自该基座的该内侧部位朝该基座的该外缘的方向上逐渐增加。
5.如权利要求1所述的研磨头,其中该研磨层包括多个研磨片,相邻二个所述研磨片间彼此间隔设置。
6.如权利要求1所述的研磨头,其中该支撑层包括:
一下方层体,连结该基座;以及
一上方层体,连结该下方层体至该研磨层,其中该上方层体通过该下方层体与该基座间隔一高度差。
7.如权利要求1所述的研磨头,其中该上方层体包括聚乙烯醇海绵。
8.一种研磨一半导体晶片的一背侧的方法,包括:
提供一研磨头,其中该研磨头上具有一研磨层,该研磨层包括多个具有弧形外表面且彼此间隔排列的凸块;
以该研磨头的该研磨层接触该半导体晶片的该背侧上的一中央区域,以研磨该中央区域;以及
以该研磨头的该研磨层接触该半导体晶片的该背侧上围绕该中央区域的一外围区域,以研磨该外围区域;
其中,该研磨头研磨该外围区域时所在的高度大于该研磨头研磨该中央区域时所在的高度。
9.如权利要求8所述的方法,其中在研磨该外围区域的步骤中,该研磨头自该中央区域与该外围区域的交界逐渐朝该半导体晶片的一边缘前进;
其中在该外围区域中靠近该中央区域的一第一位置上,该研磨头位于一第一高度,且在该外围区域中靠近该半导体晶片的该边缘的一第二位置上,该研磨头位于一第二高度,该第二高度大于该第一高度。
10.如权利要求8所述的方法,其中以该研磨头研磨该中央区域与该外围区域,包括旋转该研磨头,使研磨过程中所产生的碎削移动于相邻二个所述凸块间,并将所述碎削排出该研磨头与该半导体晶片之间。
CN201710209057.6A 2017-03-31 2017-03-31 研磨头及研磨半导体晶片的背侧的方法 Active CN108655946B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710209057.6A CN108655946B (zh) 2017-03-31 2017-03-31 研磨头及研磨半导体晶片的背侧的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710209057.6A CN108655946B (zh) 2017-03-31 2017-03-31 研磨头及研磨半导体晶片的背侧的方法

Publications (2)

Publication Number Publication Date
CN108655946A true CN108655946A (zh) 2018-10-16
CN108655946B CN108655946B (zh) 2021-06-18

Family

ID=63784010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710209057.6A Active CN108655946B (zh) 2017-03-31 2017-03-31 研磨头及研磨半导体晶片的背侧的方法

Country Status (1)

Country Link
CN (1) CN108655946B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112497046A (zh) * 2020-11-26 2021-03-16 上海新昇半导体科技有限公司 晶圆边缘抛光设备及方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49132691A (zh) * 1973-04-25 1974-12-19
US4652275A (en) * 1985-08-07 1987-03-24 Minnesota Mining And Manufacturing Company Erodable agglomerates and abrasive products containing the same
CN1551303A (zh) * 1999-03-30 2004-12-01 ������������ʽ���� 抛光盘、抛光机及制造半导体器件的方法
JP2004358616A (ja) * 2003-06-05 2004-12-24 Yasuhiro Tani 研磨用具並びに研磨装置及び方法
US7064069B2 (en) * 2003-10-21 2006-06-20 Micron Technology, Inc. Substrate thinning including planarization
US20090209185A1 (en) * 2008-02-18 2009-08-20 Jsr Corporation Chemical mechanical polishing pad
CN203542340U (zh) * 2013-10-21 2014-04-16 中芯国际集成电路制造(北京)有限公司 一种化学机械研磨垫
WO2015167899A1 (en) * 2014-05-02 2015-11-05 3M Innovative Properties Company Interrupted structured abrasive article and methods of polishing a workpiece
WO2016061544A1 (en) * 2014-10-17 2016-04-21 Applied Materials, Inc. Polishing pads produced by an additive manufacturing process

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49132691A (zh) * 1973-04-25 1974-12-19
US4652275A (en) * 1985-08-07 1987-03-24 Minnesota Mining And Manufacturing Company Erodable agglomerates and abrasive products containing the same
CN1551303A (zh) * 1999-03-30 2004-12-01 ������������ʽ���� 抛光盘、抛光机及制造半导体器件的方法
JP2004358616A (ja) * 2003-06-05 2004-12-24 Yasuhiro Tani 研磨用具並びに研磨装置及び方法
US7064069B2 (en) * 2003-10-21 2006-06-20 Micron Technology, Inc. Substrate thinning including planarization
US20090209185A1 (en) * 2008-02-18 2009-08-20 Jsr Corporation Chemical mechanical polishing pad
CN203542340U (zh) * 2013-10-21 2014-04-16 中芯国际集成电路制造(北京)有限公司 一种化学机械研磨垫
WO2015167899A1 (en) * 2014-05-02 2015-11-05 3M Innovative Properties Company Interrupted structured abrasive article and methods of polishing a workpiece
WO2016061544A1 (en) * 2014-10-17 2016-04-21 Applied Materials, Inc. Polishing pads produced by an additive manufacturing process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112497046A (zh) * 2020-11-26 2021-03-16 上海新昇半导体科技有限公司 晶圆边缘抛光设备及方法

Also Published As

Publication number Publication date
CN108655946B (zh) 2021-06-18

Similar Documents

Publication Publication Date Title
TW567109B (en) Method and apparatus for polishing outer peripheral chamfered part of wafer
JP2007307623A (ja) 研磨装置
CN110193776B (zh) 晶圆抛光的抛光压力控制方法、装置和设备
JP2004358653A (ja) 最適化された溝を有する研磨パッド及び同パッドを形成する方法
CN1661780A (zh) 化学机械研磨装置以及研磨方法
JPH10329007A (ja) 化学的機械研磨装置
US20160176009A1 (en) Polishing apparatus
TWI692022B (zh) 研磨墊整理器的反鍍製造方法及由此製造的研磨墊整理器
CN101007396A (zh) 应用于化学机械抛光工艺的抛光头及化学机械抛光方法
US20130143413A1 (en) Wafer processing method
US20200298365A1 (en) Polishing apparatus and polishing method
JP2018093178A (ja) 基板処理装置、基板処理方法及び記憶媒体
KR20030020658A (ko) 화학적물리적 연마장치의 연마패드 콘디셔닝 디스크
KR20150121029A (ko) Cmp 장치 및 cmp 방법
JP7374710B2 (ja) 研磨方法および研磨装置
CN108655946A (zh) 研磨头及研磨半导体晶片的背侧的方法
JP2008041985A (ja) サポートプレート
JP2004221566A (ja) ポリシングヘッド及び化学機械的研磨装置
JP2013507764A (ja) ウェーハ支持部材、その製造方法及びこれを備えるウェーハ研磨ユニット
TWI625195B (zh) 研磨頭及研磨半導體晶圓的背側的方法
CN207656469U (zh) 化学机械式研磨装置用承载头的隔膜及具备其的承载头
KR101125740B1 (ko) 웨이퍼 연마 장치
US20220184773A1 (en) Chemical mechanical planarization membrane
KR102599888B1 (ko) 기판 캐리어 및 이를 포함하는 기판 연마 장치
KR102183616B1 (ko) 화학 기계적 평탄화 막

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant