KR102183616B1 - 화학 기계적 평탄화 막 - Google Patents

화학 기계적 평탄화 막 Download PDF

Info

Publication number
KR102183616B1
KR102183616B1 KR1020180108200A KR20180108200A KR102183616B1 KR 102183616 B1 KR102183616 B1 KR 102183616B1 KR 1020180108200 A KR1020180108200 A KR 1020180108200A KR 20180108200 A KR20180108200 A KR 20180108200A KR 102183616 B1 KR102183616 B1 KR 102183616B1
Authority
KR
South Korea
Prior art keywords
film
temperature
central region
cmp
peripheral region
Prior art date
Application number
KR1020180108200A
Other languages
English (en)
Other versions
KR20190036474A (ko
Inventor
쳉-핑 첸
쉥-타이 펭
충-룽 라이
치엔-웨이 창
치-이 쉬에
렌-도우 리
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/994,088 external-priority patent/US11267099B2/en
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20190036474A publication Critical patent/KR20190036474A/ko
Application granted granted Critical
Publication of KR102183616B1 publication Critical patent/KR102183616B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/27—Work carriers
    • B24B37/30—Work carriers for single side lapping of plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/27—Work carriers
    • B24B37/30—Work carriers for single side lapping of plane surfaces
    • B24B37/32—Retaining rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B24B37/015—Temperature control
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Abstract

일부 실시예에서, 본 개시 내용은 CMP 막을 형성하는 방법에 대한 것이다. 이 방법은 막 몰드 내의 공동 내에 가단성 물질을 제공함으로써 수행된다. 공동은 중앙 영역과, 이 중앙 영역을 둘러싸는 주변 영역을 가진다. 공동 내의 가단성 물질은 막을 형성하도록 경화된다. 가단화 물질을 경화하는 것은, 막 몰드의 중앙 영역 내의 가단성 물질을 제1 온도로 가열하고, 막 몰드의 주변 영역 내의 가단성 물질을 제1 온도보다 높은 제2 온도로 가열함으로써 수행된다.

Description

화학 기계적 평탄화 막{CHEMICAL MECHANICAL PLANARIZATION MEMBRANE}
관련 출원에 대한 참조
본 출원은 2017년 9월 27일에 출원된 미국 가특허 출원 제62/563,701호에 대하여 우선권 주장하며, 그 내용은 인용에 의해 그 전부가 본원에 통합된다.
집적 칩은 서로의 위에 복수의 상이한 층들을 형성하는 복잡한 제조 공정을 사용해 구축된다. 다수의 상이한 층들은 포토리소그래피, 즉, 감광재가 전자기 방사선에 선택적으로 노출되는 공정을 사용해 패터닝된다. 예를 들면, 포토리소그래는 서로의 위에 형성되는 후처리(Back End Of the Line; BEOL) 금속 상호접속층을 규정하도록 사용될 수 있다. 금속 상호접속층이 양호한 구조적 규정(structural definition)을 가지며 형성되는 것을 보장하도록, 전자기 복사선이 적절히 포커싱되어야(focused) 한다. 전자기 복사선을 적절히 초점 심도의 포커싱하도록, 워크피스(workpiece)는 포커싱 심도 문제를 회피하도록 실질적으로 평면일 수 있다. 화학 기계적 평탄화(Chemical mechanical planarization; CMP)는 폭넓게 사용되는 공정으로서, 이 공정에 의해 화학적 힘과 기계적 힘 둘다가 반도체 워크피스를 전역적으로 평탄화하기 위해 사용된다. 평탄화는 후속층의 형성을 위해 워크피스를 준비한다.
본 개시 내용의 양상은 첨부한 도면과 함께 읽을 때 하기의 상세한 설명으로부터 가장 잘 이해된다. 업계의 표준적 관행에 따라, 다양한 피처(feature)들은 실제 크기대로 도시되지 않는 것을 주목해야 한다. 사실상, 다양한 피처들의 치수는 논의의 명확성을 위해 임의로 증가되거나 감소될 수 있다.
도 1은 가단성(malleability) 및/또는 강성(stiffness)의 상이한 값들을 갖는 영역을 가진 막을 포함하는 캐리어를 포함한 화학 기계적 평탄화(chemical mechanical planarization; CMP) 툴(tool)의 일부 실시예의 단면도를 예증한다.
도 2는 가단성 및/또는 강성의 상이한 값들을 갖는 영역을 가진 막을 포함하는 캐리어의 하단부의 일부 실시예를 도시하는 평면도를 예증한다.
도 3a 내지 3c는 가단성 및/또는 강성의 상이한 값들을 갖는 영역을 가진 막을 갖는 캐리어의 일부 실시예를 도시하는 단면도를 예증한다.
도 4a 내지 4c는 가단성 및/또는 강성의 상이한 값들을 갖는 영역을 가진 개시된 막의 일부 대안적인 실시예의 평면도를 예증한다.
도 5는 가단성 및/또는 강성의 상이한 값들을 갖는 영역을 가진 막을 포함하는 캐리어를 포함한 CMP 툴(tool)의 일부 추가적인 실시예의 단면도를 예증한다.
도 6a 내지 9는 가단성 및/또는 강성의 상이한 값들을 갖는 영역을 가진 CMP 막을 형성하는 방법의 일부 실시예를 예증한다.
도 10은 가단성 및/또는 강성의 상이한 값들을 갖는 영역을 가진 CMP 막을 형성하는 방법의 일부 실시예의 흐름도를 예증한다.
도 11 내지 14는 화학 기계적 평탄화(CMP) 공정을 수행하는 방법의 일부 실시예의 단면도를 예증한다.
도 15는 화학 기계적 평탄화(CMP) 공정을 수행하는 방법의 일부 실시예의 흐름도를 예증한다.
하기의 개시 내용은 제공되는 청구 대상의 상이한 특징부들을 구현하기 위한 다수의 상이한 실시예들 또는 예시들을 제공한다. 컴포넌트 및 배열의 특정 예는 본 개시 내용을 단순화하도록 이하에서 설명된다. 물론, 이것들은 단지 예시이고, 제한하는 것으로 의도되지 않는다. 예를 들면, 이하의 설명에서 제2 피처 위에 또는 제2 피처 상에 제1 피처의 형성은, 제1 및 제2 피처들이 직접 접촉해서 형성되는 실시예를 포함하고, 추가적인 피처가 제1 및 제2 피처 사이에 형성될 수 있어서 제1 및 제2 피처가 직접 접촉될 수 없는 실시예를 또한 포함할 수 있다. 또한, 본 개시 내용은 다양한 예시들에서 참조 번호들 및/또는 문자들을 반복할 수 있다. 이 반복은 간략함과 명료함을 위한 것이고, 논의되는 다양한 실시예들 및/또는 구성들간의 관계를 본질적으로 지시하지는 않는다.
또한, "밑에", "아래에", "더 낮은", "위에", "상부에" 등과 같은 공간적으로 상대적인 용어들은 도면들에서 예증되는 바와 같이 하나의 요소 또는 피처와 또 다른 요소(들) 또는 피처(들)간의 관계를 설명하도록 설명의 용이함을 위해 본 명세서에서 이용될 수 있다. 공간적으로 상대적인 용어들은 도면들에서 묘사된 방위에 추가적으로, 사용 또는 동작 중인 디바이스의 상이한 방위들을 포괄하도록 의도된다. 장치는 이와는 다르게 지향될(90도 또는 다른 방위로 회전됨) 수 있고, 본 명세서에서 이용되는 공간적으로 상대적인 설명자는 이에 따라 마찬가지로 해석될 수 있다.
화학 기계적 평탄화(CMP) 공정은 그 위에 상부층이 형성될 수 있는 평평한(즉, 평면의) 표면을 형성하기 위해 집적 칩 제조 동안에 CMP 툴에 의해 수행되는 공정이다. CMP 툴은 반도체 기판을 수용하도록 구성된 캐리어를 통상적으로 포함한다. 캐리어는 리테이너 링에 의해 둘러싸이는 막을 포함한다. CMP 공정은 기판의 후면이 막에 접촉하는 위 아래로 뒤집힌(upside-down) 구성에서 기판을 리테이너 링 내로 삽입함으로써 수행될 수 있다. 캐리어는, 기판의 전면을 폴리싱하도록 폴리싱 패드와 캐리어를 서로에 대해 이동시키기 전에, 기판의 전면이 폴리싱 패드에 접촉하게 하도록 후속적으로 이동된다.
CMP 툴의 동작 동안에, 막은 압력을 기판의 후면에 인가하도록 구성된다. 기판의 후면에 인가되는 압력을 조정함으로써, CMP 툴의 제거 속도가 조정될 수 있다(예를 들면, 기판의 후면에 인가된 압력이 클수록, 제거 속도가 더 크다). 하지만, 막의 강도(rigidity) 때문에, 막이 기판의 후면에 인가하는 압력은이 균일하지 않을 수 있다는 것이 인식되었다. 예를 들면, 막이 기판의 외부 에지를 따라 인가하는 제1 압력은, 막이 기판의 중앙에 인가하는 제2 압력보다 작을 수 있다. 기판에 인가되는 압력 차이는, CMP 툴로 하여금 기판의 중앙에서 보다 기판의 외부 에지를 따라 더 낮은 제거 속도를 갖게 하여, 기판의 전면 상에 비평면성(non-planarity) 문제를 초래한다.
본 개시 내용은, 일부 실시예에서, CMP 공정 동안 기판에 인가되는 압력의 비균일성을 완화시키도록 구성되는 CMP 막을 형성하는 방법과, 이와 연관된 장치에 대한 것이다. 본 방법은, 중앙 영역을 둘러싸는 주변 영역을 갖는 막 몰드에 의해 규정된 공동 내에 가단성 물질을 제공하는 것을 포함한다. 가단성 물질은, 막 몰드의 중앙 영역 내의 가단성 물질을 제1 온도로 가열하고, 막 몰드의 주변 영역 내의 가단성 물질을 제1 온도보다 높은 제2 온도로 가열함으로써, 막을 형성하도록 경화된다. 제2 온도는, 막의 중앙 영역보다 더 낮은 강성을 갖는, 막의 주변 영역을 제공하도록 구성된다. 주변 영역의 더 낮은 강성은, 막의 주변 영역이 막의 중앙 영역보다 더 큰 양만큼 확장되는 것을 허용한다. 주변 영역의 확장은 막과 기판 사이의 표면 접촉을 증가시키고, 이에 따라 막이 기판의 주변에 인가할 수 있는 압력을 증가시킴으로써 막이 기판에 인가하는 압력의 비균일성을 감소시킨다.
도 1은 가단성 및/또는 강성의 상이한 값들을 갖는 영역을 가진 막을 포함하는 캐리어를 포함한 화학 기계적 평탄화(CMP) 툴(100)의 일부 실시예의 단면도를 예증한다.
CMP 툴(100)은 CMP 툴(100)의 동작 동안에 제1 회전축(106) 주위로 회전하도록 구성된 플래턴(platen, 102) 위에 배치된 폴리싱 패드(104)를 포함한다. 폴리싱 패드(104)는 플래턴(102)을 등지는 조면화된 상부 표면(104u)을 포함한다. CMP 툴(100)은 캐리어(108)를 더 포함한다. 캐리어(108)는 기판(120)의 전면(120a)이 캐리어(108)을 등지도록, 위 아래로 뒤집힌 위치에 기판(120)을 하우징하도록 구성된다. 동작 중에, 플래턴(102)이 제1 회전축(106) 주위를 회전하고 있는 동안에, 캐리어(108)는 기판(120)의 전면(120a)이 폴리싱 패드(104)에 접촉하도록 구성된다.
캐리어(108)는 리테이너 링(112)에 결합된 하우징(110)을 포함한다. 리테이너 링(112)은 기판(120)을 수용하도록 구성된 리테이너 링 리세스를 규정하는 측벽을 가진다. 막(114)은 리테이너 링 리세스 내에 배열된다. 막(114)은 하우징(110)을 등지는 하부 표면(114a)과 하우징(110)을 향하는 상부 표면(114b)을 갖는 가요성 물질을 포함한다. 하부 표면(114a)은 기판(120)의 후면(120b)에 접촉하도록 구성된다.
일부 실시예에서, 막(114)은, 하우징(110)과 막(114) 사이에 배치된 지지 구조물(122)을 거쳐 리테이너 링(112)에 결합될 수 있다. 지지 구조물(122)은 지지 구조물(122)을 관통해 연장되는 복수의 애퍼처들(124)을 규정하는 내부 측벽을 포함할 수 있다. 복수의 애퍼처들(124)은 지지 구조물(122)과 막(114) 사이에 배치된 하나 이상의 챔버(126)와 각각 교통한다. 하나 이상의 챔버(126)는 하우징(110) 내의 입구(128)를 거쳐 복수의 애퍼처들(124)을 통해 제공되는 하나 이상의 유체 및/또는 가스에 의해 설정된 압력을 갖도록 구성된다. 하나 이상의 챔버(126) 내의 압력은 막(114)의 하부 표면(114a)의 표면 프로파일을 규정하는 하나 이상의 힘을 인가한다. 일부 실시예에서, 하나 이상의 챔버(126)는 막(114)과 지지 구조물(122) 사이에 위치된 단일 챔버를 포함할 수 있다. 다른 실시예에서(미도시됨), 하나 이상의 챔버(126)는 다수의 분리된 챔버들 내로 동심적으로 나누어질 수 있다.
막(114)은, 가단성 및/또는 강성의 상이한 값들을 각각 갖도록 구성되는, 동일한 가단성 물질의 다수의 형태들을 포함한다. 가단성 및/또는 강성의 상이한 값들은, 막(114)의 상이한 부분들이 인가된 힘에 상이하게 반응하는 것을 허용한다. 예를 들면, 가단성 및/또는 강성의 상이한 값들은, 힘이 인가될 때 막(114)의 상이한 부분들이 형상들을 상이하게 변경시키는 것을 허용함으로써, 막(114)에 의해 기판(120)에 인가되는 압력이 조정되는 것을 가능케 한다. 일부 실시예에 있어서, 가단성 물질은 실리콘이다. 대안적 실시예에서, 가단성 물질은, 막의 상이한 영역들에서 가단성 및/또는 강성의 상이한 값들을 초래할 수 있는 방식으로 형성될(예를 들면, 경화될) 수 있는 임의의 물질일 수 있다.
일부 실시예에서, 막(114)은 중앙 영역(116)과, 이 중앙 영역(116)과 막(114)의 최외곽 에지 사이에 위치된 주변 영역(118)을 가질 수 있다. 중앙 영역(116)은 제1 가단성 및/또는 제1 강성을 갖는 가단성 물질의 제1 형태를 포함하고, 주변 영역(118)은, 제1 가단성보다 큰 제2 가단성 및/또는 제1 강성보다 작은 제2 강성을 갖는 가단성 물질의 제2 형태를 포함한다. 예를 들면, 중앙 영역(116)은 주변 영역(118) 내의 실리콘의 제2 형태보다 더 낮은 강성을 갖는 실리콘의 제1 형태를 포함할 수 있다.
중앙 영역(116)의 더 큰 제1 강성은, 막(114)이 기판(120) 상에 인가되는 압력의 양호한 제어를 가질 수 있게 하도록, 충분한 강성을 막에 제공한다. 주변 영역(118)의 더 작은 제2 강성은, 힘이 막(114)의 상부 표면(114b)에 인가될 때, 주변 영역(118) 내의 막(114)의 증가된 확장을 허용한다(예를 들면, 힘이 막(114)의 상부 표면(114b)에 인가될 때, 주변 영역(118) 내의 막(114)은 중앙 영역(116) 내의 막(114)보다 더 큰 양만큼 확장될 수 있다). 주변 영역(118) 내의 막(114)의 확장은, 막(114)과, 주변 영역(118) 내의 기판(120) 사이의 표면 접촉을 증가시키고, 이에 따라 막(114)이 주변 영역(118) 내의 기판(120)에 인가할 수 있는 압력을 증가시킨다. 막(114)이 주변 영역(118) 내의 기판(120)에 인가할 수 있는 압력을 증가시킴으로써, CMP 공정 동안 기판(120)에 인가되는 압력의 비균일성이 완화될 수 있어서, 더 높은 수율과 기판의 더 적은 재작업(즉, 개선된 CMP 처리량)을 야기하는 개선된 CMP 프로파일(예를 들면, 기판 위의 더 작은 높이 편차)을 초래한다.
도 2는 가단성 및/또는 강성의 상이한 값들을 갖는 영역을 가진 막을 포함하는 캐리어(200)의 하단부의 일부 실시예를 도시하는 평면도를 예증한다.
캐리어(200)는 지지 구조물(122)의 둘레 주위에 연장되는 리테이너 링(112)을 포함한다. 일부 실시예에서, 리테이너 링(112)의 하부 표면은 그 위에 규정된 복수의 홈들(202)을 가진다. 복수의 홈들(202)은, 리테이너 링(112)의 내부 측벽으로부터 리테이너 링(112)의 외부 측벽까지 연장되는, 리테이너 링(112) 내의 리세스를 포함한다.
지지 구조물(122)은 지지 구조물(122)을 관통해 연장되는 복수의 애퍼처들(124)을 규정하는 내부 측벽을 포함할 수 있다. 복수의 애퍼처들(124)은, 복수의 애퍼처들(124)을 통해, 리테이너 링(112)의 내부 측벽들 사이에 배열된 막(114)의 상부 표면에 고압 유체 및/또는 가스를 제공하도록 구성되는, 고압 유체 및/또는 가스 소스에 결합된다.
막(114)은 제1 가단성 및/또는 제1 강성을 갖는 중앙 영역(116)과, 중앙 영역(116)를 둘러싸고 제1 가단성보다 큰 제2 가단성을 가지며 제1 강성보다 작은 제2 강성을 갖는 주변 영역(118)을 포함한다. 일부 실시예에서, 중앙 영역(116)은, 막(114)의 중앙으로부터 반경 R 1 까지 연장될 수 있는 반면에, 주변 영역(118)은 막(114)의 중앙으로부터 반경 R 1 로부터 반경 R 1 +R 2 까지 연장된다. 다른 실시예에서, 중앙 영역(116) 및/또는 주변 영역(118)은 상이한 반경들까지 연장될 수 있다. 일부 실시예에서, 반경 R 1 은 반경 R 2. 보다 클 수 있다. 다른 실시예에서, 반경 R 1 은 반경 R 2. 보다 작을 수 있다. 일부 실시예에서, 막(114)은 투명한 실리콘을 포함할 수 있어서, 지지 구조물(122)이 막(114)을 통해 보일 수 있다.
도 3a 내지 3c는 가단성 및/또는 강성의 상이한 값들을 갖는 영역을 포함하는 막을 갖는 캐리어의 일부 실시예를 도시하는 단면도를 예증한다.
도 3a 내지 3c에 도시된 바와 같이, 캐리어(108)는 리테이너 링(112)의 측벽에 의해 규정된 리터이너 링 공동 내에 배열된 막(114)을 포함한다. 막(114)은 제1 강성을 갖는 중앙 영역(116)과, 제1 강성보다 작은 제2 강성을 갖는 주변 영역(118)을 가진다. 주변 영역(118)의 제2 강성은, 주변 영역(118)이 인가된 힘에 응답해서 중앙 영역(116)보다 많이 확장되고 그리고/또는 압축되는 것을 허용한다.
도 3a의 단면도(300)에 도시된 바와 같이, 기판에 접촉되기 전에, 막(114)은 곡선형 프로파일을 갖는 하부 표면(114a)을 가진다. 일부 실시예에서, 중앙 영역(116)과 주변 영역(118)은, 연속적 기능에 의해 규정되는 곡선형 프로파일을 따라 연장될 수 있다. 다른 실시예(미도시됨)에서, 하부 표면(114a)은 중앙 영역(116) 내에 그리고 주변 영역(118) 내에 상이한 만곡들을 가질 수 있다. 예를 들면, 중앙 영역(116)과 주변 영역(118)은, 연속적 기능에 의해 규정되는 곡선형 프로파일을 따라 연장될 수 있다. 예를 들면, 일부 실시예에서, 중앙 영역(116)과 주변 영역(118)의 강성의 상이한 값들은, 중앙 영역(116)과 주변 영역(118)이 중앙 영역(116)과 주변 영역(118) 사이의 계면을 따라 수렴하지 않는 경사에 의해 규정된 곡선형 프로파일을 갖는 것을 초래한다.
도 3b의 단면도(302)에 도시된 바와 같이, 기판(120)의 후면(120b)이 막(114)의 하부 표면(114a)에 접촉하게 될 때, 중앙 영역(116) 내의 막(114)의 하부 표면(114a)의 곡선형 프로파일이 기판(120)의 후면(120b)과의 계면을 따라 평탄한 프로파일로 변경되도록, 막(114)의 형상이 변형된다. 주변 영역(118)의 프로파일이 또한 변경될 수 있어서, 평탄한 프로파일을 따라 기판에 접촉하는 제1 부분과, 기판(120)으로부터 분리되는 곡선형 프로파일을 갖는 제2 부분을 가진다(즉, 기판(120)이 막(114)에 접촉하게 될 때, 막(114)은 주변 영역(118) 내에 위치된 지점에서 기판(120)으로부터 분리될 것이다).
막(114)은 제1 구역(304)을 따라 기판(120)의 후면(120b)에 접촉한다. 제1 구역(304)을 따라, 막(114)은 힘 F 1 로 기판(120)의 후면(120b)에 대해 누른다. 하지만, 기판(120)의 외부 에지를 따라, 막(114)은 기판(120)의 후면(120b)에 대해 힘 F 1 을 인가할 수 없는데, 그 이유는 막(114)이 공간에 의해 기판(120)의 후면(120b)으로부터 분리되기 때문이다.
도 3c의 단면도(306)에 도시된 바와 같이, 하우징(110) 내의 입구(128)를 거쳐 막(114)의 상부 표면(114b)을 따라 하나 이상의 챔버(126)에 유체 및/또는 가스가 공급된다. 유체 및/또는 가스는 막(114)의 상부 표면(114b)을 따라 압력을 증가시킨다. 압력은, 막(114)의 주변 영역(118)으로 하여금 측방향(308)을 따라 그리고 수직 방향(310)을 따라 확장되게 한다. 측방향(308)을 따라 그리고 수직 방향(310)을 따라 막(114)의 주변 영역(118)의 확장은, 막(114)과, 기판(120)의 후면(120b) 사이에 표면 접촉의 면적을 증가시킨다. 예를 들면, 막(114)의 상부 표면에 대한 압력의 인가(도 3b에 도시됨) 전에, 막(114)은 제1 구역(304)을 따라 기판(120)에 접촉한다. 막(114)의 상부 표면(114b)에 대한 압력의 인가(도 3c에 도시됨) 후에, 막(114)은 제1 구역(304)보다 큰 제2 구역(312)을 따라 기판(120)에 접촉한다. 막(114)과 기판(120)의 후면(120b) 사이의 접촉의 면적을 증가시킴으로써, 막(114)은 기판(120)의 외부 에지를 따라 힘(F 1 )의 인가를 증가시킬 수 있다.
기판(120)의 외부 에지를 따라 힘(F 1 )의 인가를 증가시킴으로써, 기판(120)의 후면(120b)에 인가되는 압력의 비균일성이 완화된다. 기판(120)의 후면(120b)에 인가된 압력이 CMP 제거 속도에 비례하므로, 기판(120)의 후면(120b)에 인가된 압력의 비균일성의 완화는, 기판(120)의 에지를 따라 CMP 제거 속도가, 기판(120)의 중앙에서의 CMP 제거 속도로부터 상대적으로 작은 편차를 갖게 한다. 예를 들면, 일부 실시예에서, CMP 제거 속도의 3-시그마 편차가 대략 10%보다 작을 수 있는 한편, 개시된 막은 대략 15%보다 작은 기판(120)의 중앙과 에지들간의 CMP 제거 속도의 편차를 초래한다. 이 편자는 전체 막 위에 일관된 가단성 또는 강성을 갖는 막을 사용한 CMP 제거 속도의 편차와 비교해 비교적 작다(예를 들면, 최대 20% 이상일 수 있다).
다양한 실시예들에서, 주변 영역의 형상 및/또는 크기는 기판의 외부 에지에 증가된 압력을 여전히 제공하면서 변할 수 있다. 도 4a 내지 4c는 가단성 및/또는 강성의 상이한 값들을 갖는 영역을 가진 개시된 막의 일부 대안적인 실시예의 평면도를 예증한다.
도 4a의 평면도(400)는 가단성 물질을 포함하는 막(114)의 일부 실시예를 예증한다. 막(114)은 제1 강성을 갖는 가단성 물질의 제1 형태를 갖는 중앙 영역 영역(116)과, 제1 강성보다 작은 제2 강성을 갖는 가단성 물질의 제2 형태를 갖는 주변 영역(118)을 포함한다. 주변 영역(118)은 중앙 영역(116) 주위에 연속적으로 연장하는 링을 포함한다. 일부 실시예에서, 주변 영역(118)은 막(114)의 중앙 영역(116)으로부터 최외곽 에지(예를 들면, 리테이너 링(112)에 인접한 에지)까지 방사상으로 연장된다.
도 4b의 평면도(404)는 가단성 물질을 포함하는 막(114)의 일부 대안적인 실시예를 예증한다. 막(114)은 중앙 영역(116)과, 막(114)의 중앙 영역(116)과 최외곽 에지 사이에 배치된 비연속적인 링을 포함하는 주변 영역(118)을 포함한다. 중앙 영역(116)은 제1 강성을 갖는 가단성 물질의 제1 형태를 포함한다. 주변 영역(118)의 비연속적 링은 제1 강성보다 작은 제2 강성을 갖는 가단성 물질의 제2 형태의 이산적 세그먼트들(discrete segments)을 가진다. 가단성 물질의 제2 형태의 이산적 세그먼트들은 가단성 물질의 제1 형태에 의해 서로 분리된다.
도 4c의 평면도(406)는 가단성 물질을 포함하는 막(114)의 일부 대안적인 실시예를 예증한다. 막(114)은 제1 강성을 갖는 가단성 물질의 제1 형태를 갖는 중앙 영역(116), 제1 강성보다 작은 제2 강성을 갖는 가단성 물질의 제2 형태를 갖는 제1 주변 영역(118), 및 제2 강성보다 큰 제3 강성을 가진 가단성 물질의 제3 형태를 갖는 제2 주변 영역(408)을 포함한다. 일부 실시예에서, 제1 강성은 제3 강성과 실질적으로 동일할 수 있다. 다른 실시예에서, 제1 강성과 제3 강성은 상이할 수 있다. 제2 주변 영역(408)은 제1 주변 영역(118)을 둘러싸서, 제1 주변 영역(118)이 막(114)의 최외곽 에지(402)까지 연장되지 않는다. 일부 실시예에서, 제1 주변 영역(118)은 제2 주변 영역(408)으로부터 중앙 영역(116)을 연속적으로 분리시키는 링을 포함한다. 다른 실시예에서, 제1 주변 영역(118)은, 중앙 영역(116)과 제2 주변 영역(408) 사이에 있는 비연속적 링을 포함한다.
도 5는 가단성 및/또는 강성의 상이한 값들을 갖는 영역을 가진 막을 포함하는 캐리어를 포함한 CMP 툴(500)의 일부 추가적인 실시예의 단면도를 예증한다.
CMP 툴(500)은 CMP 툴(500)의 동작 동안에 폴리싱 패드(104)를 제1 회전축(106) 주위로 회전하도록 구성되는 플래턴(102) 상에 위치된 폴리싱 패드(104)를 포함한다. 다이아몬드 그릿(grit) 컨디셔닝 패드를 포함하는 패드 컨디셔닝 요소(502)는, 복수의 다이아몬드 입자들을 폴리싱 패드(104)의 상부 표면(104u)에 접촉하게 하는, 하방력으로 폴리싱 패드(104)를 밀도록 구성된다. 폴리싱 패드(104)가 플래턴(102)에 의해 회전됨에 따라, 다이아몬드 입자는 개선된 기계적 폴리싱을 제공하도록 폴리싱 패드(104)의 상부 표면(104u)을 조면화한다.
슬러리 배선 요소(504)는 폴리싱 패드(104) 위에 배열된다. 슬러리 배선 요소(504)는 CMP 공정 동안에 슬러리 화합물(506)을 폴리싱 패드(104)에 전달하도록 구성된다. 슬러리 화합물(506)은 기판(120)으로부터 물질을 제거하는 것을 돕는다. 일부 실시에에서, 슬러리 화합물(506)의 조성은 물질이 기판(120)으로부터 제거되는 것에 기초해 선택될 수 있다. 일부 실시예에서, 기판(120)은 상부의 유전체 물질층(예를 들면, 산화물)과 상부의 전도성층뿐만 아니라 반도체 몸체를 포함한다. 일부 실시예에서, 유전체 물질층은 산화물(예를 들면, SiO2, SiCO 등)을 포함할 수 있고, 전도성층은 금속(예를 들면, 구리, 알루미늄 등)을 포함할 수 있다.
캐리어(108)는 기판(120)을 홀딩하도록(hold) 구성된다. 캐리어(108)는 지지 구조물(122)에 결합된 리테이너 링(112)을 포함한다. 리테이너 링(112)은 CMP 공정 동안 캐리어(108)에 대해 기판(120)의 측방향 움직임을 감소시키도록 사용된다. 일부 실시예에서, 지지 구조물(122)은, 접속 요소(512)를 거쳐 리테이너 링(112)에 결합될 수 있다. 일부 실시예에서, 캐리어(108)는 하우징(110) 내의 개구를 통해 연장되는 짐벌(gimbal) 요소를 더 포함할 수 있다. 짐벌 요소(508)는 제2 회전축(509) 주위를 회전하도록 구성된다. 일부 실시예에서, 캐리어(108)는 하우징(110) 아래에 위치된 링 형상의 베이스(510)를 더 포함할 수 있다. 클램프 링(514)은 링 형성의 베이스(510)에 결합된다. 일부 실시예에서, 클램프 링(514)은 접속 요소(512)를 막(114)에 고정시키도록 구성된다. 다른 실시예에서, 클램프 링(514)은 접속 요소(512)를 지지 구조물(122)에 고정시키도록 구성된다.
일부 실시예에서, 클램프 링(514)은 유체 및/또는 가스를 포함하도록 구성된 챔버를 둘러싸는 가요성 요소를 포함한다. 제1 가스 및/또는 유제 소스는 제1 파이프(522)를 거쳐 챔버에 결합된다. 일부 실시예에서, 제1 가스 및/또는 유체 소스는 제1 파이프(522) 내의 압력을 제어하도록 구성된 제1 펌프를 포함할 수 있다. 일부 실시예에서, 캐리어(108)는 하우징(110)에 결합된 내부 클램프 링(520)과, 베이스(510)에 결합된 외부 클램프 링(518) 사이에 클램핑된 링 형상의 롤링 격막(516)을 더 포함할 수 있다. 롤링 격막(516)은 로딩 챔버를 규정하도록 하우징(110)과 베이스(510) 사이의 공간을 밀봉한다. 제2 가스 및/또는 유체 소스는 제2 파이프(524)를 거쳐 로딩 챔버에 결합된다. 일부 실시예에서, 제2 가스 및/또는 유체 소스는 제2 파이프(524) 내의 압력을 제어하도록 구성된 제2 펌프를 포함할 수 있다.
도 6a 내지 9는 CMP 툴을 위한 막을 형성하는 방법의 일부 실시예를 예증한다. 막은 가단성 및/또는 강성의 상이한 값들을 가진 영역들을 가진다. 도 6a 내지 9는 방법을 참조해서 설명되지만, 도 6a 내지 9에 도시된 구조물은 이 방법에 제한되지 않고 오히려 이 방법과 별개로 독립적일 수 있다는 것이 인식될 것이다.
도 6a의 단면도(600)와 도 6b의 평면도(612)에 도시된 바와 같이, 가단성 물질(604)은 막 몰드(602)의 내부 표면에 의해 규정된 공동(606) 내에 형성된다. 막 몰드(602)에 의해 규정된 공동(606)은 중앙 영역(608)과, 이 중앙 영역(608)을 둘러싸는 주변 영역(610)을 가진다. 일부 실시예에서, 막 몰드(602)는 예를 들면, 플라스틱 또는 금속(예를 들면, 알루미늄, 철 등)과 같은 강성 구조물을 포함할 수 있다. 일부 실시예에서, 가단성 물질(604)은, 막 몰드(602)에 의해 규정된 공동(606) 내로 주입되는 유체를 포함할 수 있다. 예를 들면, 일부 실시예에 있어서, 가단성 물질(604)은 실리콘이다. 실리콘은, 저비용 막이 형성되는 것을 허용하는 저비용을 가진다. 다른 실시예에서, 가단성 물질(604)은, 가단성 및/또는 강성의 상이한 값들을 갖는 상이한 공간적 영역들을 달성하도록 경화될 수 있는, 유사한 물질일 수 있다.
도 7의 단면도(700)에 도시된 것처럼, 막(114)을 형성하도록 가단성 물질(도 6a의 604)을 경화하는 경화 공정이 수행된다. 경화 공정 동안에, 가단성 물질의 상이한 부분들이 상이한 온도들(T 1 -T 2 ) 가열된다 상이한 온도들 T 1 -T 2 에서 실리콘과 같은, 일부 가단성 물질을 경화시키는 것은, 가단성 물질(예를 들면, 실리콘)이, 가단성 및/또는 강성의 상이한 값을 갖는 막(114)의 상이한 영역들을 초래하는, 상이한 방식들로 경화되게 할 것이다. 일부 실시예에서, 제1 온도 T 1 와 제2 온도 T 2간의 값들의 차이는 중앙 영역(116)과 주변 영역(118)의 차이를 달성하도록 선택된다(예를 들면, 제1 온도 T 1 와 제2 온도 T 2 사이의 차이는 주변 영역(118)보다 더 낮은 가단성 및/또는 더 큰 강성을 중앙 영역(116)에 제공하도록 선택된다). 막(114)의 상이한 영역들 내의 강성의 상이한 값들은 막(114)의 상이한 영역들이 힘에 상이하게 반응하는(예를 들면, 접촉하거나 확장함) 것을 허용한다.
예를 들면, 일부 실시예에서, 막 몰드(602)의 중앙 영역(608) 내의 가단성 물질은, 제1 온도 T 1 로 가열될 수 있고, 막 몰드(602)의 주변 영역(118) 내의 가단성 물질은, 제1 온도 T 1 보다 높은 제2 온도 T 2 로 가열될 수 있다. 제2 온도 T 2 는 막 몰드(602)의 중앙 영역(608) 내의 가단성 물질이 막(114)의 중앙 영역(116)에 제1 강성을 제공하는 방식으로 경화하게 하도록 구성되는 반면에, 제2 온도 T 2 는 막 몰드(602)의 주변 영역(610) 내의 가단성 물질이 막(114)의 주변 영역(118)에 제1 강성과는 다른 제2 강성을 제공하는 방식으로 경화하게 하도록 구성된다. 일부 실시예에서, 제2 온도 T 2 는 제1 온도보다 대략 2°켈빈(K) 이상의 양만큼 높을 수 있다. 다른 실시예에서, 제2 온도 T 2 는 대략 5°K 이상인 양만큼 제1 온도보다 높을 수 있다.
막(114)의 중앙 영역(116) 내의 강성이 너무 낮으면, 막(114)이 기판에 인가하는 압력을 제어하기 어렵다는 것이 인식되었다. 더 나아가, 막(114)의 주변 영역(118) 내의 강성이 너무 높으면, 막(114)은 기판의 주변 영역에 압력을 인가하기에 충분히 가단적(malleable)이지 않을 것이고, 압력 비균일성이 증가할 것이다. 그러므로, 중앙 영역(116)에서 더 낮은 온도에서 가단성 물질을 경화하는 것은, 막(114)이 기판에 대해 압력의 양호한 제어를 갖게 할 수 있는 더 높은 강성을 막(114)에 제공하는 반면에, 주변 영역(118) 내에서 더 높은 온도에서 가단성 물질을 경화하는 것은, 막(114)이 기판 위에서 압력의 양호한 균일성을 제공하는 것을 가능케 하는 더 낮은 강성을 막(114)에 제공한다.
일부 실시예에서, 제1 온도 T 1 와 제2 온도 T 2 간의 차이는, 기판의 중앙에서와 기판의 에지에서 CMP 제거 속도들간의 관찰된 차이에 기초해 값을 갖도록 선택될 수 있다. 예를 들면, 기판의 중앙 영역과 주변 영역간의 제거 속도가 10%라고 결정되면, 제1 온도 T 1 와 제2 온도 T 2 간의 차이는 δ1의 값을 갖도록 선택될 수 있는 반면에, 기판의 중앙 영역과 주변 영역간의 제거 속도가 20%라고 결정되면, 제1 온도 T 1 와 제2 온도 T 2 간의 차이는 δ2 > δ1의 값을 갖도록 선택될 수 있다. 제거 속도들에 기초해 온도들의 차이를 선택함으로써, 주변 영역(118)의 가단성은, 기판의 중앙 영역과 주변 영역간의 제거 속도들의 차이를 최소화하는 값을 갖도록 선택될 수 있다. 일부 실시예에서, 제1 온도 T 1 와 제2 온도 T 2 간의 차이는, 복수의 테스트 기판들에 대해 수행된 반복적 공정에 의해 결정될 수 있다.
다양한 실시예들에서, 막 몰드(602)의 중앙 영역(608)과 주변 영역(610) 내의 상이한 온도들 T 1 -T 2 은 상이한 가열 요소들(702)을 사용해 제어될 수 있다. 예를 들면, 일부 실시예들에서, 막 몰드(602)의 중앙 영역(608)과 주변 영역(610) 내의 온도들 T 1 -T 2 은 가열 램프들을 포함하는 가열 요소들(702)을 사용해 제어될 수 있다. 일부 실시예에서, 가열 램프는, 복사열이 가단성 물질(예를 들면, 실리콘)에 직접 접촉하도록 막 몰드(602) 위에 위치될 수 있다. 다른 실시예에서, 가열 램프는, 복사열이 공동(606)에 반대되는 측부를 따라 막 몰드(602)에 접촉하도록, 막 몰드(602) 아래에 위치될 수 있다. 다른 실시에에서, 막 몰드(602)의 상이한 영역들 내의 온도들은, 막 몰드(602)에 접촉하는(예를 들면, 그 내부에 매립된) 저항성 가열 요소 및/또는 물 가열 요소를 포함하는 가열 요소를 사용해 제어될 수 있다.
도 8의 단면도(800)에 도시된 바와 같이, 막(114)은 경화가 종료된 후에 막 몰드(602)로부터 제거된다.
도 9의 단면도(900)에 도시된 바와 같이, 막(114)은 캐리어(108)에 부착된다. 일부 실시예에서, 리테이너 링(112)의 측벽들 사이에 위치된 지지 구조물(122)에 막(114)을 부착시킴으로써 막(114)이 캐리어(108)에 부착될 수 있다.
도 10은 가단성 및/또는 강성의 상이한 값들을 갖는 영역들을 가진 CMP 막을 형성하는 방법(100)의 일부 실시예의 흐름도를 예증한다.
개시된 방법(예를 들어, 방법(1000, 1500))이 여기에 일련의 동작이나 이벤트로서 도시 및 기재되었지만, 이런 동작이나 이벤트의 도시된 순서는 제한적인 의미로 해석되어서는 안되는 것을 인식해야 한다. 예를 들어, 일부 동작은 상이한 순서로 그리고/또는 여기에 예증되고 그리고/또는 설명되는 것으로부터 이탈하지 않고 다른 동작이나 이벤트와 함께 발생할 수 있다. 또한, 도시된 모든 동작은 여기에 기재된 바의 하나 이상의 양태나 실시예를 실행할 것이 요구되지 않는다. 또한, 여기에 기재되는 하나 또는 그 이상의 동작은 하나 또는 그 이상의 별도의 동작 및/또는 상태로 실시될 수 있다.
동작(1002)에서, 가단성 물질(예를 들면, 실리콘)은 막 몰드 내의 공동 내로 제공된다. 도 6은 동작(1002)에 대응하는 일부 실시예들의 단면도(600)를 예증한다.
동작(1004)에서, 가단성 물질은 가단성 물질의 상이한 영역들을 상이한 온도들로 가열함으로써 막을 형성하도록 경화된다. 도 7은 동작(1004)에 대응하는 일부 실시예들의 단면도(700)를 예증한다.
일부 실시예에서, 가단성 물질은 동작(1006 내지 1008)에 따라 경화될 수 있다. 동작(1006)에서 막 몰드의 중앙 영역 내의 가단성 물질은 제1 온도로 가열된다. 동작(1008)에서, 막 몰드의 주변 영역 내의 가단성 물질은 제1 온도보다 높은 제2 온도로 가열된다.
동작(1010)에서, 막 몰드의 공동으로부터 막이 제거된다. 도 8은 동작(1010)에 대응하는 일부 실시예들의 단면도(800)를 예증한다.
동작(1012)에서, 막은 CMP 캐리어에 부착된다. 도 9는 동작(1012)에 대응하는 일부 실시예들의 단면도(900)를 예증한다.
일부 실시예에서, CMP 캐리어에 부착된 막은 기판에 대한 CMP 공정을 수행하기 위해 사용될 수 있고, 기판의 중앙 영역과 주변 영역 사이에서 막에 의해 달성되는 제거 속도들의 편차들이 동작(1014)에서 측정된다.
동작(1016)에서, 제거 속도들에서 더 낮은 편차를 제공하는 추가적인 막을 형성하게끔 사용되도록 구성된 새로운 온도를 결정하기 위해 편차가 사용될 수 있다. 예를 들면, 막이 제거 속도들의 제1 편차를 제공하도록 결정되면, 제1의 신규 온도와 제2의 신규 온도가 제거 속도들의 제1 편차로부터 결정될 수 있고, 제거 속도들의 제1 편차보다 작은 제거 속도의 제1 편차를 제공하는, (동작(1002-1010)에 따라) 추가적인 막을 형성하도록 사용될 수 있다.
도 11 내지 14는 개시된 막을 사용해 화학 기계적 평탄화(CMP) 공정을 수행하는 방법의 일부 실시예의 단면도(1100-1400)를 예증한다. 도 11 내지 14에 도시된 단면도(1100-1400)가 화학 기계적 평탄화(CMP) 공정을 수행하는 방법을 참조해 설명되지만, 도 11 내지 14에 도시된 구조물은 이 방법에 제한되지 않고 이 방법과 별개로 독립될 수 있다는 것이 인식될 것이다.
도 11의 단면도(1100)에 도시된 바와 같이, 기판(120)의 후면(120b)은 캐리어(108)의 막(114)의 하부 표면(114a)에 접촉하게 된다. 막(114)은 제1 강성을 갖는 중앙 영역(116)과, 제1 강성보다 작은 제2 강성을 갖는 주변 영역(118)을 포함한다. 강성의 상이한 값들은 중앙 영역(116)보다 큰 가단성(예를 들면, 힘에 응답해서 형상을 변경하는 능력)을 주변 영역(118)에 제공한다.
도 12의 단면도(1200)에 도시된 바와 같이, 캐리어(120)는 플래턴(102) 위의 폴리싱 패드(104)의 조면화된 상부 표면(104u)에 기판(120)의 전면(120a)을 접촉시키도록 이동된다. 기판(120)의 전면(120a)은 폴리싱 패드(104)에 접촉하게 될 때, 기판(120)은, 막(114)의 중앙 영역(116)으로 하여금 실질적으로 평탄한 계면을 따라 기판(120)의 후면(120b)에 접촉하게 하는, 힘으로 막(114)을 민다. 막(114)의 주변 영역(118)은, 막(114)의 주변 영역(118)으로 하여금 공간에 의해 기판(120)의 후면(120b)으로부터 분리되게 하는, 곡선형 프로파일을 유지한다. 단면도(1200)에 도시된 바와 같이, 막(114)은 제1 구역(304)을 갖는 평탄한 계면을 따라 기판의 후면(120b)에 접촉한다.
도 13의 단면도(1300)에 도시된 바와 같이, 유체 및/또는 가스는 막(114)의 상부 표면(114b)에 공급된다. 유체 및/또는 가스는 막(114)의 상부 표면(114b)을 따라 압력을 증가시킨다. 압력은, 막(114)의 주변 영역(118)으로 하여금 측방향(308)을 따라 그리고 수직 방향(310)을 따라 확장되게 한다. 측방향(308)을 따라 그리고 수직 방향(310)을 따라 주변 영역(118) 내의 막(114)의 확장은 제2 구역(312)을 증가시키는데, 이 구역을 따라 막(114)은 기판(120)의 후면(120b)에 접촉한다. 막(114)과 기판(120)의 후면(120b) 사이의 표면 접촉을 증가시킴으로써, 막(114)은 기판(120)의 주변을 따라 기판(120)의 후면(120b)에 인가되는 압력을 증가시킬 수 있어서, 기판(120)에 인가되는 압력의 비균일성을 완화시킨다.
도 14의 단면도(1400)에 도시된 바와 같이, 폴리싱 패드(104)는 기판(120)에 대해 이동된다. 기판(120)에 대해 폴리싱 패드(104)를 이동시키는 것은, 기판(120)의 전면(120a)이, 폴리싱 패드(104)의 조면화된 상부 표면(104u)에 의해 느리게 제거되게 한다. 일부 실시예에서, 플래턴(102)과 폴리싱 패드(104)는 제1 회전축(106) 주위로 회전될 수 있고, 캐리어(108)와 기판(120)은 제2 회전축(509) 주위로 회전될 수 있다.
도 15는 화학 기계적 평탄화(CMP) 공정을 수행하는 방법(1500)의 일부 실시예의 흐름도를 예증한다.
단계(1502)에서, 기판의 후면은, 제1 강성을 갖는 중앙 영역과, 제1 강성보다 작은 제2 강성을 갖는 주변 영역을 포함하는 막의 하부 표면에 접촉하게 된다. 도 11은 동작(1502)에 대응하는 일부 실시예들의 단면도(1100)를 예증한다.
동작(1504)에서, 기판의 전면은 폴리싱 패드에 접촉하게 된다. 도 12는 동작(1504)에 대응하는 일부 실시예들의 단면도(1200)를 예증한다.
동작(1506)에서, 막의 상부 표면에 압력이 인가된다. 압력은 주변 영역으로 하여금 측방향으로 그리고 수직 방향으로 확장하게 하고, 막과 기판의 후면 사이의 접촉 면적을 증가시키게 한다. 도 13은 동작(1506)에 대응하는 일부 실시예들의 단면도(1300)를 예증한다.
동작(1508)에서, 기판은 기판의 전면에 대해 CMP 공정을 수행하도록 폴리싱 패드에 대해 이동된다. 도 14는 동작(1508)에 대응하는 일부 실시예들의 단면도(1400)를 예증한다.
이에 따라, 일부 실시예에서, 본 개시 내용은 CMP 공정 동안 기판에 인가되는 압력의 비균일성을 완화시키도록 구성되는 CMP 막을 형성하는 방법과, 이와 연관된 장치에 대한 것이다.
일부 실시예에 있어서, 본 개시 내용은 CMP 막을 형성하는 방법에 대한 것이다. 이 방법은, 막 몰드 내의 공동 - 공동은 중앙 영역과 이 중앙 영역을 둘러싸는 주변 영역을 포함함 - 내에 가단성 물질을 제공하는 단계; 및 막을 형성하도록 가단성 물질을 경화하는 단계를 포함하고, 가단성 물질을 경화하는 단계는, 막 몰드의 중앙 영역 내의 가단성 물질을 제1 온도로 가열하는 단계; 및 막 몰드의 주변 영역 내의 가단성 물질을 제1 온도보다 높은 제2 온도로 가열하는 단계를 포함한다. 일부 실시예에서, 제2 온도는 제1 온도보다 대략 2°켈빈(K) 이상의 양만큼 높다. 일부 실시예에서, 주변 영역은 중앙 영역으로부터 공동의 최외각 에지까지 연장된다. 일부 실시예에서, 주변 영역은 중앙 영역 주위에 연속적 링으로서 연장된다. 일부 실시예에서, 중앙 영역 내의 가단성 물질을 제1 온도로 가열하는 단계와 주변 영역 내의 가단성 물질을 제2 온도로 가열하는 단계는 복수의 가열 램프들에 의해 수행된다. 일부 실시예에서, 중앙 영역 내의 가단성 물질을 제1 온도로 가열하는 단계와 주변 영역 내의 가단성 물질을 제2 온도로 가열하는 단계는, 막 몰드 내에 매립된 저항성 가열 소자에 의해 수행된다. 일부 실시예에서, 제1 온도와 제2 온도 사이의 차이는, 막의 중앙 영역과 막의 주변 영역 사이의 가단성 또는 강성의 차이를 달성하도록 구성된다. 일부 실시예에서, 가단성 물질은 실리콘으로 이루어진다. 일부 실시예에서, 이 방법은, 막을 CMP 캐리어에 부착하는 단계; 막을 사용해 기판에 대해 CMP 공정을 수행하는 단계; 기판의 중앙 영역과 기판의 주변 영역 사이의 제거 속도들의 제1 편차를 결정하는 단계; 및 제1의 신규 온도와 제2의 신규 온도를 결정하는 단계를 더 포함하고, 제1의 신규 온도와 제2의 신규 온도는, 제거 속도들의 제1 편차보다 작은, 제거 속도들의 제2 편차를 제공하는 추가적인 막을 형성하기 위해 사용되도록 구성된다. 일부 실시예에서, 이 방법은, 막 몰드의 내부 표면에 의해 규정된 공동 내에 추가적인 실리콘을 제공하는 단계; 막 몰드의 중앙 영역 내의 추가적인 실리콘을 제1 신규 온도로 가열하는 단계; 및 막 몰드의 주변 영역 내의 추가적인 실리콘을 제2 신규 온도로 가열하는 단계를 더 포함한다.
다른 실시예에 있어서, 본 개시 내용은 CMP 막을 형성하는 방법에 대한 것이다. 이 방법은, 막 몰드의 내부 표면에 의해 규정된 공동 - 공동은 중앙 영역과 이 중앙 영역을 둘러싸는 주변 영역을 포함함 - 내에 실리콘을 제공하는 단계; 막 몰드의 중앙 영역 내의 실리콘이 제1 강성을 갖게 하는, 제1 온도로 막 몰드의 중앙 영역 내의 실리콘을 가열하는 단계; 및 막 몰드의 주변 영역 내의 실리콘이 제1 강성보다 작은 제2 강성을 갖게 하는, 제2 온도로 막 몰드의 주변 영역 내의 실리콘을 가열하는 단계를 포함한다. 일부 실시예에서, 중앙 영역 내의 실리콘을 제1 온도로 가열하는 단계와 주변 영역 내의 실리콘을 제2 온도로 가열하는 단계는, 복수의 가열 램프들에 의해 수행된다. 일부 실시예에서, 제2 온도는 제1 온도보다 대략 2°켈빈(K)의 양만큼 높다. 일부 실시예에서, 주변 영역은 중앙 영역으로부터 공동의 최외각 에지까지 연장된다. 일부 실시예들에서,　실리콘은 투명하다. 일부 실시예에서, 주변 영역은 중앙 영역에 의해 분리되는 이산적 세그먼트들을 포함하는 비연속적 링이다.
또 다른 실시형태에 있어서, 본 개시 내용은 CMP 툴과 관련된다. CMP 툴은, 하우징; 하우징에 부착되고 기판을 측방향으로 둘러싸도록 구성된 리테이너 링; 및 기판의 후면에 접촉하도록 하부 표면을 갖는 가단성 막을 포함하고, 가단성 막은, 제1 강성을 갖는 중앙 영역과, 중앙 영역을 둘러싸고 제1 강성보다 작은 제2 강성을 갖는 제1 주변 영역을 포함한다. 일부 실시예에서, 가단성 막은, 제1 주변 영역에 의해 중앙으로부터 분리되고 제2 강성보다 작은 제3 강성을 갖는 제2 주변 영역을 더 포함한다. 일부 실시예에서, 중앙 영역은 제1 강성을 갖는 제1 형태의 실리콘을 포함하고, 제1 주변 영역은 제2 강성을 갖는 제2 형태의 실리콘을 포함하며, 제1 형태의 실리콘은 제2 형태의 실리콘에 측방향으로 접촉한다. 일부 실시예에서, CMP 툴은, 하우징과 가단성 막 사이에 배치된 지지 구조물을 더 포함하고, 가단성 막은 지지 구조물에 결합되며, 지지 구조물은 지지 구조물을 관통해 연장되는 측벽에 의해 규정된 복수의 애퍼처들을 포함한다.
전술된 설명은, 당업자가 본 개시 내용의 양상을 더 잘 이해할 수 있도록 다수의 실시예들의 특징을 서술한다. 당업자는, 자신이 본 명세서에서 소개된 실시예의 동일한 목적을 수행하고 그리고/또는 동일한 이점을 달성하기 위한 다른 프로세스와 구조체를 설계하기 위한 기초로서 본 발명 개시 내용을 쉽게 이용할 수 있다는 것을 인식해야 한다. 또한, 당업자들은 등가의 구성이 본 개시 내용의 취지 및 범위를 벗어나지 않으며 그리고 본 개시 내용의 취지 및 범위를 벗어나지 않고 다양한 변화, 대체 및 변경을 이룰 수 있음을 알아야 한다.
실시예들
실시예 1. 화학 기계적 평탄화(chemical mechanical planarization; CMP) 막을 형성하는 방법에 있어서,
막 몰드 내의 공동 - 상기 공동은 중앙 영역과, 이 중앙 영역을 둘러싸는 주변 영역을 포함함 - 내에 가단성(malleable) 물질을 제공하는 단계; 및
막을 형성하도록 상기 가단성 물질을 경화하는 단계
를 포함하고,
상기 가단성 물질을 경화하는 단계는,
상기 막 몰드의 상기 중앙 영역 내의 상기 가단성 물질을 제1 온도로 가열하는 단계; 및
상기 막 몰드의 상기 주변 영역 내의 상기 가단성 물질을 상기 제1 온도보다 높은 제2 온도로 가열하는 단계
를 포함하는 것인, 화학 기계적 평탄화(CMP) 막을 형성하는 방법.
실시예 2. 실시예 1에 있어서,
상기 제2 온도는 상기 제1 온도보다 대략 2°켈빈(K) 이상의 양만큼 높은 것인, 화학 기계적 평탄화(CMP) 막을 형성하는 방법.
실시예 3. 실시예 1에 있어서,
상기 주변 영역은 상기 중앙 영역으로부터 상기 공동의 최외각 에지까지 연장되는 것인, 화학 기계적 평탄화(CMP) 막을 형성하는 방법.
실시예 4. 실시예 1에 있어서,
상기 주변 영역은 상기 중앙 영역 주위에 연속적 링(ring)으로서 연장되는 것인, 화학 기계적 평탄화(CMP) 막을 형성하는 방법.
실시예 5. 실시예 1에 있어서,
상기 중앙 영역 내의 상기 가단성 물질을 제1 온도로 가열하는 단계와 상기 주변 영역 내의 상기 가단성 물질을 제2 온도로 가열하는 단계는, 복수의 가열 램프들에 의해 수행되는 것인, 화학 기계적 평탄화(CMP) 막을 형성하는 방법.
실시예 6. 실시예 1에 있어서,
상기 중앙 영역 내의 상기 가단성 물질을 제1 온도로 가열하는 단계와 상기 주변 영역 내의 상기 가단성 물질을 상기 제2 온도로 가열하는 단계는, 상기 막 몰드 내에 매립된(embedded) 저항성 가열 소자에 의해 수행되는 것인, 화학 기계적 평탄화(CMP) 막을 형성하는 방법.
실시예 7. 실시예 1에 있어서,
상기 제1 온도와 상기 제2 온도 간의 차이는, 상기 막의 중앙 영역과 상기 막의 주변 영역 간의 가단성 또는 강성(stiffness)의 차이를 달성하도록 구성되는 것인, 화학 기계적 평탄화(CMP) 막을 형성하는 방법.
실시예 8. 실시예 1에 있어서,
상기 가단성 물질은 실리콘으로 이루어진 것인, 화학 기계적 평탄화(CMP) 막을 형성하는 방법.
실시예 9. 실시예 1에 있어서,
상기 막을 CMP 캐리어에 부착하는 단계;
상기 막을 사용해 기판에 대해 CMP 공정을 수행하는 단계;
상기 기판의 중앙 영역과 상기 기판의 주변 영역 간의 제거 속도들의 제1 편차(deviation)를 결정하는 단계; 및
제1의 신규 온도와 제2의 신규 온도를 결정하는 단계
를 더 포함하고,
상기 제1의 신규 온도와 상기 제2의 신규 온도는, 제거 속도들의 상기 제1 편차보다 작은 제거 속도들의 제2 편차를 제공하는 추가적인 막을 형성하기 위해 사용되도록 구성되는 것인, 화학 기계적 평탄화(CMP) 막을 형성하는 방법.
실시예10. 실시예 9에 있어서,
상기 막 몰드 내의 상기 공동 내에 추가적인 실리콘을 제공하는 단계;
상기 막 몰드의 상기 중앙 영역 내의 상기 추가적인 실리콘을 상기 제1 신규 온도로 가열하는 단계; 및
상기 막 몰드의 상기 주변 영역 내의 상기 추가적인 실리콘을 상기 제2 신규 온도로 가열하는 단계
를 더 포함하는, 화학 기계적 평탄화(CMP) 막을 형성하는 방법.
실시예 11. 화학 기계적 평탄화(chemical mechanical planarization; CMP) 막을 형성하는 방법에 있어서,
막 몰드의 내부 표면에 의해 규정된 공동 - 상기 공동은 중앙 영역과 이 중앙 영역을 둘러싸는 주변 영역을 포함함 - 내에 실리콘을 제공하는 단계;
상기 막 몰드의 상기 중앙 영역 내의 상기 실리콘이 제1 강성을 갖게 하도록, 상기 막 몰드의 상기 중앙 영역 내의 상기 실리콘을 제1 온도로 가열하는 단계; 및
상기 막 몰드의 상기 주변 영역 내의 상기 실리콘이 제1 강성보다 작은 제2 강성을 갖게 하도록, 상기 막 몰드의 상기 주변 영역 내의 상기 실리콘을 제2 온도로 가열하는 단계
를 포함하는, 화학 기계적 평탄화(CMP) 막을 형성하는 방법.
실시예 12. 실시예 11에 있어서,
상기 중앙 영역 내의 상기 실리콘을 제1 온도로 가열하는 단계와 상기 주변 영역 내의 상기 실리콘을 제2 온도로 가열하는 단계는, 복수의 가열 램프들에 의해 수행되는 것인, 화학 기계적 평탄화(CMP) 막을 형성하는 방법.
실시예 13. 실시예 11에 있어서,
상기 제2 온도는 상기 제1 온도보다 대략 2°켈빈(K) 이상의 양만큼 높은 것인, 화학 기계적 평탄화(CMP) 막을 형성하는 방법.
실시예 14. 실시예 11에 있어서,
상기 주변 영역은 상기 중앙 영역으로부터 상기 공동의 최외각 에지까지 연장되는 것인, 화학 기계적 평탄화(CMP) 막을 형성하는 방법.
실시예 15. 실시예 11에 있어서,
상기 실리콘은 투명한 것인, 화학 기계적 평탄화(CMP) 막을 형성하는 방법.
실시예 16. 실시예 11에 있어서,
상기 주변 영역은 상기 중앙 영역에 의해 분리되는 이산적 세그먼트들(discrete segments)을 포함하는 비연속적 링(ring)인 것인, 화학 기계적 평탄화(CMP) 막을 형성하는 방법.
실시예 17. 화학 기계적 평탄화(chemical mechanical planarization; CMP) 툴(tool)에 있어서,
하우징(housing);
상기 하우징에 부착되고 기판을 측방향으로 둘러싸도록 구성된 리테이너 링(retainer ring); 및
상기 기판의 후면에 접촉하도록 하부 표면을 갖는 가단성 막
을 포함하고,
상기 가단성 막은, 제1 강성을 갖는 중앙 영역과, 상기 중앙 영역을 둘러싸고 상기 제1 강성보다 작은 제2 강성을 갖는 제1 주변 영역을 포함하는 것인, 화학 기계적 평탄화(CMP) 툴.
실시예 18. 실시예 17에 있어서,
상기 가단성 막은, 상기 제1 주변 영역에 의해 상기 중앙으로부터 분리되고 상기 제2 강성보다 작은 제3 강성을 갖는 제2 주변 영역을 더 포함하는 것인, 화학 기계적 평탄화(CMP) 툴.
실시예 19. 실시예 17에 있어서,
상기 중앙 영역은 상기 제1 강성을 갖는 제1 형태의 실리콘을 포함하고, 상기 제1 주변 영역은 상기 제2 강성을 갖는 제2 형태의 실리콘을 포함하며,
상기 제1 형태의 실리콘은 상기 제2 형태의 실리콘에 측방향으로 접촉하는 것인, 화학 기계적 평탄화(CMP) 툴.
실시예 20. 실시예 17에 있어서,
상기 하우징과 상기 가단성 막 사이에 배치된 지지 구조물을 더 포함하고, 상기 가단성 막은 상기 지지 구조물에 결합되며, 상기 지지 구조물은 상기 지지 구조물을 관통해 연장되는 측벽에 의해 규정된 복수의 애퍼처들을 포함하는 것인, 화학 기계적 평탄화(CMP) 툴.

Claims (10)

  1. 화학 기계적 평탄화(chemical mechanical planarization; CMP) 막을 형성하는 방법에 있어서,
    막 몰드 내의 공동 - 상기 공동은 중앙 영역과, 이 중앙 영역을 둘러싸는 주변 영역을 포함함 - 내에 가단성(malleable) 물질을 제공하는 단계; 및
    막을 형성하도록 상기 가단성 물질을 경화하는 단계
    를 포함하고,
    상기 가단성 물질을 경화하는 단계는,
    상기 막 몰드의 상기 중앙 영역 내의 상기 가단성 물질을 제1 온도로 가열하는 단계; 및
    상기 막 몰드의 상기 주변 영역 내의 상기 가단성 물질을 상기 제1 온도보다 높은 제2 온도로 가열하는 단계
    를 포함하는 것인, 화학 기계적 평탄화(CMP) 막을 형성하는 방법.
  2. 제1항에 있어서,
    상기 제2 온도는 상기 제1 온도보다 2°켈빈(K) 이상의 양만큼 높은 것인, 화학 기계적 평탄화(CMP) 막을 형성하는 방법.
  3. 제1항에 있어서,
    상기 주변 영역은 상기 중앙 영역으로부터 상기 공동의 최외각 에지까지 연장되는 것인, 화학 기계적 평탄화(CMP) 막을 형성하는 방법.
  4. 제1항에 있어서,
    상기 주변 영역은 상기 중앙 영역 주위에 연속적 링(ring)으로서 연장되는 것인, 화학 기계적 평탄화(CMP) 막을 형성하는 방법.
  5. 제1항에 있어서,
    상기 중앙 영역 내의 상기 가단성 물질을 제1 온도로 가열하는 단계와 상기 주변 영역 내의 상기 가단성 물질을 제2 온도로 가열하는 단계는, 복수의 가열 램프들, 또는 상기 막 몰드 내에 매립된(embedded) 저항성 가열 소자 중 적어도 하나에 의해 수행되는 것인, 화학 기계적 평탄화(CMP) 막을 형성하는 방법.
  6. 제1항에 있어서,
    상기 제1 온도와 상기 제2 온도 간의 차이는, 상기 막의 중앙 영역과 상기 막의 주변 영역 간의 가단성 또는 강성(stiffness)의 차이를 달성하도록 구성되는 것인, 화학 기계적 평탄화(CMP) 막을 형성하는 방법.
  7. 제1항에 있어서,
    상기 막을 CMP 캐리어에 부착하는 단계;
    상기 막을 사용해 기판에 대해 CMP 공정을 수행하는 단계;
    상기 기판의 중앙 영역과 상기 기판의 주변 영역 간의 제거 속도의 제1 편차(deviation)를 결정하는 단계; 및
    제1의 신규 온도와 제2의 신규 온도를 결정하는 단계
    를 더 포함하고,
    상기 제1의 신규 온도와 상기 제2의 신규 온도는, 제거 속도의 상기 제1 편차보다 작은 제거 속도의 제2 편차를 제공하는 추가적인 막을 형성하기 위해 사용되도록 구성되는 것인, 화학 기계적 평탄화(CMP) 막을 형성하는 방법.
  8. 제7항에 있어서,
    상기 막 몰드 내의 상기 공동 내에 추가적인 실리콘을 제공하는 단계;
    상기 막 몰드의 상기 중앙 영역 내의 상기 추가적인 실리콘을 상기 제1 신규 온도로 가열하는 단계; 및
    상기 막 몰드의 상기 주변 영역 내의 상기 추가적인 실리콘을 상기 제2 신규 온도로 가열하는 단계
    를 더 포함하는, 화학 기계적 평탄화(CMP) 막을 형성하는 방법.
  9. 화학 기계적 평탄화(chemical mechanical planarization; CMP) 막을 형성하는 방법에 있어서,
    막 몰드의 내부 표면에 의해 규정된 공동 - 상기 공동은 중앙 영역과 이 중앙 영역을 둘러싸는 주변 영역을 포함함 - 내에 실리콘을 제공하는 단계;
    상기 막 몰드의 상기 중앙 영역 내의 상기 실리콘이 제1 강성을 갖게 하도록, 상기 막 몰드의 상기 중앙 영역 내의 상기 실리콘을 제1 온도로 가열하는 단계; 및
    상기 막 몰드의 상기 주변 영역 내의 상기 실리콘이 제1 강성보다 작은 제2 강성을 갖게 하도록, 상기 막 몰드의 상기 주변 영역 내의 상기 실리콘을 제2 온도로 가열하는 단계
    를 포함하는, 화학 기계적 평탄화(CMP) 막을 형성하는 방법.
  10. 화학 기계적 평탄화(chemical mechanical planarization; CMP) 툴(tool)에 있어서,
    하우징(housing);
    상기 하우징에 부착되고 기판을 측방향으로 둘러싸도록 구성된 리테이너 링(retainer ring); 및
    상기 기판의 후면에 접촉하도록 하부 표면을 갖는 가단성 막으로서, 상기 하부 표면은 상기 가단성 막의 자연 상태에서 곡선형 프로파일을 갖는 것인, 상기 가단성 막
    을 포함하고,
    상기 가단성 막은, 제1 강성을 갖는 중앙 영역과, 상기 중앙 영역을 둘러싸고 상기 제1 강성보다 작은 제2 강성을 갖는 제1 주변 영역을 포함하는 것인, 화학 기계적 평탄화(CMP) 툴.
KR1020180108200A 2017-09-27 2018-09-11 화학 기계적 평탄화 막 KR102183616B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762563701P 2017-09-27 2017-09-27
US62/563,701 2017-09-27
US15/994,088 US11267099B2 (en) 2017-09-27 2018-05-31 Chemical mechanical planarization membrane
US15/994,088 2018-05-31

Publications (2)

Publication Number Publication Date
KR20190036474A KR20190036474A (ko) 2019-04-04
KR102183616B1 true KR102183616B1 (ko) 2020-11-27

Family

ID=65808556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180108200A KR102183616B1 (ko) 2017-09-27 2018-09-11 화학 기계적 평탄화 막

Country Status (1)

Country Link
KR (1) KR102183616B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020049024A1 (en) 1997-05-23 2002-04-25 Zuniga,Et Al Carrier head with a substrate sensor
US20020173240A1 (en) 2001-03-28 2002-11-21 Huey-Ming Wang Chemical mechanical polishing apparatus having edge, center and annular zone control of material removal
US20030216199A1 (en) 2002-05-15 2003-11-20 Summerfield John W. Sporting object with visible temperature sensitivity
US20040241049A1 (en) 2003-04-04 2004-12-02 Carvalho Bruce L. Elastomeric tools for the fabrication of elastomeric devices and uses thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6431968B1 (en) * 1999-04-22 2002-08-13 Applied Materials, Inc. Carrier head with a compressible film
KR20010083394A (ko) * 2000-02-12 2001-09-01 윤종용 화학기계적 연마장치의 캐리어 헤드용 멤브레인

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020049024A1 (en) 1997-05-23 2002-04-25 Zuniga,Et Al Carrier head with a substrate sensor
US20020173240A1 (en) 2001-03-28 2002-11-21 Huey-Ming Wang Chemical mechanical polishing apparatus having edge, center and annular zone control of material removal
US20030216199A1 (en) 2002-05-15 2003-11-20 Summerfield John W. Sporting object with visible temperature sensitivity
US20040241049A1 (en) 2003-04-04 2004-12-02 Carvalho Bruce L. Elastomeric tools for the fabrication of elastomeric devices and uses thereof

Also Published As

Publication number Publication date
KR20190036474A (ko) 2019-04-04

Similar Documents

Publication Publication Date Title
TW522502B (en) Wafer carrier and method of material removal from a semiconductor wafer
JP4920965B2 (ja) 研磨パッド及びこれを採用した化学的機械的研磨装置
TWI518009B (zh) 具有經塑形輪廓之定位環
JP2006524587A (ja) 微細形状ワークピースを機械的及び／又は化学機械的に研磨するためのアンダーパッドを含む研磨機及び方法
US20090325471A1 (en) Diamond polishing disk and manufacturing method thereof
US7905764B2 (en) Polishing head using zone control
US9259822B2 (en) Chemical mechanical polishing conditioner and manufacturing methods thereof
JP2006524588A (ja) 微細形状ワークピースを機械的及び／又は化学機械的に研磨するためのシステム及び方法
KR101199149B1 (ko) 화학기계적 연마용 캐리어 및 플렉서블 멤브레인
KR102183616B1 (ko) 화학 기계적 평탄화 막
CN109623630B (zh) 化学机械平坦化工具和形成化学机械平坦化膜的方法
KR101587780B1 (ko) 화학 기계적 연마 장치용 캐리어 헤드의 멤브레인
KR20190129307A (ko) 기판 캐리어 및 그 제어방법
JP3575944B2 (ja) 研磨方法、研磨装置および半導体集積回路装置の製造方法
TWI746898B (zh) 平坦化機台及其平坦化方法
CN108655946B (zh) 研磨头及研磨半导体晶片的背侧的方法
TWI625195B (zh) 研磨頭及研磨半導體晶圓的背側的方法
US20050159084A1 (en) Chemical mechanical polishing method and apparatus for controlling material removal profile
US20150099432A1 (en) Cmp equipment using magnet responsive composites
KR20200079533A (ko) 기판 프로세싱 시스템을 위한 방법 및 평탄화된 멤브레인
JP2003086549A (ja) 研磨工具、研磨装置、半導体デバイス及び半導体デバイス製造方法
US10971350B2 (en) Wafer holding apparatus and wafer processing method using the same
US20220126419A1 (en) Substrate carrier head and processing system
KR101285953B1 (ko) 웨이퍼 연마장비
JP2006289506A (ja) 保持ヘッド、研磨装置および研磨方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right