CN108649786A - 一种适用于可编程逻辑器件产生含死区互补驱动脉冲信号的方法 - Google Patents

一种适用于可编程逻辑器件产生含死区互补驱动脉冲信号的方法 Download PDF

Info

Publication number
CN108649786A
CN108649786A CN201810588105.1A CN201810588105A CN108649786A CN 108649786 A CN108649786 A CN 108649786A CN 201810588105 A CN201810588105 A CN 201810588105A CN 108649786 A CN108649786 A CN 108649786A
Authority
CN
China
Prior art keywords
bridge arm
signal
duty
digital quantity
programmable logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810588105.1A
Other languages
English (en)
Other versions
CN108649786B (zh
Inventor
游江
邓明杰
廖梦岩
李晓旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harbin Engineering University
Original Assignee
Harbin Engineering University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harbin Engineering University filed Critical Harbin Engineering University
Priority to CN201810588105.1A priority Critical patent/CN108649786B/zh
Publication of CN108649786A publication Critical patent/CN108649786A/zh
Application granted granted Critical
Publication of CN108649786B publication Critical patent/CN108649786B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

一种适用于可编程逻辑器件产生含死区互补驱动脉冲信号的方法，涉及电力电子技术领域。本发明实际用于桥臂上、下管脉冲信号上升沿、下降沿调制的共计四个调制信号数字量，在锯齿载波单调上升的初始和临近结束的时候分别划分出固定的Ndt/2个FPGA时钟周期使桥臂上、下管驱动信号电平均为低电平，在占空比调制信号数字量上下各Ndt/2个FPGA时钟周期使桥臂上、下管驱动信号电平均为低电平，桥臂上、下管互补导通并设置死区时间。相对于常用的基于时钟信号计数延迟脉冲信号上升沿/下降沿的含死区互补脉冲生成方法，本发明具有物理意义和运行逻辑相对更加清晰的特点，程序上简洁易于实现，并且可以降低逻辑器件综合时所需要的逻辑门阵列的数量。

Description

一种适用于可编程逻辑器件产生含死区互补驱动脉冲信号的 方法
技术领域
本发明涉及电力电子技术领域，具体涉及一种适用于利用可编程逻辑器件产生功率变器同一桥臂上、下开关管含死区互补驱动脉冲信号的方法。
背景技术
利用可编程逻辑器件产生驱动脉冲信号在含有较多数量开关管拓扑结构的功率变换器中获得了越来越广泛的应用。由于对应相同桥臂的两个开关管互补导通时需要设置必要的驱动脉冲死区以防止桥臂直通而发生过流甚至短路故障。因此如何高效、快捷和清晰的利用可编程逻辑器件为互补导通开关管产生驱动脉冲信号及其死区时间产生逻辑对于复杂功率变换器硬件系统分析和调试具有重要的现实意义。
发明内容
本发明的目的在于提供一种适用于可编程逻辑器件产生含死区互补驱动脉冲信号的方法。包括：使用一列锯齿载波，产生所需死区时间的两个互补脉冲调制信号数字量的设置方法和互补脉冲的生成逻辑。
本发明的目的是这样实现的：
(1)根据系统要求确定死区时间tdt，单位为μs；
(2)根据可编程逻辑器件用于PWM信号生成的时钟频率fclk，单位为MHz，将死区时间tdt换算为对可编程逻辑器件的时钟信号脉冲计数的个数Ndt＝tdt×fclk；
(3)确定实际用于桥臂上管S1管脉冲信号下降沿P1d调制的调制信号数字量，Nduty为控制器输出/开环设定的调制信号的数字量，将其扣除Ndt/2，得到Nduty-Ndt/2为S1管下降沿的调制信号；
(4)确定实际用于桥臂上管S1管脉冲信号上升沿P1u调制的调制信号数字量Ndt/2；
(5)确定实际用于桥臂下管S2管脉冲信号上升沿P2u调制的调制信号数字量，Nduty为控制器输出/开环设定的的调制信号的数字量，将其加上Ndt/2，得到Nduty+Ndt/2为S2管上升沿的调制信号；
(6)确定实际用于桥臂下管S2管脉冲信号下降沿P2d调制的调制信号数字量，Nper为开关周期所对应的数字量即对应的逻辑器件时钟信号的个数，Nper-Ndt/2为S2管下降沿的调制信号的数字量；
(7)校核一个开关周期内桥臂上管S1驱动脉冲高电平的宽度，桥臂上管S1高电平出现在区间Ndt/2<Sc<Nduty-Ndt/2，其宽度为Nduty-Ndt，其余时间S1驱动脉冲为低电平；
(8)校核一个开关周期内桥臂下管S2驱动脉冲高电平的宽度，桥臂下管S2驱动脉冲高电平出现在区间Nduty+Ndt/2<Sc<Nper-Ndt/2，其宽度为Nper-Nduty-Ndt，其余时间S2驱动脉冲为低电平。
附图1(b)为用于辅助说明的含有两个开关管的单个桥臂示意图。桥臂上管为S1，下管为S2。S1和S2互补导通并设置有一定的死区时间。
本发明的有益效果在于：提出一种针对功率变换器的利用可编程逻辑器件实现含死区互补脉冲信号的简单易行的生成方法。相对于常用的基于时钟信号计数延迟脉冲信号上升沿/下降沿的含死区互补脉冲生成方法，本专利具有物理意义和运行逻辑相对更加清晰的特点，程序上简洁易于实现，在一定程度上可以降低逻辑器件综合时所需要的逻辑门阵列的数量。
附图说明
图1为适用于FPGA实现含死区互补脉冲信号调制方法及单个桥臂的示意图；
图2为产生含死区互补驱动脉冲信号的方法流程图。
具体实施方式
下面结合附图对本发明进行进一步阐述。
以一个桥臂为例进行说明，桥臂如图1(b)所示。结合附图1(a)，本发明采用锯齿波作为载波信号，如图中的Sc所示。载波周期为Ts(单位μs)，频率为fs＝1/Ts。结合附图1和附图2，使用一列锯齿载波，产生适用于可编程逻辑器件含死区互补驱动脉冲信号的方法包括以下步骤：
(1)根据系统要求确定死区时间tdt，单位为μs；
(2)根据可编程逻辑器件用于PWM信号生成的时钟频率fclk，单位为MHz，将死区时间tdt换算为对可编程逻辑器件的时钟信号脉冲计数的个数Ndt＝tdt×fclk；
(3)确定实际用于桥臂上管S1管脉冲信号下降沿P1d调制的调制信号数字量，Nduty为控制器输出/开环设定的调制信号的数字量，将其扣除Ndt/2，得到Nduty-Ndt/2为S1管下降沿的调制信号；
(4)确定实际用于桥臂上管S1管脉冲信号上升沿P1u调制的调制信号数字量Ndt/2；
(5)确定实际用于桥臂下管S2管脉冲信号上升沿P2u调制的调制信号数字量，Nduty为控制器输出/开环设定的的调制信号的数字量，将其加上Ndt/2，得到Nduty+Ndt/2为S2管上升沿的调制信号；
(6)确定实际用于桥臂下管S2管脉冲信号下降沿P2d调制的调制信号数字量，Nper为开关周期所对应的数字量即对应的逻辑器件时钟信号的个数，Nper-Ndt/2为S2管下降沿的调制信号的数字量；
(7)校核一个开关周期内桥臂上管S1驱动脉冲高电平的宽度，桥臂上管S1高电平出现在区间Ndt/2<Sc<Nduty-Ndt/2，其宽度为Nduty-Ndt，其余时间S1驱动脉冲为低电平；
(8)校核一个开关周期内桥臂下管S2驱动脉冲高电平的宽度，桥臂下管S2驱动脉冲高电平出现在区间Nduty+Ndt/2<Sc<Nper-Ndt/2，其宽度为Nper-Nduty-Ndt，其余时间S2驱动脉冲为低电平。
附图1(b)为用于辅助说明的含有两个开关管的单个桥臂示意图。桥臂上管为S1，下管为S2。S1和S2互补导通并设置有一定的死区时间。
下面对产生适用于可编程逻辑器件含死区互补驱动脉冲信号的方法作进一步说明：
1.将用于占空比控制的调制信号数字量即逻辑器件时钟信号的个数Nduty，变换为两个包含死区信息的调制信号Nduty+Ndt/2和Nduty-Ndt/2，Ndt为死区时间所对应的数字量；再附加Ndt/2和Nper-Ndt/2作为两个辅助调制信号，Nper为开关周期所对应的数字量即对应的逻辑器件时钟信号的个数；共计四个调制信号。
2.对于桥臂上管采用正比较逻辑，即当Nduty-Ndt/2大于锯齿波幅值时可编程逻辑器件的一个通道输出高电平；对于桥臂下管，采用负比较逻辑，即当Nduty+Ndt/2小于锯齿波幅值时可编程逻辑器件的另一个通道输出高电平。
3.这种含死区互补脉冲产生方式的本质上是在一个开关周期中：(1)在锯齿载波单调上升的初始和临近结束的时候分别划分出固定的Ndt/2个FPGA时钟周期使桥臂上、下管驱动信号电平均为低电平；(2)在占空比调制信号数字量上下各Ndt/2个FPGA时钟周期使桥臂上、下管驱动信号电平均为低电平。
4.在一个开关周期中包含了两个完整的死区时间2Ndt/fclk。
5.区别于传统方法，本专利所提方法不必要通过对脉冲边沿比如上升沿进行延迟输出产生死区时间。逻辑上简单清晰，程序上简洁易于实现，并在一定程度上可降低逻辑综合所需要的逻辑门阵列的数量。
本发明提出一种针对功率变换器的利用可编程逻辑器件实现含死区互补脉冲信号的简单易行的生成方法。相对于常用的基于时钟信号计数延迟脉冲信号上升沿/下降沿的含死区互补脉冲生成方法，本发明具有物理意义和运行逻辑相对更加清晰的特点，程序上简洁易于实现，并且可以降低逻辑器件综合时所需要的逻辑门阵列的数量。

Claims (4)

1.一种适用于可编程逻辑器件产生含死区互补驱动脉冲信号的方法，其特征在于，包括以下步骤：
(1)根据系统要求确定死区时间tdt，单位为μs；
(2)根据可编程逻辑器件用于PWM信号生成的时钟频率fclk，单位为MHz，将死区时间tdt换算为对可编程逻辑器件的时钟信号脉冲计数的个数Ndt＝tdt×fclk；
(3)确定实际用于桥臂上管S1管脉冲信号下降沿P1d调制的调制信号数字量，Nduty为控制器输出/开环设定的调制信号的数字量，将其扣除Ndt/2，得到Nduty-Ndt/2为S1管下降沿的调制信号；
(4)确定实际用于桥臂上管S1管脉冲信号上升沿P1u调制的调制信号数字量Ndt/2；
(5)确定实际用于桥臂下管S2管脉冲信号上升沿P2u调制的调制信号数字量，Nduty为控制器输出/开环设定的的调制信号的数字量，将其加上Ndt/2，得到Nduty+Ndt/2为S2管上升沿的调制信号；
(6)确定实际用于桥臂下管S2管脉冲信号下降沿P2d调制的调制信号数字量，Nper为开关周期所对应的数字量即对应的逻辑器件时钟信号的个数，Nper-Ndt/2为S2管下降沿的调制信号的数字量；
(7)校核一个开关周期内桥臂上管S1驱动脉冲高电平的宽度，桥臂上管S1高电平出现在区间Ndt/2<Sc<Nduty-Ndt/2，其宽度为Nduty-Ndt，其余时间S1驱动脉冲为低电平；
(8)校核一个开关周期内桥臂下管S2驱动脉冲高电平的宽度，桥臂下管S2驱动脉冲高电平出现在区间Nduty+Ndt/2<Sc<Nper-Ndt/2，其宽度为Nper-Nduty-Ndt，其余时间S2驱动脉冲为低电平。
2.根据权利要求1所述的一种适用于可编程逻辑器件产生含死区互补驱动脉冲信号的方法，其特征在于：对于所述的桥臂上管S1管采用正比较逻辑，即当Nduty-Ndt/2大于锯齿波幅值时可编程逻辑器件的一个通道输出高电平；对于所述的桥臂下管S2管采用负比较逻辑，即当Nduty+Ndt/2小于锯齿波幅值时可编程逻辑器件的另一个通道输出高电平。
3.根据权利要求1所述的一种适用于可编程逻辑器件产生含死区互补驱动脉冲信号的方法，其特征在于：在所述的一个开关周期中包含了两个完整的死区时间2Ndt/fclk。
4.根据权利要求1所述的一种适用于可编程逻辑器件产生含死区互补驱动脉冲信号的方法，其特征在于：所述的一个开关周期中，在锯齿载波单调上升的初始部分划分出固定的Ndt/2个FPGA时钟周期使桥臂上管驱动信号电平为低电平；在锯齿载波单调上升的结束部分划分出固定的Ndt/2个FPGA时钟周期使桥臂下管驱动信号电平为低电平；在S1管占空比调制信号数字量结束部分划分Ndt/2个FPGA时钟周期使桥臂上管驱动信号电平为低电平；在S2管占空比调制信号数字量开始部分划分Ndt/2个FPGA时钟周期使桥臂下管驱动信号电平为低电平。
CN201810588105.1A 2018-06-08 2018-06-08 一种用于可编程逻辑器件产生含死区互补驱动脉冲的方法 Active CN108649786B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810588105.1A CN108649786B (zh) 2018-06-08 2018-06-08 一种用于可编程逻辑器件产生含死区互补驱动脉冲的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810588105.1A CN108649786B (zh) 2018-06-08 2018-06-08 一种用于可编程逻辑器件产生含死区互补驱动脉冲的方法

Publications (2)

Publication Number Publication Date
CN108649786A true CN108649786A (zh) 2018-10-12
CN108649786B CN108649786B (zh) 2020-07-28

Family

ID=63752022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810588105.1A Active CN108649786B (zh) 2018-06-08 2018-06-08 一种用于可编程逻辑器件产生含死区互补驱动脉冲的方法

Country Status (1)

Country Link
CN (1) CN108649786B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789709A (zh) * 2010-01-13 2010-07-28 哈尔滨工业大学 四开关三相逆变器的正弦波脉宽调制方法
US20130093377A1 (en) * 2011-10-05 2013-04-18 Renesas Electronics Corporation Pwm output apparatus and motor driving apparatus
CN103178815A (zh) * 2013-04-08 2013-06-26 浙江大学 一种基于fpga的pwm发生器
CN104158420A (zh) * 2014-08-26 2014-11-19 阳光电源股份有限公司 一种三相三电平变流器的控制方法及控制系统
CN104333256A (zh) * 2014-10-31 2015-02-04 武汉工程大学 基于fpga的全数字自然采样spwm控制方法及系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789709A (zh) * 2010-01-13 2010-07-28 哈尔滨工业大学 四开关三相逆变器的正弦波脉宽调制方法
US20130093377A1 (en) * 2011-10-05 2013-04-18 Renesas Electronics Corporation Pwm output apparatus and motor driving apparatus
CN103178815A (zh) * 2013-04-08 2013-06-26 浙江大学 一种基于fpga的pwm发生器
CN104158420A (zh) * 2014-08-26 2014-11-19 阳光电源股份有限公司 一种三相三电平变流器的控制方法及控制系统
CN104333256A (zh) * 2014-10-31 2015-02-04 武汉工程大学 基于fpga的全数字自然采样spwm控制方法及系统

Also Published As

Publication number Publication date
CN108649786B (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
CN102790542B (zh) 同步整流控制电路、变换器和同步整流控制方法
CN104158420B (zh) 一种三相三电平变流器的控制方法及控制系统
CN102136803B (zh) 一种脉宽调制变频电源及其死区补偿方法
CN202424487U (zh) 一种可产生关断负压的igbt驱动电路
CN102611288B (zh) 氮化镓功率晶体管三电平驱动方法
CN118038799A (zh) 信号产生装置、驱动芯片、显示系统及驱动方法
CN108896897B (zh) 一种二端渡越时间器件稳态参数测量装置
CN106612084B (zh) 电流采样处理电路及采样处理方法
CN201657471U (zh) 恒功率控制电路
CN103475252B (zh) 一种变频器死区补偿方法及装置
CN108649786A (zh) 一种适用于可编程逻辑器件产生含死区互补驱动脉冲信号的方法
CN102522912B (zh) 双极性spwm调制方式的自适应死区补偿方法
CN106873476B (zh) 一种使用ecap中断实现电压频率和相位跟踪的方法
CN102118147B (zh) 脉冲产生电路
CN102810974A (zh) 检测脉冲发生器、控制芯片以及开关电源
CN217307574U (zh) 一种基于fpga的电机驱动pwm波快速生成装置
CN101572541A (zh) 激光器的门控信号与频率信号匹配的方法
CN201207634Y (zh) 一种死区时间调制电路及音频功率放大器
CN102723857B (zh) 一种输出多路高精度驱动信号的电路
CN2924932Y (zh) 一种分频器电路
CN202840996U (zh) 基于数字信号处理的逆变电源数字控制装置
CN221354289U (zh) 一种抗干扰的ic驱动电路
CN104242878B (zh) 脉冲合成电路
CN101188407B (zh) 一种数字式自然脉宽调制方法与装置
CN1988381A (zh) 数字频率转换方法及电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant