CN108630248B - 存储器装置 - Google Patents

Abstract

本发明公开了一种存储器装置。存储器装置包括存储器阵列。存储器阵列包括主要存储器区块与备份存储器区块。存储器阵列包括主要位线及备份位线。备份存储器区块对主要存储器区块的区块数目比值A是大于备份位线对主要位线的位线数目比值B。

Description

存储器装置

技术领域

本发明是有关于一种存储器装置，且特别是有关于具有NAND存储器结构的存储器装置。

背景技术

随着集成电路中组件的关键尺寸逐渐缩小至工艺技术所能感知的极限，设计者已经开始寻找可达到更大存储器密度的技术，从而达到较低的位成本(costs per bit)。目前正被关注的技术包括与非门存储器(NAND memory)及其操作。

发明内容

本发明是有关于一种存储器装置。

根据本发明的一方面，提出一种存储器装置。存储器装置包括存储器阵列。存储器阵列包括主要存储器区块与备份存储器区块。存储器阵列包括主要位线及备份位线。备份存储器区块对主要存储器区块的区块数目比值A是大于备份位线对主要位线的位线数目比值B。

位线数目比值B是0.5％至10％，区块数目比值A大于10％。

主要存储器区块与备份存储器区块各包括部分主要位线及部分备份位线。

备份位线是用以在主要位线及/或对应主要位线的存储单元发生缺陷时进行冗余修复(redundancy repair)或错误核对与改正(Error Checking and Correcting，ECC)，备份存储器区块是用以在主要存储器区块发生缺陷时进行区块修补(block repair)。

主要存储器区块包括多个次主要存储器区块，这些次主要存储器区块各包括字线及接地选择线，这些次主要存储器区块是各自独立地控制字线及接地选择线。

主要存储器区块包括多个次主要存储器区块，主要存储器区块包括多个位线、多个接地选择线与多个字线，这些位线依排列方向以其中至少两个位线为一组而分成多个位线组，这些字线是对应这些位线组分成多个字线组，这些次主要存储器区块各包括这些位线组其中之一、这些接地选择线其中之一与这些字线组其中之一，这些次主要存储器区块的这些字线组是彼此独立地被控制，这些次主要存储器区块的这些接地选择线是彼此独立地被控制。

备份存储器区块包括多个次备份存储器区块，这些次备份存储器区块各包括字线及接地选择线，这些次备份存储器区块是各自独立地控制其字线及接地选择线。

备份存储器区块包括多个次备份存储器区块，备份存储器区块包括多个位线与多个字线，这些位线依排列方向以其中至少两个位线为一组而分成多个位线组，这些字线是对应这些位线组分成多个字线组，这些次备份存储器区块各包括这些位线组其中之一与这些字线组其中之一，这些备份存储器区块的这些字线组是彼此独立地被控制。

备份存储器区块包括多个次备份存储器区块，备份存储器区块包括多个位线与多个接地选择线，这些位线依排列方向以其中至少两个位线为一组而分成多个位线组，这些次备份存储器区块各包括这些接地选择线其中之一与这些位线组其中之一，这些次备份存储器区块的这些接地选择线是彼此独立地被控制。

存储器阵列包括3D NAND串行。

为了对本发明的上述及其他方面有更好的了解，下文特举实施例，并配合所附附图详细说明如下：

附图说明

图1为根据一实施例的存储器装置的示意图。

图2绘示根据一实施例的位线区域与位线区域的上视图。

图3绘示根据一实施例的存储器阵列区域与存储器阵列区域的示意图。

图4绘示根据一实施例的例如2D NAND存储器阵列其存储器区块的电路示意图。

图5绘示根据一实施例的三维垂直通道(3D VC)NAND存储器装置的存储器区块的上视图。

图6绘示根据一实施例的三维垂直通道(3D VC)NAND存储器装置的存储器区块的立体图。

图7绘示根据一实施例的存储器区块的等效电路图。

图8绘示根据另一实施例的3D NAND存储器阵列的示意图。

图9绘示根据另一实施例的3D NAND存储器阵列的存储器区块的等效电路示意图。

图10绘示一实施例的存储器阵列的示意图。

图11绘示一实施例的存储器区块的等效电路示意图。

图12绘示根据另一实施例的存储器阵列的示意图。

【符号说明】

MBLR：位线区域

EBLR：位线区域

MMR：存储器阵列区域

EMR：存储器阵列区域

MB1、MB2、MBP：存储器区块

EB1、EBQ：备份存储器区块

MBL1、MBL2、MBLN：主要位线

EBL1、EBL2、EBLK：备份位线

BL1、BL2、BL3、BL4：位线

SSL、SSL1、SSL2、SSL3：串行选择线

GSL：接地选择线

GND：接地线

WL1、WL2、WL3、WL4：字线

CS：阶梯状接触

CP：接触柱

SMB1、SMB2、SMBZ：次主要存储器区块

SEB1、SEB2、SEBZ：次备份存储器区块

SB1、SB2：次存储器区块

具体实施方式

实施例提供一种存储器装置，其具有修补功能的备份位线及备份存储器区块或次备份存储器区块，能有效使存储器装置维持预期的存储器容量并提高产品合格率与效能。

以下是以一些实施例做说明。须注意的是，本发明并非显示出所有可能的实施例，未在本发明提出的其他实施方式也可能可以应用。另外，附图上的尺寸比例并非按照实际产品等比例绘制。因此，说明书和图示内容仅作描述实施例之用，而非作为限缩本发明保护范围之用。另外，实施例中的描述，例如局部结构、工艺步骤和材料应用等等，仅为举例说明之用，并非对本发明欲保护的范围做限缩。实施例的步骤和结构各的细节可在不脱离本发明的精神和范围内根据实际应用工艺的需要而加以变化与修饰。以下是以相同/类似的符号表示相同/类似的组件做说明。

首先可参照图1至图4了解根据本发明的区块比值与位线比值的相关概念。

图1为根据一实施例的存储器装置的示意图。存储器装置的存储器阵列包括存储器阵列区域MMR与存储器阵列区域EMR。一实施例中，存储器阵列区域MMR与存储器阵列区域EMR可沿NAND串行延伸方向上配置。存储器阵列区域MMR与存储器阵列区域EMR可各包括沿字线WL延伸方向上配置的(主要)位线区域MBLR与(备份)位线区域EBLR。

图2绘示根据一实施例的位线区域MBLR与位线区域EBLR的上视图。一实施例中，位线区域MBLR为主要位线区域，其包括多个主要位线MBL，例如包括图2所示的依序排列的主要位线MBL1、MBL2至MBLN，其中N为正整数。一实施例中，位线区域EBLR为备份位线区域，其包括多个备份位线EBL，例如图2所示的依序排列的备份位线EBL1、ELB2至EBLK，其中K为正整数。位线区域MBLR的主要位线MBL1、MBL2至MBLN与位线区域EBLR的备份位线EBL1、ELB2至EBLK是独立分开控制。

图3绘示根据一实施例的存储器阵列区域MMR与存储器阵列区域EMR的示意图。一实施例中，存储器阵列区域MMR可为主要存储器阵列区域，其包括一或多个主要存储器区块MB，例如可包括图3所示的沿NAND串行延伸方向上排列的主要存储器区块MB1、MB2至MBP，其中P为正整数。一实施例中，存储器阵列区域EMR可为备份存储器阵列区域，其包括一或多个备份存储器区块EB，例如可包括如图3所示的沿NAND串行延伸方向上排列的备份存储器区块EB1至EBQ，其中Q为正整数。

图4绘示根据一实施例的例如2D NAND存储器阵列其一存储器区块的等效电路示意图。举例来说，存储器区块包括位线BL1、BL2、BL3、BL4及字线WL1、字线WL2、字线WL3、字线WL4，其交错处定义出存储单元阵列。存储器区块也可包括串行选择线SSL、接地选择线GSL与接地线GND。字线WL1、字线WL2、字线WL3、字线WL4在串行选择线SSL与接地选择线GSL之间。

实施例中，存储器区块(例如主要存储器区块MB及/或备份存储器区块EB)可包括各自对应(即各自独立控制的)的串行选择线SSL、接地选择线GSL及配置在串行选择线SSL与接地选择线GSL之间的字线WL(例如字线WL1、字线WL2、字线WL3、字线WL4)。字线WL1、字线WL2、字线WL3、字线WL4耦接至字线译码器(WL decoder)。

一实施例中，主要存储器区块MB与备份存储器区块EB各可具有类似图4所示的电路，其中举例来说，位线BL1、位线BL2、位线BL3及位线BL4中的一部分是用作主要位线MBL，位线BL1、位线BL2、位线BL3及位线BL4中的另一部分是用作备份位线EBL。位线BL1、位线BL2、位线BL3、位线BL4耦接至页面缓冲器(page buffer)。

本发明中，主要位线MBL亦可称作非备份位线或非额外位线。一些情况中，在主要位线MBL(或其所连接的存储器通道)发生缺陷，造成对应主要位线MBL的存储单元(串行)无法执行功效时，可使用备份位线EBL进行冗余修复(redundancy repair)或错误核对与改正(Error Checking and Correcting，ECC)，以维持存储器装置的预期有效存储容量并增进效能。本发明中，备份位线EBL亦可称作额外位线(extra bit line)或冗余位线(redundantbit line)。本发明中的主要位线MBL与备份位线EBL并非指虚置(dummy)位线。一般虚置位线并非用以执行存储单元的功效，可能配置在周边的非工作(non-practical)区域，或可能主要用以减缓工艺的负载效应(loading effect)。

本发明中，主要存储器区块MB亦可称作非备份存储器区块或非额外存储器区块。

一实施例中，当主要存储器区块MB中的主要位线MBL发生缺陷造成对应的NAND串行无法执行功效时，可使用在同一主要存储器区块MB中的备份位线EBL进行冗余修复或错误核对与改正。

一实施例中，在主要存储器区块MB发生缺陷，例如其字线WL1、字线WL2、字线WL3、字线WL4其中至少之一发生缺陷造成主要存储器区块MB中所有存储单元无发执行功效时，可使用备份存储器区块EB进行区块修补(block repair)。本发明中，备份存储器区块EB亦可称作额外存储器区块(extra memory block)或冗余存储器区块(redundant memoryblock)。

一实施例中，当所执行的备份存储器区块EB中的主要位线MBL发生缺陷造成对应的NAND串行无法执行功效时，可使用在同一备份存储器区块EB中的备份位线EBL进行冗余修复或错误核对与改正。

备份存储器区块EB对主要存储器区块MB的比值(亦即备份存储器区块EB的数目Q除以主要存储器区块MB的数目P)是定义为区块数目比值A。备份位线EBL对主要位线MBL的比值(亦即备份位线EBL的数目K除以主要位线MBL的数目N)是定义为位线数目比值B。实施例中，区块数目比值A是大于位线数目比值B。一实施例中，举例来说，位线数目比值B是0.5％至10％。一实施例中，举例来说，区块数目比值A大于10％。

本发明的概念并不限于2D NAND存储器阵列，亦可延伸应用至3D NAND存储器阵列。

例如请参照图5至图7。其中图5及图6分别绘示根据一实施例的三维垂直通道(3DVC)NAND存储器装置的一存储器区块其上视图及立体图。图7为存储器区块的等效电路图。

请参照图5及图6，垂直通道VC(未显示在图6)与字线WL(例如字线WL1、字线WL2、字线WL3、字线WL4)交错定义出存储单元阵列，并穿过串行选择线SSL1、串行选择线SSL2、串行选择线SSL3连接至位线BL1、位线BL2、位线BL3及位线BL4。字线WL1、字线WL2、字线WL3、字线WL4经由阶梯状接触CS电性连接至各自的接触柱CP。请参照图7，存储器区块也可包括接地选择线GSL与接地线GND。字线WL1、字线WL2、字线WL3、字线WL4在串行选择线SSL1、SSL2、SSL3与接地选择线GSL之间。位线BL1、位线BL2、位线BL3及位线BL4耦接至页面缓冲器。

实施例中，存储器区块(例如主要存储器区块MB及/或备份存储器区块EB)可包括各自对应(即各自独立控制的)的串行选择线SSL(串行选择线SSL1、串行选择线SSL2、串行选择线SSL3)、接地选择线GSL及配置在串行选择线SSL与接地选择线GSL之间的字线WL(字线WL1、字线WL2、字线WL3、字线WL4)。字线WL耦接至字线译码器。

一实施例中，当主要存储器区块MB中的主要位线MBL(例如位线BL1、位线BL2、位线BL3及位线BL4其中一部分)发生缺陷造成对应的NAND串行无法执行功效时，可使用在同一主要存储器区块MB中的备份位线EBL(例如位线BL1、位线BL2、位线BL3及位线BL4其中另一部分)进行冗余修复或错误核对与改正，以维持存储器装置的预期有效存储容量并增进效能。

在主要存储器区块MB发生缺陷，例如其字线WL1、字线WL2、字线WL3、字线WL4其中至少之一发生缺陷造成主要存储器区块MB中所有存储单元无发执行功效时，可使用备份存储器区块EB进行区块修补(block repair)。一实施例中，当所执行的备份存储器区块EB中的主要位线MBL(例如位线BL1、位线BL2、位线BL3及位线BL4其中一部分)发生缺陷造成对应的NAND串行无法执行功效时，可使用在同一备份存储器区块EB中的备份位线EBL(例如位线BL1、位线BL2、位线BL3及位线BL4其中另一部分)进行冗余修复或错误核对与改正，以维持存储器装置的预期有效存储容量并增进效能。

实施例中，备份存储器区块EB对主要存储器区块MB的区块数目比值A是大于备份位线EBL对主要位线MBL的位线数目比值B。特别是当3D NAND存储器装置发展趋势造成存储器区块需要更多数目(更大值的Q)的备份存储器区块EB预备修补时，区块数目比值A大于位线数目比值B能使存储器装置更符合趋势需求并提升产品合格率及效能。一实施例中，举例来说，位线数目比值B是0.5％至10％。一实施例中，举例来说，区块数目比值A大于10％。

本发明的概念并不限于三维垂直通道NAND存储器装置，其他实施例中亦可例如延伸应用至三维垂直栅NAND存储器阵列。

在其他实施例中，存储器阵列的存储器区块可进一步分割成各自独立控制的多个次存储器区块，因此能以更小面积的修复单位提高修复效率。其概念可参照图8至图9了解。

图8绘示根据另一实施例的3D NAND存储器阵列的示意图。在此例中，主要存储器区块MB1、主要存储器区块MB2至主要存储器区块MBP各可包括沿字线WL延伸方向排列的次主要存储器区块SMB1、次主要存储器区块SMB2至次主要存储器区块SMBZ。备份存储器区块EB1至备份存储器区块EBQ也可各包括沿字线WL延伸方向排列的次备份存储器区块SEB1、次备份存储器区块SEB2至次备份存储器区块SEBZ。其中Z为正整数。

请参照图9，其绘示根据一实施例的3D NAND存储器阵列的存储器区块的等效电路示意图。举例来说，存储器区块的多个次存储器区块SB(如图9所示的次存储器区块SB1及次存储器区块SB2)可各自具有能独立控制的接地线GND、接地选择线GSL、串行选择线SSL1、串行选择线SSL2、串行选择线SSL3及接地选择线GSL与串行选择线SSL1、串行选择线SSL2、串行选择线SSL3之间的字线WL1、字线WL2、字线WL3、字线WL4。其中次存储器区块SB1的字线WL1、字线WL2、字线WL3、字线WL4可统称为一字线组WLG1，次存储器区块SB2的字线WL1、字线WL2、字线WL3、字线WL4可统称为另一字线组WLG2。在存储器阵列的上视图(可参照图2的概念)中，位线BL1、位线BL2、位线BL3及位线BL4是沿一排列方向依序配置。此例中，次存储器区块SB1的字线WL1、字线WL2、字线WL3、字线WL4与包括位线BL1与位线BL2的一位线组SLG1交错定义出存储单元阵列，且位线组SLG1电性连接至一次页面缓冲器(sub page buffer)。次存储器区块SB2的字线WL1、字线WL2、字线WL3、字线WL4与包括位线BL3与位线BL4的另一位线组SLG2交错定义出存储单元阵列，且位线组SLG2电性连接至另一次页面缓冲器(subpage buffer)。

本发明的次存储器区块并不限于两个位线构成的位线组。其他实施例中，次存储器区块亦可使用其他位线数目设计的位线组。例如次存储器区块的位线组各使用三个位线。或次存储器区块的位线组可具有不同数目的位线。

图9所示的存储器区块可为主要存储器区块MB，亦即次存储器区块SB1、SB2可为次主要存储器区块SMB。或者，存储器区块可为备份存储器区块EB，亦即次存储器区块SB1、SB2可为次备份存储器区块SEB。

请参照图9，举例来说，当次存储器区块SB2的字线WL1、字线WL2、字线WL3、字线WL4至少其中之一发生缺陷(defect)造成次存储器区块SB2中所有存储单元无发执行功效时，可使用次备份存储器区块SEB进行次区块修补。再以图8举例说明，次主要存储器区块SMB1、次主要存储器区块SMB2至次主要存储器区块SMBZ其中四个发生缺陷时，可对应利用次备份存储器区块SEB1、次备份存储器区块SEB2至次备份存储器区块SEBZ其中四个进行次区块修补。

一些实施例中，如图10及图11所示存储器区块并未分割成次存储器区块，当相同数目的缺陷发生在主要存储器区块MB时，可能发生备份存储器区块EB修补不足的问题。换句话说，相较于图10不具有次存储器区块的存储器装置，图8的具有次存储器区块的存储器装置能以更小的修复单位提高修复效率。

实施例中，次存储器区块的位线BL可包括主要位线MBL及备份位线EBL。

举例来说，图12绘示根据又另一实施例的存储器阵列的示意图，其与图8所示的存储器阵列差异在于，次存储器区块各包括(主要)位线区域MBLR与(备份)位线区域EBLR。

一些实施例中，在(主要)位线区域MBLR的主要位线MBL(或其所连接的存储器通道)发生缺陷，造成对应主要位线MBL的存储单元(串行)无法执行功效时，可使用(备份)位线区域EBLR中的备份位线EBL进行冗余修复或错误核对与改正，以维持存储器装置的预期有效存储容量并增进效能。

一实施例中，当次主要存储器区块SMB中的主要位线MBL发生缺陷造成对应的NAND串行无法执行功效时，可使用在同一次主要存储器区块SMB中的备份位线EBL进行冗余修复或错误核对与改正。

在次主要存储器区块SMB发生缺陷，例如其字线WL至少其中之一发生缺陷造成次主要存储器区块SMB中所有存储单元无发执行功效时，可使用次备份存储器区块SEB进行次区块修补(sub block repair)。

一实施例中，当所执行的次备份存储器区块SEB中的主要位线MBL发生缺陷造成对应的NAND串行无法执行功效时，可使用在同一次备份存储器区块SEB中的备份位线EBL进行冗余修复或错误核对与改正。

实施例中，次备份存储器区块SEB对次主要存储器区块SMB的一区块数目比值(亦即次备份存储器区块SEB的数目(即QxZ)除以次主要存储器区块SMB的数目(即PxZ))等于区块数目比值A。实施例中，区块数目比值A是大于位线数目比值B。一实施例中，举例来说，位线数目比值B是0.5％至10％。一实施例中，举例来说，区块数目比值A大于10％。

综上所述，虽然本发明已以实施例公开如上，然而其并非用以限定本发明。本领域技术人员在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附权利要求所界定的为准。

Claims (10)

1.一种存储器装置，其特征在于，包括存储器阵列，其中该存储器阵列包括主要存储器区块与备份存储器区块，且该存储器阵列包括主要位线及备份位线，其中该备份存储器区块对该主要存储器区块的一区块数目比值A是大于该备份位线对该主要位线的一位线数目比值B；

其中，主要存储器区块与备份存储器区块的字线为各自独立操作；

其中，主要存储器区块包括沿字线延伸方向上配置的主要位线区域，备份存储器区块包括沿该字线延伸方向上配置的备份位线区域；主要位线区域包括多个主要位线，备份位线区域包括多个备份位线，主要位线区域与备份位线区域构成所述存储器阵列的位线区域；其中，该位线区域的多个位线中的一部分是用作主要位线，该多个位线中的另一部分是用作备份位线。

2.根据权利要求1所述的存储器装置，其特征在于，该位线数目比值B是0.5％至10％，该区块数目比值A大于10％。

3.根据权利要求1所述的存储器装置，其特征在于，该主要存储器区块与该备份存储器区块各包括部分该主要位线及部分该备份位线。

4.根据权利要求1所述的存储器装置，其特征在于，该备份位线是用以在该主要位线及/或对应该主要位线的存储单元发生缺陷时进行冗余修复或错误核对与改正，该备份存储器区块是用以在该主要存储器区块发生缺陷时进行区块修补。

5.根据权利要求1所述的存储器装置，其特征在于，该主要存储器区块包括多个次主要存储器区块，这些次主要存储器区块各包括字线及接地选择线，这些次主要存储器区块是各自独立地控制该字线及该接地选择线。

6.根据权利要求1所述的存储器装置，其特征在于，该主要存储器区块包括多个次主要存储器区块，该主要存储器区块包括多个位线、多个接地选择线与多个字线，这些位线依排列方向以其中至少两个位线为一组而分成多个位线组，这些字线是对应这些位线组分成多个字线组，这些次主要存储器区块各包括这些位线组其中之一、这些接地选择线其中之一与这些字线组其中之一，这些次主要存储器区块的这些字线组是彼此独立地被控制，这些次主要存储器区块的这些接地选择线是彼此独立地被控制。

7.根据权利要求1所述的存储器装置，其特征在于，该备份存储器区块包括多个次备份存储器区块，这些次备份存储器区块各包括字线及接地选择线，这些次备份存储器区块是各自独立地控制其该字线及该接地选择线。

8.根据权利要求1所述的存储器装置，其特征在于，该备份存储器区块包括多个次备份存储器区块，该备份存储器区块包括多个位线与多个字线，这些位线依排列方向以其中至少两个位线为一组而分成多个位线组，这些字线是对应这些位线组分成多个字线组，这些次备份存储器区块各包括这些位线组其中之一与这些字线组其中之一，这些次备份存储器区块的这些字线组是彼此独立地被控制。

9.根据权利要求1所述的存储器装置，其特征在于，该备份存储器区块包括多个次备份存储器区块，该备份存储器区块包括多个位线与多个接地选择线，这些位线依排列方向以其中至少两个位线为一组而分成多个位线组，这些次备份存储器区块各包括这些接地选择线其中之一与这些位线组其中之一，这些次备份存储器区块的这些接地选择线是彼此独立地被控制。

10.根据权利要求1所述的存储器装置，其特征在于，该存储器阵列包括3D NAND串行。

Images