CN108622849A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN108622849A
CN108622849A CN201710158486.5A CN201710158486A CN108622849A CN 108622849 A CN108622849 A CN 108622849A CN 201710158486 A CN201710158486 A CN 201710158486A CN 108622849 A CN108622849 A CN 108622849A
Authority
CN
China
Prior art keywords
engaging member
component
layer
insulator layer
multilayer film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710158486.5A
Other languages
English (en)
Inventor
伏广才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710158486.5A priority Critical patent/CN108622849A/zh
Priority to US15/923,648 priority patent/US10351421B2/en
Publication of CN108622849A publication Critical patent/CN108622849A/zh
Priority to US16/432,269 priority patent/US10633247B2/en
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0002—Arrangements for avoiding sticking of the flexible or moving parts
    • B81B3/0005—Anti-stiction coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00912—Treatments or methods for avoiding stiction of flexible or moving parts of MEMS
    • B81C1/0092—For avoiding stiction during the manufacturing process of the device, e.g. during wet etching
    • B81C1/00952—Treatments or methods for avoiding stiction during the manufacturing process not provided for in groups B81C1/00928 - B81C1/00944
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00912—Treatments or methods for avoiding stiction of flexible or moving parts of MEMS
    • B81C1/0096—For avoiding stiction when the device is in use, i.e. after manufacture has been completed
    • B81C1/00968—Methods for breaking the stiction bond
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/11—Treatments for avoiding stiction of elastic or moving parts of MEMS
    • B81C2201/112—Depositing an anti-stiction or passivation coating, e.g. on the elastic or moving parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Pressure Sensors (AREA)

Abstract

本发明公开了一种半导体装置及其制造方法，涉及半导体技术领域。该制造方法包括：提供第一半导体结构，该第一半导体结构包括：第一部件，该第一部件包括互相间隔开的多层膜；以及在该第一部件上的第一结合件；在该第一部件上形成抗粘滞材料层，其中，该抗粘滞材料层覆盖在该多层膜上；提供第二半导体结构，该第二半导体结构包括：第二部件和在该第二部件上的第二结合件；以及将第一结合件和第二结合件结合，以将第一部件和第二部件结合在一起。本发明解决了半导体装置中多层膜的粘滞问题。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体装置及其制造方法。
背景技术
目前，在MEMS(Micro Electro Mechanical System，微机电系统)器件的制造工艺中，有时候会涉及到Al-Ge(铝-锗)结合工艺。以惯性传感器为例，在惯性传感器的结合(bonding)工艺发展过程中，Al-Ge结合工艺得到了应用。图1A至图1C是示意性地示出现有技术中利用Al-Ge结合工艺形成惯性传感器的过程中若干阶段的结构的横截面图。其中，图1A中示出了用于形成惯性传感器的第一部件11，该第一部件11包括用于感应加速度的多层膜111和Al结合件112。图1B示出了用于形成惯性传感器的第二部件12，该第二部件12包括CMOS器件121、绝缘物层122和在绝缘物层122上的Ge结合件123。如图3所示，通过将Al结合件112和Ge结合件123结合，从而将第一部件和第二部件结合在一起，从而形成了惯性传感器。
发明内容
本发明的发明人发现，在经过Al-Ge结合形成惯性传感器后，该惯性传感器中的多层膜容易发生粘滞问题。
根据本发明的第一方面，提供了一种半导体装置的制造方法，包括：提供第一半导体结构，所述第一半导体结构包括：第一部件，所述第一部件包括互相间隔开的多层膜；以及在所述第一部件上的第一结合件；在所述第一部件上形成抗粘滞材料层，其中，所述抗粘滞材料层覆盖在所述多层膜上；提供第二半导体结构，所述第二半导体结构包括：第二部件和在所述第二部件上的第二结合件；以及将所述第一结合件和所述第二结合件结合，以将所述第一部件和所述第二部件结合在一起。
在一个实施例中，在所述第一部件上形成抗粘滞材料层的步骤包括：对所述第一结合件的表面进行等离子体处理，以在所述第一结合件的表面上形成保护层；在所述第一部件和所述第一结合件之上形成抗粘滞材料层，所述抗粘滞材料层覆盖在所述多层膜和所述保护层上；以及去除所述抗粘滞材料层的在所述保护层上的部分。
在一个实施例中，通过以下条件执行所述等离子体处理：向等离子体反应腔室中通入氮气，所述腔室内的压强为0.35Pa至1Pa，射频功率为150瓦至300瓦，氮气浓度为40％至60％，偏置电压为-310V至-290V；其中，所述保护层为含氮的金属化合物层。
在一个实施例中，通过加热工艺去除所述抗粘滞材料层的在所述保护层上的部分。
在一个实施例中，所述加热工艺所需的温度范围为360℃至440℃。
在一个实施例中，所述第一结合件的材料包括铝；所述第二结合件的材料包括锗。
在一个实施例中，所述抗粘滞材料层的材料包括：CF3(CF2)7(CH2)2SiCl3。
在一个实施例中，在提供第一半导体结构的步骤中，所述第一部件还包括：衬底；在所述衬底上的第一绝缘物层；以及在所述第一绝缘物层上的支撑部，所述支撑部包围所述多层膜并且与所述多层膜连接成一体；其中，所述第一绝缘物层、所述支撑部和所述多层膜形成空腔，相邻的所述膜间隔开以形成间隙，所述间隙与所述空腔相通；其中，在所述第一部件上形成抗粘滞材料层的步骤中，所述抗粘滞材料层通过所述间隙形成在所述多层膜的表面上。
在一个实施例中，在提供第一半导体结构的步骤中，所述第一部件还包括：在所述第一绝缘物层的面向所述空腔侧的表面上的第一接触件；以及穿过所述支撑部和所述第一绝缘物层的一部分且与所述第一接触件连接的第一导电通孔部；其中，所述第一结合件形成在所述支撑部上，所述第一结合件与所述第一导电通孔部连接。
在一个实施例中，在提供第二半导体结构的步骤中，所述第二部件包括：CMOS器件；在所述CMOS器件上表面上的第二绝缘物层，其中，所述第二结合件形成在所述第二绝缘物层上；在所述CMOS器件下表面上的第三绝缘物层；在所述第三绝缘物层上的第二接触件；穿过所述CMOS器件和所述第三绝缘物层且与所述第二接触件连接的第二导电通孔部；以及位于所述第二绝缘物层内的金属层，其中，所述CMOS器件、所述第二导电通孔部和所述第二结合件分别与所述金属层连接。
在上述制造方法中，通过在多层膜上形成抗粘滞材料层，从而可以解决半导体装置中多层膜的粘滞问题。
进一步地，通过在形成抗粘滞材料层之前，对第一结合件进行等离子体处理形成保护层，从而便于在后续步骤中去除形成在第一结合件之上的抗粘滞材料层，从而便于第一结合件和第二结合件的结合操作。
根据本发明的第二方面，提供了一种半导体装置，包括：第一部件，所述第一部件包括互相间隔开的多层膜；在所述第一部件上的第一结合件；在所述第一部件上的抗粘滞材料层，其中，所述抗粘滞材料层覆盖在所述多层膜上；第二部件；以及在所述第二部件上的第二结合件；其中，所述第一结合件和所述第二结合件结合在一起。
在一个实施例中，所述第一结合件的材料包括铝；所述第二结合件的材料包括锗。
在一个实施例中，所述抗粘滞材料层的材料包括：CF3(CF2)7(CH2)2SiCl3。
在一个实施例中，所述半导体装置还包括：位于所述第一结合件和所述第二结合件之间的保护层。
在一个实施例中，所述保护层为含氮的金属化合物层。
在一个实施例中，所述第一部件还包括：衬底；在所述衬底上的第一绝缘物层；以及在所述第一绝缘物层上的支撑部，所述支撑部包围所述多层膜并且与所述多层膜连接成一体；其中，所述第一绝缘物层、所述支撑部和所述多层膜形成空腔，相邻的所述膜间隔开以形成间隙，所述间隙与所述空腔相通；其中，所述抗粘滞材料层通过所述间隙形成在所述多层膜的表面上。
在一个实施例中，所述第一部件还包括：在所述第一绝缘物层的面向所述空腔侧的表面上的第一接触件；以及穿过所述支撑部和所述第一绝缘物层的一部分且与所述第一接触件连接的第一导电通孔部；其中，所述第一结合件位于所述支撑部上，所述第一结合件与所述第一导电通孔部连接。
在一个实施例中，所述第二部件包括：CMOS器件；在所述CMOS器件上表面上的第二绝缘物层，其中，所述第二结合件形成在所述第二绝缘物层上；在所述CMOS器件下表面上的第三绝缘物层；在所述第三绝缘物层上的第二接触件；穿过所述CMOS器件和所述第三绝缘物层且与所述第二接触件连接的第二导电通孔部；以及位于所述第二绝缘物层内的金属层，其中，所述CMOS器件、所述第二导电通孔部和所述第二结合件分别与所述金属层连接。
在上述半导体装置中，通过在多层膜上形成有抗粘滞材料层，可以防止该半导体装置发生多层膜的粘滞问题。
进一步地，该半导体装置中的保护层有利于去除形成在第一结合件之上的抗粘滞材料层，便于第一结合件与第二结合件结合。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1A是示意性地示出现有技术中利用Al-Ge结合工艺形成惯性传感器的过程中一个阶段的结构的横截面图。
图1B是示意性地示出现有技术中利用Al-Ge结合工艺形成惯性传感器的过程中一个阶段的结构的横截面图。
图1C是示意性地示出现有技术中利用Al-Ge结合工艺形成惯性传感器的过程中一个阶段的结构的横截面图。
图2是根据本发明一个实施例的半导体装置的制造方法的流程图。
图3A是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图3B是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图3C是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图3D是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图3E是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图3F是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图3G是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图4是示出在烘焙条件下在Al和Si上的接触角测试结果图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
本发明的发明人发现，在经过Al-Ge结合形成惯性传感器后，该惯性传感器中的多层膜容易发生粘滞问题。例如，利用该惯性传感器检测前后运动的加速度时，多层膜之间容易发生左右粘滞问题。又例如，利用该惯性传感器检测上下运动的加速度时，多层膜容易与上下薄膜之间发生上下粘滞问题。
图2是根据本发明一个实施例的半导体装置的制造方法的流程图。
在步骤S202，提供第一半导体结构，该第一半导体结构包括：第一部件，该第一部件包括互相间隔开的多层膜；以及在该第一部件上的第一结合件。例如，该第一结合件的材料可以包括铝或其他结合材料。
在步骤S204，在第一部件上形成抗粘滞材料层，其中，该抗粘滞材料层覆盖在多层膜上。例如，该抗粘滞材料层的材料可以包括：CF3(CF2)7(CH2)2SiCl3(全氟癸基三氯硅烷，以下简称为FDTS)或者其他抗粘滞材料。在一个实施例中，该抗粘滞材料层没有覆盖在第一结合件上。
在步骤S206，提供第二半导体结构，该第二半导体结构包括：第二部件和在该第二部件上的第二结合件。例如，该第二结合件的材料可以包括锗或其他结合材料。
在步骤S208，将第一结合件和第二结合件结合，以将第一部件和第二部件结合在一起。
在该实施例中，通过在多层膜上形成抗粘滞材料层，从而可以解决半导体装置中多层膜的粘滞问题，例如可以防止多层膜发生左右粘滞或上下粘滞问题。
需要说明的是，用于所述制造方法的步骤的上述顺序仅是为了进行说明，本发明的方法的步骤不限于以上具体描述的顺序(例如步骤S206不必须在步骤S202之后，也可以在步骤S202之前)，除非以其它方式特别说明。
本发明的发明人还发现，如果抗粘滞材料层(例如FDTS)形成在第一结合件(例如Al)上，那么将不利于第一结合件与第二结合件(例如Ge)的结合，因此如果抗粘滞材料层形成在了第一结合件上，则需要将该将第一结合件上的抗粘滞材料层去除，但是需要保留形成例如Si材料的多层膜上的抗粘滞材料层。
以抗粘滞材料层为FDTS、第一结合件为Al、第一部件的多层膜为Si为例说明抗粘滞材料层在第一结合件和多层膜上的形成机理。FDTS与Si的形成机理为：两个-OH形成H2O后，FDTS膜与Si表面形成O-Si-O键合。FDTS与Al的形成机理为：由于Al表面容易被氧化成Al2O3，Al2O3容易被腐蚀成AL(OH)3；然后FDTS的-OH与AL(OH)3的-OH形成H2O后，FDTS膜与AL表面容易形成O-Al-O(或者O-Al-FDTS)键合。在FDTS膜与AL表面发生键合后，该FDTS膜与AL表面结合紧密，很难分解，这将会影响后续Al-Ge结合工艺的实施。
图4是示出在烘焙条件下在Al和Si上的接触角测试结果图。其中，纵坐标表示在Al和Si(Al和Si上形成有FTDS)上的水滴的CA(Contact angle，接触角)，横坐标表示Al和FDTS的结合情况以及Si和FDTS的结合情况。由于FTDS是憎水基材料，因此可以通过在待测试样品(即在表面形成有FTDS的Al和Si样品)上滴加水并测量水滴的接触角来检测在Al和Si上的FTDS的分解情况。当水接触到FTDS时，接触角>50度，即如果检测到接触角>50度，则认为Al-FTDS没有分解；当接触角<50度时，则认为Al上已经没有FTDS了，即Al-FTDS已经分解。该图4示出了在Al和Si上的FTDS在不同烘焙条件下的分解情况。本发明的发明人从图4研究发现，Al-FDTS在400℃烘焙5分钟的条件下开始分解，但是没有完全分解。如果需要将Al上的FDTS完全分解，则需要CA降低到50度。
在本发明的实施例中，步骤S204可以包括：对第一结合件的表面进行等离子体处理，以在该第一结合件的表面上形成保护层。可选地，该步骤S204还可以包括：在第一部件和第一结合件之上形成抗粘滞材料层，该抗粘滞材料层覆盖在多层膜和保护层上。可选地，该步骤S204还可以包括：去除抗粘滞材料层的在保护层上的部分。在该实施例中，通过等离子体处理从而使得第一结合件上形成保护层，使得第一结合件不容易与抗粘滞材料层形成键合，例如O-Al-FDTS键合，方便去除在第一结合件上覆盖的抗粘滞材料层。
例如，可以通过以下条件执行上述等离子体处理：向等离子体反应腔室中通入氮气，该腔室内的压强为0.35Pa至1Pa(例如0.5Pa)，射频功率为150瓦至300瓦(例如200瓦)，氮气浓度为40％至60％(例如50％)，偏置电压为-310V至-290V(例如-300V)。在该实施例中，通过对第一结合件(例如Al)表面经过N2等离子体处理后，形成含氮的金属化合物层(例如氮化铝(AlxNy))作为保护层，从而阻止了例如O-Al-FDTS的形成。在该方法中，所述保护层为含氮的金属化合物层。该方法可以有效避免第一结合件(例如Al)上抗粘滞材料层(例如FDTS)残留的问题。
在一个实施例中，通过加热工艺去除所述抗粘滞材料层的在保护层上的部分。例如，该加热工艺所需的温度范围可以为360℃至440℃(例如该温度可以为380℃、400℃或420℃等)。例如，通过加热工艺去除FDTS中覆盖保护层上的部分。这样有利于实施后续第一结合件和第二结合件的结合工艺(例如Al-Ge结合)。
图3A至图3G是示意性地示出根据本发明一个实施例的半导体装置的制造过程中若干阶段的结构的横截面图。下面结合图3A至图3G详细描述根据本发明一个实施例的半导体装置的制造过程。
首先，如图3A所示，提供第一半导体结构。该第一半导体结构包括：第一部件31和在该第一部件31上的第一结合件312。该第一部件31具有互相间隔开的多层膜(例如可以为硅材料)311。例如，该第一结合件312的材料可以为铝。
在一些实施例中，在该提供第一半导体结构的步骤中，如图3A所示，该第一部件31还可以包括：衬底(例如硅衬底)310和在该衬底310上的第一绝缘物层(例如二氧化硅)313。该第一部件31还可以包括：在第一绝缘物层313上的支撑部(例如可以为硅材料)315。该支撑部315包围多层膜311并且与该多层膜连接成一体。其中，该第一绝缘物层313、该支撑部315和该多层膜311形成空腔317。如图3A所示，相邻的膜311间隔开以形成间隙，这些间隙与空腔317相通。
在一些实施例中，在提供第一半导体结构的步骤中，如图3A所示，该第一部件31还可以包括：在第一绝缘物层313的面向空腔317侧的表面上的第一接触件(例如Al)316和穿过支撑部315和该第一绝缘物层313的一部分且与该第一接触件316连接的第一导电通孔部314。例如可以通过第一通孔穿过支撑部和第一绝缘物层的一部分。该第一导电通孔部314可以包括：在该第一通孔侧壁上的第一通孔绝缘物层(例如二氧化硅)3141和填充第一通孔且被第一通孔绝缘物层3141包围的第一通孔金属件3142。该第一结合件312形成在支撑部315上。该第一结合件312与第一导电通孔部314连接。
可选地，如图3A所示，该第一部件31还可以包括：贯穿支撑部的第三通孔318。该第三通孔318可以用于将不同的芯片(chip)分开。
接下来，如图3B所示，对第一结合件311的表面进行等离子体处理，以在该第一结合件311的表面上形成保护层330。该保护层330的厚度范围可以为至(例如该保护层的厚度可以为 或等)。例如可以对第一结合件的表面进行氮气等离子体处理，从而在第一结合件312的表面形成含氮的金属化合物层(例如AlxNy)作为保护层330，该保护层可以防止第一结合件与抗粘滞材料层(后续将形成)形成键合，例如O-Al-FDTS键合，便于后续去除该保护层上的抗粘滞材料层。
接下来，如图3C所示，例如通过分子气相沉积工艺在第一部件31和第一结合件311上形成抗粘滞材料层340，该抗粘滞材料层340覆盖在多层膜311和保护层330上。该抗粘滞材料层可以为FDTS。其中，在该步骤中，如图3C所示，该抗粘滞材料层340可以通过间隙形成在所述多层膜311的表面上。
接下来，如图3D所示，例如通过加热工艺去除该抗粘滞材料层340的在保护层330上的部分。例如，该加热工艺所需的温度范围可以为360℃至440℃(例如该温度可以为380℃、400℃或420℃等)。
这里，该加热温度不会将形成在多层膜311上的抗粘滞材料层去除，从而使得剩余的抗粘滞材料层保留在多层膜311上。
接下来，可选地，如图3E所示，通过等离子体处理工艺对第一结合件表面、第一部件31表面和抗粘滞材料层340表面进行清洁处理。该处理便于后续步骤中将第一结合件与第二结合件进行结合操作。
接下来，如图3F所示，提供第二半导体结构。该第二半导体结构包括：第二部件32和在该第二部件32上的第二结合件321。例如，该第二结合件321的材料可以为锗。
在一些实施例中，在提供第二半导体结构的步骤中，如图3F所示，该第二部件32可以包括：CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)器件320(例如该CMOS器件形成在晶片上)。该第二部件32还可以包括：在该CMOS器件上表面上的第二绝缘物层(例如二氧化硅)322。其中，第二结合件321形成在该第二绝缘物层322上。该第二部件32还可以包括：在该CMOS器件下表面上的第三绝缘物层(例如二氧化硅)323。该第二部件32还可以包括：在该第三绝缘物层323上的第二接触件(例如Al)325。该第二部件32还可以包括：穿过该CMOS器件320和该第三绝缘物层323且与该第二接触件325连接的第二导电通孔部324。例如可以通过第二通孔穿过CMOS器件320和第三绝缘物层323。该第二导电通孔部324可以包括：在该第二通孔侧壁上的第二通孔绝缘物层(例如二氧化硅)3241和填充第二通孔且被第二通孔绝缘物层3241包围的第二通孔金属件3242。
可选地，该第二部件32还可以包括：在第二接触件325的部分上的PBO(Poly-p-phenylene ben-zobisthiazole，聚对苯撑苯并二恶唑)层326，该PBO层326具有露出第二接触件325的一部分的开口3261。后续的工艺中，可以通孔该开口3261在第二接触件325上进行植球工艺操作。
可选地，该第二部件32还可以包括：位于第二绝缘物层322内的金属层(例如Al或Cu等)327。该金属层327可以用作金属连线。其中，CMOS器件、第二导电通孔部324和第二结合件321分别与该金属层327连接。
这里需要说明的是，虽然在图中所示的截面上没有示出CMOS器件、第二导电通孔部和第二结合件分别与该金属层连接，但是本领域技术人员应该明白，在图中未示出的其他截面上，该CMOS器件、该第二导电通孔部和该第二接触件可以分别与该金属层连接。
接下来，如图3G所示，将第一结合件311和第二结合件321结合，以将第一部件31和第二部件32结合在一起，从而形成根据本发明一个实施例的半导体装置，例如惯性传感器。
至此，提供了根据本发明一个实施例的半导体装置的制造方法。在该方法中，通过在多层膜上形成抗粘滞材料层，从而解决了现有技术中半导体器件的多层膜的粘滞问题。进一步地，通过在形成抗粘滞材料层之前，对第一结合件进行等离子体处理形成保护层，从而便于在后续步骤中去除形成在第一结合件之上的抗粘滞材料层，从而便于第一结合件和第二结合件的结合操作。
由本发明实施例的制造方法，还形成了一种半导体装置。例如如图3G所示，该半导体装置包括：第一部件31，该第一部件31包括互相间隔开的多层膜311。该半导体装置还包括：在第一部件31上的第一结合件312和在第一部件31上的抗粘滞材料层340。其中，该抗粘滞材料层340覆盖在该多层膜311上。在一个实施例中，该抗粘滞材料层340没有覆盖在第一结合件312上。该半导体装置包括：第二部件32和在该第二部件32上的第二结合件321。其中，该第一结合件312和该第二结合件321结合在一起。
在该实施例中，通过在多层膜上形成有抗粘滞材料层，可以防止该半导体装置发生多层膜的粘滞问题。
例如，第一结合件312的材料可以包括铝等；第二结合件321的材料可以包括锗等。例如，该抗粘滞材料层340的材料可以包括：CF3(CF2)7(CH2)2SiCl3。
在本发明的实施例中，如图3G所示，该半导体装置还可以包括：位于第一结合件312和第二结合件321之间的保护层330。该保护层330可以为含氮的金属化合物层，例如氮化铝(AlxNy)。该保护层有利于去除形成在第一结合件之上的抗粘滞材料层，便于第一结合件与第二结合件结合。
在一个实施例中，如图3G所示，该第一部件31还可以包括：衬底310；在该衬底310上的第一绝缘物层313；以及在该第一绝缘物层313上的支撑部315。该支撑部315包围多层膜311并且与该多层膜311连接成一体。其中，该第一绝缘物层313、该支撑部315和该多层膜311形成空腔317。相邻的膜311间隔开以形成间隙，该间隙与空腔317相通。其中，抗粘滞材料层340通过该间隙形成在该多层膜311的表面上。
在一个实施例中，如图3G所示，该第一部件31还可以包括：在第一绝缘物层313的面向空腔317侧的表面上的第一接触件316；以及穿过该支撑部315和该第一绝缘物层313的一部分且与该第一接触件316连接的第一导电通孔部314。例如可以通过第一通孔穿过支撑部和第一绝缘物层的一部分。该第一导电通孔部314可以包括：在该第一通孔侧壁上的第一通孔绝缘物层(例如二氧化硅)3141和填充第一通孔且被第一通孔绝缘物层3141包围的第一通孔金属件3142。该第一结合件312位于该支撑部315上。该第一结合件312与该第一导电通孔部314连接。
可选地，如图3A所示，该第一部件31还可以包括：贯穿支撑部的第三通孔318。该第三通孔318可以用于将不同的芯片分开。
在一些实施例中，如图3G所示，该第二部件32可以包括：CMOS器件320(例如该CMOS器件可以形成在晶片上)。该第二部件32还可以包括：在该CMOS器件320上表面上的第二绝缘物层(例如二氧化硅)322。其中，第二结合件321形成在该第二绝缘物层322上。该第二部件32还可以包括：在该CMOS器件下表面上的第三绝缘物层(例如二氧化硅)323。该第二部件32还可以包括：在该第三绝缘物层323上的第二接触件325。该第二部件32还可以包括：穿过该CMOS器件320和该第三绝缘物层323且与该第二接触件325连接的第二导电通孔部324。例如可以通过第二通孔穿过CMOS器件320和第三绝缘物层323。该第二导电通孔部324可以包括：在该第二通孔侧壁上的第二通孔绝缘物层(例如二氧化硅)3241和填充第二通孔且被第二通孔绝缘物层3241包围的第二通孔金属件3242。
可选地，该第二部件32还可以包括：在第二接触件325的部分上的PBO层326，该PBO层326具有露出第二接触件325的一部分的开口3261。后续的工艺中，可以通孔该开口3261在第二接触件325上进行植球工艺操作。
可选地，该第二部件32还可以包括：位于第二绝缘物层322内的金属层(例如Al或Cu等)327。该金属层327可以用作金属连线。其中，CMOS器件、第二导电通孔部324和第二结合件321分别与该金属层327连接。
图3G所示的半导体装置可以用作惯性传感器。当用该惯性传感器检测加速度时，多层膜311发生形变，从而产生电容信号，该电容信号经过第一接触件316、第一导电通孔部314、第二结合件321和金属层327传输到CMOS器件320，该CMOS器件还可以连接到放大器等(图中未示出)，从而将电容信号传输到放大器等。另外，该电容信号还可以经过第一接触件316、第一导电通孔部314、第二结合件321、金属层327、第二导电通孔部324和第二接触件325传输给其他的外联器件。最终通过该惯性传感器实现了对加速度的检测。
至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (18)

1.一种半导体装置的制造方法，其特征在于，包括：
提供第一半导体结构，所述第一半导体结构包括：第一部件，所述第一部件包括互相间隔开的多层膜；以及在所述第一部件上的第一结合件；
在所述第一部件上形成抗粘滞材料层，其中，所述抗粘滞材料层覆盖在所述多层膜上；
提供第二半导体结构，所述第二半导体结构包括：第二部件和在所述第二部件上的第二结合件；以及
将所述第一结合件和所述第二结合件结合，以将所述第一部件和所述第二部件结合在一起。
2.根据权利要求1所述的方法，其特征在于，在所述第一部件上形成抗粘滞材料层的步骤包括：
对所述第一结合件的表面进行等离子体处理，以在所述第一结合件的表面上形成保护层；
在所述第一部件和所述第一结合件之上形成抗粘滞材料层，所述抗粘滞材料层覆盖在所述多层膜和所述保护层上；以及
去除所述抗粘滞材料层的在所述保护层上的部分。
3.根据权利要求2所述的方法，其特征在于，
通过以下条件执行所述等离子体处理：向等离子体反应腔室中通入氮气，所述腔室内的压强为0.35Pa至1Pa，射频功率为150瓦至300瓦，氮气浓度为40％至60％，偏置电压为-310V至-290V；
其中，所述保护层为含氮的金属化合物层。
4.根据权利要求2所述的方法，其特征在于，
通过加热工艺去除所述抗粘滞材料层的在所述保护层上的部分。
5.根据权利要求4所述的方法，其特征在于，
所述加热工艺所需的温度范围为360℃至440℃。
6.根据权利要求1所述的方法，其特征在于，
所述第一结合件的材料包括铝；
所述第二结合件的材料包括锗。
7.根据权利要求1所述的方法，其特征在于，
所述抗粘滞材料层的材料包括：CF3(CF2)7(CH2)2SiCl3。
8.根据权利要求1所述的方法，其特征在于，
在提供第一半导体结构的步骤中，所述第一部件还包括：
衬底；
在所述衬底上的第一绝缘物层；以及
在所述第一绝缘物层上的支撑部，所述支撑部包围所述多层膜并且与所述多层膜连接成一体；其中，所述第一绝缘物层、所述支撑部和所述多层膜形成空腔，相邻的所述膜间隔开以形成间隙，所述间隙与所述空腔相通；
其中，在所述第一部件上形成抗粘滞材料层的步骤中，所述抗粘滞材料层通过所述间隙形成在所述多层膜的表面上。
9.根据权利要求8所述的方法，其特征在于，
在提供第一半导体结构的步骤中，所述第一部件还包括：
在所述第一绝缘物层的面向所述空腔侧的表面上的第一接触件；以及
穿过所述支撑部和所述第一绝缘物层的一部分且与所述第一接触件连接的第一导电通孔部；
其中，所述第一结合件形成在所述支撑部上，所述第一结合件与所述第一导电通孔部连接。
10.根据权利要求1所述的方法，其特征在于，
在提供第二半导体结构的步骤中，所述第二部件包括：
互补金属氧化物半导体CMOS器件；
在所述CMOS器件上表面上的第二绝缘物层，其中，所述第二结合件形成在所述第二绝缘物层上；
在所述CMOS器件下表面上的第三绝缘物层；
在所述第三绝缘物层上的第二接触件；
穿过所述CMOS器件和所述第三绝缘物层且与所述第二接触件连接的第二导电通孔部；以及
位于所述第二绝缘物层内的金属层，其中，所述CMOS器件、所述第二导电通孔部和所述第二结合件分别与所述金属层连接。
11.一种半导体装置，其特征在于，包括：
第一部件，所述第一部件包括互相间隔开的多层膜；
在所述第一部件上的第一结合件；
在所述第一部件上的抗粘滞材料层，其中，所述抗粘滞材料层覆盖在所述多层膜上；
第二部件；以及
在所述第二部件上的第二结合件；
其中，所述第一结合件和所述第二结合件结合在一起。
12.根据权利要求11所述的半导体装置，其特征在于，
所述第一结合件的材料包括铝；
所述第二结合件的材料包括锗。
13.根据权利要求11所述的半导体装置，其特征在于，
所述抗粘滞材料层的材料包括：CF3(CF2)7(CH2)2SiCl3。
14.根据权利要求11所述的半导体装置，其特征在于，还包括：
位于所述第一结合件和所述第二结合件之间的保护层。
15.根据权利要求14所述的半导体装置，其特征在于，
所述保护层为含氮的金属化合物层。
16.根据权利要求11所述的半导体装置，其特征在于，所述第一部件还包括：
衬底；
在所述衬底上的第一绝缘物层；以及
在所述第一绝缘物层上的支撑部，所述支撑部包围所述多层膜并且与所述多层膜连接成一体；其中，所述第一绝缘物层、所述支撑部和所述多层膜形成空腔，相邻的所述膜间隔开以形成间隙，所述间隙与所述空腔相通；
其中，所述抗粘滞材料层通过所述间隙形成在所述多层膜的表面上。
17.根据权利要求16所述的半导体装置，其特征在于，所述第一部件还包括：
在所述第一绝缘物层的面向所述空腔侧的表面上的第一接触件；以及
穿过所述支撑部和所述第一绝缘物层的一部分且与所述第一接触件连接的第一导电通孔部；
其中，所述第一结合件位于所述支撑部上，所述第一结合件与所述第一导电通孔部连接。
18.根据权利要求11所述的半导体装置，其特征在于，所述第二部件包括：
CMOS器件；
在所述CMOS器件上表面上的第二绝缘物层，其中，所述第二结合件形成在所述第二绝缘物层上；
在所述CMOS器件下表面上的第三绝缘物层；
在所述第三绝缘物层上的第二接触件；
穿过所述CMOS器件和所述第三绝缘物层且与所述第二接触件连接的第二导电通孔部；以及
位于所述第二绝缘物层内的金属层，其中，所述CMOS器件、所述第二导电通孔部和所述第二结合件分别与所述金属层连接。
CN201710158486.5A 2017-03-17 2017-03-17 半导体装置及其制造方法 Pending CN108622849A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710158486.5A CN108622849A (zh) 2017-03-17 2017-03-17 半导体装置及其制造方法
US15/923,648 US10351421B2 (en) 2017-03-17 2018-03-16 Semiconductor device and manufacture thereof
US16/432,269 US10633247B2 (en) 2017-03-17 2019-06-05 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710158486.5A CN108622849A (zh) 2017-03-17 2017-03-17 半导体装置及其制造方法

Publications (1)

Publication Number Publication Date
CN108622849A true CN108622849A (zh) 2018-10-09

Family

ID=63520994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710158486.5A Pending CN108622849A (zh) 2017-03-17 2017-03-17 半导体装置及其制造方法

Country Status (2)

Country Link
US (2) US10351421B2 (zh)
CN (1) CN108622849A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111924798A (zh) * 2020-07-22 2020-11-13 中国电子科技集团公司第十三研究所 基于多层膜沉积的寻迹式线宽标准样片及其制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102112390A (zh) * 2008-07-30 2011-06-29 罗伯特.博世有限公司 封装mems-晶片的方法和mems-晶片
CN102530851A (zh) * 2010-12-09 2012-07-04 台湾积体电路制造股份有限公司 用于接合工艺的自去除抗粘附涂料
US20150266722A1 (en) * 2011-10-24 2015-09-24 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS Structures and Methods for Forming the Same
US20160068386A1 (en) * 2013-06-05 2016-03-10 Invensense, Inc. Capacitive sensing structure with embedded acoustic channels
US20160185592A1 (en) * 2014-12-26 2016-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of Selectively Removing an Anti-Stiction Layer on a Eutectic Bonding Area
CN105845589A (zh) * 2015-01-14 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN106115602A (zh) * 2016-07-01 2016-11-16 杭州士兰集成电路有限公司 Mems器件及其制造方法
CN106115607A (zh) * 2016-06-30 2016-11-16 杭州士兰集成电路有限公司 Mems器件及其制造方法
CN106365104A (zh) * 2016-09-23 2017-02-01 杭州士兰集成电路有限公司 Mems器件制造方法及mems器件
CN106458574A (zh) * 2014-02-17 2017-02-22 罗伯特·博世有限公司 用于制造微机械结构元件的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9884755B2 (en) * 2016-01-26 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Rough anti-stiction layer for MEMS device
US10112822B2 (en) * 2017-02-16 2018-10-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102112390A (zh) * 2008-07-30 2011-06-29 罗伯特.博世有限公司 封装mems-晶片的方法和mems-晶片
CN102530851A (zh) * 2010-12-09 2012-07-04 台湾积体电路制造股份有限公司 用于接合工艺的自去除抗粘附涂料
US20150266722A1 (en) * 2011-10-24 2015-09-24 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS Structures and Methods for Forming the Same
US20160068386A1 (en) * 2013-06-05 2016-03-10 Invensense, Inc. Capacitive sensing structure with embedded acoustic channels
CN106458574A (zh) * 2014-02-17 2017-02-22 罗伯特·博世有限公司 用于制造微机械结构元件的方法
US20160185592A1 (en) * 2014-12-26 2016-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of Selectively Removing an Anti-Stiction Layer on a Eutectic Bonding Area
CN105845589A (zh) * 2015-01-14 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN106115607A (zh) * 2016-06-30 2016-11-16 杭州士兰集成电路有限公司 Mems器件及其制造方法
CN106115602A (zh) * 2016-07-01 2016-11-16 杭州士兰集成电路有限公司 Mems器件及其制造方法
CN106365104A (zh) * 2016-09-23 2017-02-01 杭州士兰集成电路有限公司 Mems器件制造方法及mems器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111924798A (zh) * 2020-07-22 2020-11-13 中国电子科技集团公司第十三研究所 基于多层膜沉积的寻迹式线宽标准样片及其制备方法
CN111924798B (zh) * 2020-07-22 2023-05-16 中国电子科技集团公司第十三研究所 基于多层膜沉积的寻迹式线宽标准样片及其制备方法

Also Published As

Publication number Publication date
US10633247B2 (en) 2020-04-28
US20180265352A1 (en) 2018-09-20
US10351421B2 (en) 2019-07-16
US20190284044A1 (en) 2019-09-19

Similar Documents

Publication Publication Date Title
TWI443723B (zh) 複合晶圓半導體元件及其形成方法
US9738516B2 (en) Structure to reduce backside silicon damage
US6232150B1 (en) Process for making microstructures and microstructures made thereby
CN103964365B (zh) 用于密封环结构的方法和装置
CN105247678B (zh) 具有暴露的传感器阵列的传感器封装以及制造其的方法
JP4885956B2 (ja) 微小電気機械システムのパッケージング及び配線
KR100757695B1 (ko) 부품 및 이의 제조 방법
US9561954B2 (en) Method of fabricating MEMS devices having a plurality of cavities
US20130001710A1 (en) Process for a sealed mems device with a portion exposed to the environment
KR101938454B1 (ko) Ｍｅｍｓ 챔버 압력 제어를 위한 히터 설계
US9090452B2 (en) Mechanism for forming MEMS device
KR20100039814A (ko) 웨이퍼 레벨의 밀폐형 인터페이스 칩 구현 시스템 및 방법
US20150232329A1 (en) Method for eutectic bonding of two carrier devices
US10199519B2 (en) Method of making a sensor package with cooling feature
TWI770030B (zh) 用於具有雙鑲嵌所形成的電極之微機電裝置的方法和系統
TWI703083B (zh) 用於封閉式微機電系統裝置之內部阻障及製造微機電系統裝置的方法
US5879572A (en) Method of protecting silicon wafers during wet chemical etching
US6770503B1 (en) Integrated packaging of micromechanical sensors and associated control circuits
CN108622849A (zh) 半导体装置及其制造方法
TWI418002B (zh) 晶片封裝體及其製造方法
US20160229687A1 (en) Chip package and fabrication method thereof
CN104934365B (zh) 一种半导体器件的制作方法
US20180090622A1 (en) A method and apparatus for providing a transistor
US7598164B2 (en) Method for direct bonding of metallic conductors to a ceramic substrate
US9828241B2 (en) Manufacturing method of micro-electro-mechanical system sensor capable of preventing diffusion phenomenon and reflow phenomenon

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181009

RJ01 Rejection of invention patent application after publication