CN108615704A - 一种硅通孔互连的制作工艺、由此形成的硅通孔互连结构及其应用 - Google Patents

一种硅通孔互连的制作工艺、由此形成的硅通孔互连结构及其应用 Download PDF

Info

Publication number
CN108615704A
CN108615704A CN201810261142.1A CN201810261142A CN108615704A CN 108615704 A CN108615704 A CN 108615704A CN 201810261142 A CN201810261142 A CN 201810261142A CN 108615704 A CN108615704 A CN 108615704A
Authority
CN
China
Prior art keywords
silicon
polysilicon
manufacture craft
silicon wafer
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810261142.1A
Other languages
English (en)
Other versions
CN108615704B (zh
Inventor
豆传国
杨恒
孙珂
戈肖鸿
吴燕红
李昕欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201810261142.1A priority Critical patent/CN108615704B/zh
Publication of CN108615704A publication Critical patent/CN108615704A/zh
Application granted granted Critical
Publication of CN108615704B publication Critical patent/CN108615704B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种硅通孔互连的制作工艺，包括以下步骤：S1，在硅圆片的盲孔中形成多晶硅填充结构，在多晶硅填充结构的第一表面形成阻挡层结构；S2，减薄该硅圆片，使得该盲孔形成为硅通孔结构；S3，在多晶硅填充结构的与第一表面相对的第二表面形成金属电极结构；S4，在金属电极结构上形成金凸点；S5，加热硅圆片，使得金与多晶硅填充结构在硅通孔结构中形成金硅合金结构。本发明还涉及一种由此形成的硅通孔互连结构。本发明又涉及一种硅通孔互连结构的应用。根据本发明的硅通孔互连的制作工艺、由此形成的硅通孔互连结构及其应用，结合了多晶硅TSV孔径小的优点，降低了硅通孔互连结构的寄生电阻。

Description

一种硅通孔互连的制作工艺、由此形成的硅通孔互连结构及 其应用
技术领域
本发明涉及一种硅通孔互连的制作工艺与结构，可用于集成电路器件或微机械系统器件的三维封装，属集成电路、微机械系统器件封装领域。
背景技术
随着集成电路不断向小型化、高密度和三维堆叠技术的发展，利用硅通孔(Through Silicon Via,TSV)制作的互连技术已成为半导体行业先进的技术之一。所谓TSV技术是通过硅晶片的通孔建立了从硅晶片的正面到背面的垂直电连接，从而实现了芯片与芯片、晶圆与晶圆多层堆叠之间的垂直导通，极大提高了封装密度和自由度，为三维堆叠技术提供了一种方法。
在集成电路制造过程中，TSV的制作方法根据制作工艺阶段的不同主要划分为两种。一种是在制作集成电路中器件之前，就完成通孔的制作，这种方法被称为Via-first，这种方法一般通过填充多晶硅作为通孔互连结构，与集成电路工艺兼容性好；多晶硅TSV的孔径深宽比由深反应离子刻蚀工艺决定，可达25：1；此外，通孔侧壁绝缘层可通过高温氧化等工艺制作，易于实现；但该方法的缺点主要是填充的多晶硅寄生电阻比较大。
TSV另外一种制作方法是先制作集成电路，然后再制作通孔，这种方法被称为Via-last，这种方法主要通过电镀金属(一般为铜)作为通孔互连结构，金属作为通孔互连，引入的寄生电阻要比填充多晶硅结构的寄生电阻小的多；但是，该制作方法是在制作集成电路之后，通孔侧壁绝缘层不能通过高温工艺实现，制作难度大，绝缘层质量不高；金属TSV的深宽比目前在10:1左右，相对多晶硅TSV孔径较大；另外电镀金属为固相扩散方式，过程慢，难以实现穿通硅片的掺杂。
发明内容
为了解决现有技术中存在的硅孔互连结构寄生电阻大，绝缘层质量不高，金属TSV孔径大，制作难度大，时间长的问题。本发明提供一种新的硅通孔互连的制作工艺与结构结合了多晶硅TSV和金属TSV的优点，同时又避免了上述的两种TSV的缺点。
根据本发明的一种硅通孔互连的制作工艺，包括以下步骤：S1，在硅圆片的盲孔中形成多晶硅填充结构，在多晶硅填充结构的第一表面形成阻挡层结构；S2，减薄该硅圆片，使得该盲孔形成为硅通孔结构；S3，在多晶硅填充结构的与第一表面相对的第二表面形成金属电极结构；S4，在金属电极结构上形成金凸点；S5，加热硅圆片，使得金与多晶硅填充结构在硅通孔结构中形成金硅合金结构。
步骤S1包括：S11，提供一硅圆片，在该硅圆片上形成盲孔，在该盲孔区域形成第一绝缘层结构；S12，在盲孔中填充多晶硅形成多晶硅填充结构；S13，在多晶硅填充结构的第一表面形成阻挡层结构。
步骤S11包括为：通过深反应离子刻蚀形成盲孔，通过高温氧化或低压化学气相沉积盲孔区域，经过刻蚀形成第一绝缘层结构。
阻挡层结构铬、铂、金或钛、铂、金复合结构。其中，多晶硅通孔深宽比由深反应离子刻蚀工艺决定，可达25：1，而金属通孔的深宽比目前在10：1左右。
步骤S3包括：在硅圆片的背面形成第二绝缘层结构，然后在该第二绝缘层结构上形成金属电极结构。
金属电极结构为金钛复合结构。
步骤S4包括：采用金丝球焊方式或者电镀金方式在金属电极结构上形成金凸点。金属电极结构很薄，步骤S4形成的金凸点作为后续形成金硅合金结构的主要来源。
其中，步骤S5的温度不低于金硅共融温度，该金硅共融温度约为365℃。应该理解，该温度应当低于集成电路耐受温度。金硅接触面会发生金硅共融，形成金硅熔融液体，该熔融液体迅速扩展，直至金属阻挡层停止，冷却后在通孔内形成金硅合金结构，降低了硅孔互连结构的寄生电阻。
本发明提供一种根据硅通孔互连的制作工艺形成的硅通孔互连结构。
根据本发明提供一种硅通孔互连结构的应用。
该硅通孔互连结构与集成电路相连。
其中，在步骤S1中的硅圆片上引入集成电路，然后将其与阻挡层结构连接。
该硅通孔互连结构与微机电系统相连。
其中，在步骤S1中的硅圆片上引入微机电系统，然后将其与阻挡层结构连接。
总之，根据本发明的硅通孔互连的制作工艺、由此形成的硅通孔互连结构及其应用，结合了多晶硅TSV孔径小的优点，降低了硅通孔互连结构的寄生电阻。通孔侧壁绝缘层可通过高温工艺制作，易于实现，且绝缘层结构致密、绝缘特性好。本发明提供的硅通孔互连制作过程金硅熔融是低温工艺对已制作电路元件没有影响。
附图说明
图1A是通过集成电路工艺在硅圆片上制作硅盲孔、绝缘层结构示意图；
图1B是低压化学气相积沉工艺在盲孔内填充多晶硅结构示意图；
图1C是硅圆片正面通过集成电路工艺制作集成电路示意图；
图1D是硅盲孔正面上制作金属阻挡层示意图；
图1E是硅圆片背面减薄示意图；
图1F是硅圆片背面制作绝缘层结构示意图；
图1G是硅通孔背面制作金属电极结构示意图；
图1H是金属电极结构上植金凸点示意图；
图1I是金与多晶硅共融形成合金结构示意图；
图2A是正面制作MEMS器件示意图，；
图2B是硅圆片切割成芯片示意图；
图2C是金硅熔融形成合金填充结构示意图；
图2D是二次形成金凸点示意图。
其中：
1，1’、硅圆片
2，2’、第一绝缘层结构
3，3’、金硅合金结构
4、集成电路
5，5’、阻挡层结构
6，6’、第二绝缘层结构
7，7’、金属电极结构
8，8’、金凸点
9、金硅熔融溶液
10，10’、多晶硅填充结构
11、盲孔
12、MEMS器件
具体实施方式
下面将结合本申请的具体实施方式，对本申请的技术方案进行详细的说明，但如下实施例仅是用以理解本申请，而不能限制本申请，本申请中的实施例及实施例中的特征可以相互组合，本申请可以由权利要求限定和覆盖的多种不同方式实施。
实施例1
参见图1A，根据本发明的一种硅通孔互连的制作工艺包括步骤(1)：提供一硅圆片1，其具有相对的正面和背面，在正面通过深反应离子刻蚀形成盲孔11，通过高温氧化盲孔区域的硅圆片1后经过刻蚀形成第一绝缘层结构2。
参见图1B，根据本发明的一种硅通孔互连的制作工艺包括步骤(2)：通过低压化学气相沉积，在盲孔11中填充多晶硅以形成多晶硅填充结构10。
参见图1C，根据本发明的一种硅通孔互连的制作工艺包括步骤(3)：通过集成电路工艺，在硅圆片1的正面的相邻的多晶硅填充结构10之间形成集成电路4。
参见图1D，根据本发明的一种硅通孔互连的制作工艺包括步骤(4)：通过刻蚀去除多晶硅填充结构10的表面具有的氧化层，然后通过溅射工艺在第一绝缘层结构2和多晶硅填充结构10的第一表面形成阻挡层结构5，然后将集成电路4连接至该阻挡层结构5。在本实施例中，该阻挡层结构5为铬、铂、金复合结构。
参见图1E，根据本发明的一种硅通孔互连的制作工艺包括步骤(5)：从硅圆片1的背面减薄硅圆片1到一厚度，使得该盲孔11形成为硅通孔结构，也就是让多晶硅填充结构10露出，然后抛光硅圆片1的背面。在本实施例中，该硅通孔结构的深宽比为25：1。如此，保留多晶硅通孔孔径小的优点。
参见图1F，根据本发明的一种硅通孔互连的制作工艺包括步骤(6)：通过化学气相沉积和刻蚀工艺在硅圆片1的背面形成第二绝缘层结构6。其中，多晶硅填充结构10的第二表面无绝缘层结构。
参见图1G，根据本发明的一种硅通孔互连的制作工艺包括步骤(7)：通过溅射工艺在硅通孔结构区域的多晶硅填充结构10和第二绝缘层结构6的第二表面形成金属电极结构7。
参见图1H，根据本发明的一种硅通孔互连的制作工艺包括步骤(8)：利用金丝球焊在金属电极结构7上形成金凸点8。
参见图1I，根据本发明的一种硅通孔互连的制作工艺包括步骤(9)：将硅圆片1加热至365℃，保持20分钟，硅通孔结构内形成低寄生电阻的金硅合金结构3。
由此，根据本发明的工艺形成的硅通孔互连结构，包括硅圆片1、第一绝缘层结构2、金硅合金结构3、集成电路4、阻挡层结构5、第二绝缘层结构6、金属电极结构7和金凸点8，如图1I所示。其中，硅圆片1具有相对的正面和背面。硅圆片1上设置硅通孔，集成电路元件4位于硅圆片1的正面的各硅通孔之间。第一绝缘层结构2位于硅通孔的侧壁延伸至硅圆片1的正面。第二绝缘层结构6位于硅圆片1的背面。阻挡层结构5设置在第一绝缘层结构2上，与集成电路4连接。在阻挡层5的相对位置，硅圆片背面的绝缘层结构6上设置有金属电极结构7，其上设置有金凸点8。金硅合金结构3在硅通孔内部自第一绝缘层结构2表面径向向内填充。
实施例2
根据本发明的制作工艺得到的硅通孔互连结构的应用还可以将集成电路4替换为微机电系统(MEMS)，其具体步骤与上一实施例类似，以下仅说明其与上一实施例不同的地方。
如图2A所示，在步骤(3)中，在硅圆片1’的正面的相邻的多晶硅填充结构10’之间形成MEMS器件12。
如图2B所示，在步骤(7)中，在形成金属电极结构7’之后将硅圆片1’切割成若干芯片。
如图2C所示，在步骤(9)中，将加热时间调整为25分钟。如果需要的话，也可以在硅通孔结构内形成低寄生电阻的金硅合金结构3后将金凸点8拍平，二次植入金凸点，以满足其他应用，如图2D所示。
以上所述的，仅为本发明的较佳实施例，并非用以限定本发明的范围，本发明的上述实施例还可以做出各种变化。即凡是依据本发明的权利要求书及说明书内容所作的简单、等效变化与修饰，皆落入本发明的权利要求保护范围。本发明未详尽描述的均为常规技术内容。

Claims (14)

1.一种硅通孔互连的制作工艺，其特征在于，该制作工艺包括以下步骤：
S1，在硅圆片的盲孔中形成多晶硅填充结构，在多晶硅填充结构的第一表面形成阻挡层结构；
S2，减薄该硅圆片，使得该盲孔形成为硅通孔结构；
S3，在多晶硅填充结构的与第一表面相对的第二表面形成金属电极结构；
S4，在金属电极结构上形成金凸点；
S5，加热硅圆片，使得金与多晶硅填充结构在硅通孔结构中形成金硅合金结构。
2.根据权利要求1所述的制作工艺，其特征在于，所述步骤S1包括：
S11，提供一硅圆片，在该硅圆片上形成盲孔，在该盲孔区域形成第一绝缘层结构；
S12，在盲孔中填充多晶硅形成多晶硅填充结构；
S13，在多晶硅填充结构的第一表面形成阻挡层结构。
3.根据权利要求1所述的制作工艺，其特征在于，所述步骤S11包括为：通过深反应离子刻蚀形成盲孔，通过高温氧化或低压化学气相沉积盲孔区域经过刻蚀形成第一绝缘层结构。
4.根据权利要求1所述的制作工艺，其特征在于，阻挡层结构为铬、铂和金或钛、铂、金复合结构。
5.根据权利要求1所述的制作工艺，其特征在于，所述步骤S3包括：在硅圆片的背面形成第二绝缘层结构，然后在该第二绝缘层结构上形成金属电极结构。
6.根据权利要求1所述的制作工艺，其特征在于，金属电极结构为金钛复合结构。
7.根据权利要求1所述的制作工艺，其特征在于，所述步骤S4包括：采用金丝球焊方式或电镀金方式在金属电极结构上形成金凸点。
8.根据权利要求1所述的制作工艺，其特征在于，所述步骤S5的温度为不低于365℃。
9.一种根据权利要求1-8中任一项所述的制作工艺形成的硅通孔互连结构。
10.一种根据权利要求9所述的硅通孔互连结构的应用。
11.根据权利要求10所述的应用，其特征在于，该硅通孔互连结构与集成电路相连。
12.根据权利要求11所述的应用，其特征在于，在所述步骤S1中的硅圆片上引入集成电路，然后将其与阻挡层结构连接。
13.根据权利要求9所述的应用，其特征在于，该硅通孔互连结构与微机电系统相连。
14.根据权利要求13所述的应用，其特征在于，在所述步骤S1中的硅圆片上引入微机电系统，然后将其与阻挡层结构连接。
CN201810261142.1A 2018-03-27 2018-03-27 一种硅通孔互连的制作工艺、由此形成的硅通孔互连结构及其应用 Active CN108615704B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810261142.1A CN108615704B (zh) 2018-03-27 2018-03-27 一种硅通孔互连的制作工艺、由此形成的硅通孔互连结构及其应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810261142.1A CN108615704B (zh) 2018-03-27 2018-03-27 一种硅通孔互连的制作工艺、由此形成的硅通孔互连结构及其应用

Publications (2)

Publication Number Publication Date
CN108615704A true CN108615704A (zh) 2018-10-02
CN108615704B CN108615704B (zh) 2020-05-08

Family

ID=63659049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810261142.1A Active CN108615704B (zh) 2018-03-27 2018-03-27 一种硅通孔互连的制作工艺、由此形成的硅通孔互连结构及其应用

Country Status (1)

Country Link
CN (1) CN108615704B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074544A (zh) * 2009-10-22 2011-05-25 台湾积体电路制造股份有限公司 具有虚拟结构的硅通孔及其形成方法
CN102318041A (zh) * 2009-02-17 2012-01-11 埃托特克德国有限公司 用于电沉积铜的工艺,在穿硅通孔(tsv)中的芯片间、芯片到晶片间和晶片间的互连
CN105393345A (zh) * 2013-05-20 2016-03-09 伊文萨思公司 金属无pvd传导结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102318041A (zh) * 2009-02-17 2012-01-11 埃托特克德国有限公司 用于电沉积铜的工艺,在穿硅通孔(tsv)中的芯片间、芯片到晶片间和晶片间的互连
CN102074544A (zh) * 2009-10-22 2011-05-25 台湾积体电路制造股份有限公司 具有虚拟结构的硅通孔及其形成方法
CN105393345A (zh) * 2013-05-20 2016-03-09 伊文萨思公司 金属无pvd传导结构

Also Published As

Publication number Publication date
CN108615704B (zh) 2020-05-08

Similar Documents

Publication Publication Date Title
US9240348B2 (en) Method of making a semiconductor device package
TWI624006B (zh) 用於成品率改善的使用銅合金的混合鍵
CN202275807U (zh) 管芯到管芯键合系统
US9087878B2 (en) Device with through-silicon via (TSV) and method of forming the same
US7056813B2 (en) Methods of forming backside connections on a wafer stack
US8809123B2 (en) Three dimensional integrated circuit structures and hybrid bonding methods for semiconductor wafers
US8158456B2 (en) Method of forming stacked dies
TWI436466B (zh) 直通矽晶穿孔結構及其製程
TWI737619B (zh) 具有穿經基體互連體及微電氣機械系統（ｍｅｍｓ）裝置之電子系統
TWI532105B (zh) 使用多孔化表面用於製造堆疊結構之結合方法
TW201405738A (zh) 具有穿孔內墊層的積體電路組件以及結合此電路組件的方法
CN104952789A (zh) 一种含高深宽比tsv的转接板的制作方法
CN115799194B (zh) 晶圆散热微流道、制备方法及三维集成方法
CN108063097A (zh) 一种三层芯片集成方法
KR101679736B1 (ko) 센서 패키징 및 그 제조 방법
CN111968953A (zh) 硅通孔结构及其制备方法
CN108615704A (zh) 一种硅通孔互连的制作工艺、由此形成的硅通孔互连结构及其应用
CN111599749B (zh) 一种高深宽比对通型tsv结构及其制备方法和硅转接板
US9646914B2 (en) Process for producing a microfluidic circuit within a three-dimensional integrated structure, and corresponding structure
Sordo et al. Through Silicon Vias in MEMS packaging, a review
Zhong et al. CMOS compatible TSV process with post-CMOS thermomigration refilling of Au-Si eutectic alloy
CN112687618A (zh) 一种晶圆的封装方法及晶圆封装组件
Philipsen et al. Through-silicon via technology for 3D applications
CN116130410A (zh) 一种互联结构的制备方法
TWI531027B (zh) 穿矽導通體之製法及結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant