CN108604638A - 利用极性弹性体的用于晶体管开关速度改进之结构 - Google Patents

利用极性弹性体的用于晶体管开关速度改进之结构 Download PDF

Info

Publication number
CN108604638A
CN108604638A CN201780008771.7A CN201780008771A CN108604638A CN 108604638 A CN108604638 A CN 108604638A CN 201780008771 A CN201780008771 A CN 201780008771A CN 108604638 A CN108604638 A CN 108604638A
Authority
CN
China
Prior art keywords
gate
dielectric layer
organic thin
thin film
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201780008771.7A
Other languages
English (en)
Inventor
达尔文·吉恩·伊尼克
明倩·何
罗伯特·乔治·曼利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of CN108604638A publication Critical patent/CN108604638A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H10K10/482—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors the IGFET comprising multiple separately-addressable gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/151—Copolymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/211—Fullerenes, e.g. C60
    • H10K85/215—Fullerenes, e.g. C60 comprising substituents, e.g. PCBM
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/141—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种有机薄膜晶体管，其包含第一闸极、第二闸极、位于该第一闸极与该第二闸极之间且设置成通道的半导体层以及与该半导体层的相对侧连接的源极及汲极。该有机薄膜晶体管亦包含在电流流过该半导体层的方向上位于该第一闸极与该半导体层之间的第一介电层，该第一介电层包含极性弹性介电材料及位于该第二闸极与该半导体层之间的第二介电层，当给该第一闸极施用设定电压时，该极性弹性介电材料将展现出电双层充电效应。

Description

利用极性弹性体的用于晶体管开关速度改进之结构
技术领域
本申请根据专利法主张于2016年1月15日申请的美国临时专利申请第62/279,359号的优先权，该申请案内容被作为依据且以引用之方式整体并入本文。
本揭示案的实施例涉及薄膜晶体管，具体而言，涉及具有一有机介电层的薄膜晶体管。
背景技术
习知的薄膜晶体管(TFTs)是藉由将一活性半导体层薄膜、一介电层薄膜及一金属性或导电性接触薄膜沉积在一支撑(但非导电性)基底(例如，硅、玻璃和塑料)上而制成的。该等TFTs可作为驱动显示器(诸如，液晶显示器(LCDs))的“引擎”。例如，TFTs可嵌入显示器嵌板内，以减少像素间的串扰、提高图像稳定性及实现所需的视讯加速。
习知的TFTs由无机半导体材料构建形成通道。该等材料的电子迁移率为：a-硅<铟镓锌氧化物(IGZO)<p-硅。该等无机材料在静态下运作良好。然而，当用在以合理速度用于简易电子设备或显示应用的开关状态下时，其性能则不够良好。
另一方面，已经出现可用于制造TFTs的有机半导体材料。有机薄膜晶体管(OTFTs)，诸如有机场效晶体管(OFETs)的优势，可包含有弹性、低温处理及/或化学稳定性。该等特征产生产品柔性、新颖的制程及新颖的基底。然而，OTFTs也面临一些挑战，诸如，低电子迁移率或低电洞迁移率的问题。迁移率取决于接触电阻、中间层结构及处理方法。
发明内容
本揭示案的各种实施例涉及一种有机薄膜晶体管，其包含一第一闸极、一第二闸极、位于该第一闸极与该第二闸极之间且设置成一通道的一半导体层以及与该半导体层的相对侧连接的一源极及一汲极。在各种实施例中，该有机薄膜晶体管还包含在电流流过该半导体层的方向上位于该第一闸极与该半导体层之间的一第一介电层。在进一步的实施例中，该第一介电层包含一极性弹性介电材料及位于该第二闸极与该半导体层之间的一第二介电层，当给该第一闸极施用一设定电压时，该极性弹性介电材料则展现一电双层充电效应。
本揭示案进一步的实施例涉及一种制作有机薄膜晶体管的方法，该方法包含在一基底上形成一第一闸极、在该第一闸极上形成一第一介电层、在该第一介电层上形成设置成一通道的一半导体层、在该半导体层上形成一第二介电层以及在该第二介电层上形成一第二闸极。在各种实施例中，该第一和第二介电层中的一个可包含一极性弹性介电材料，且该第一及该第二闸极可设置成接收一设定电流与一闸极电流中的不同电流。
附图说明
第1图图示是图解根据本揭示案一个实施例所述之FET的侧面示意图。
第2图图示是图解根据本揭示案另一个实施例所述之FET的侧面示意图。
第3图图示是展示根据本揭示案一实施例所述，在高分子介电层中电感亥姆霍兹平面的机制的侧面示意图。
第4图图示是图解根据另一个实施例所述之具备两个信号闸极的FET的侧面示意图。
第5图图示是图解根据本揭示案另一个实施例所述之FET的侧面示意图。
第6A图图示是图解根据本揭示案一个实施例所述之OFET的侧面示意图。
第6B图图示图解e-PVDF-HFP介电层的化学结构。
第6C图图示图解半导体PTDPPTFT4的化学结构。
第6D图图示是PTDPPTFT4的输出特性的绘图。
第6E图图示是PTDPPTFT4的转移特性的绘图。
第7A图图示是图解各种厚度的e-PVDF-HFP介电层上所制备的OTFTs的转移曲线图。
第7B图图示是图解对应的作为e-PVDF-HFP的厚度函数的场效应迁移率的绘图，该场效迁移率藉由使用第7A图图示中OTFTs的20Hz、0.1Hz下的电容值及准DC值测定。
第7C图图示是对第7A图图示之OTFTs的设备特性正向扫描及反向扫描图解的绘图。
第7D图图示是图解e-PVDF-HFP(实线迹)及OTS改质后的SiO2(虚线迹)上所完成的PTDPPTFT4FETs的温度依赖性传导率的绘图。
第7E图图示图解各种厚度的c-PVDF-HFP介电层上所制备的OTFTs的转移曲线图。
第7F图图示是图解作为c-PVDF-HFP的厚度函数所对应的场效应迁移率的绘图，该场效迁移率是藉由使用第7E图图示中OTFTs的20Hz下的电容值和准DC值测定。
第8A图图示是图解具备P3HT半导体层的OTFTs及具备W/L＝20的e-PVDF-HFP介电层的转移及输出特性的绘图。
第8B图图示是图解具备石墨烯半导体层的OTFTs及具备W/L＝20的e-PVDF-HFP介电层的转移及输出特性的绘图。
第8C图图示是图解了具备PCBM半导体层的OTFTs及具备W/L＝20的e-PVDF-HFP介电层的转移及输出特性的绘图。
第8D图图示是图解各种介电层之传导率之间比较的绘图。
第8E图图示是图解IDS及IG电流与具有作为介电层(L＝50μm，W＝1000μm)的e-PVDF-HFP的PTDPPTFT4晶体管的频率之间进行比较的绘图，其中，VDS＝-15V、VG＝10V至-10V。截止频率(fc)估计为IDS和IG的交叉点。
第8F图图示是图解PTDPPTFT4之响应于方波功能闸极电压脉冲的IDS绘图，该方波功能闸极电压脉冲频率为1kHz、脉冲宽度＝1ms、脉冲上升时间＝4μs，以及通道长度＝50μm。
第9A图图示是图解根据一实施例所述之环境条件下PTDPPTFT4FETs于VG＝-0.5、-1、-3及-5V下的偏压应力行为(IDS vs.时间)的绘图。
第9B图图示是图解电流ID及漏电流IG上的长期偏压过程的绘图，该长期偏压在空气中(实体符号)每次偏压循环的末端处及第9B图图示之FETs的DI水(开符号)中所测得。
第9C图图示是图解第9A图图示中FETs的空气中的长期偏压过程中，线性区及饱和区内阈值电压的迁移和漂移的演化过程的绘图。
第9D图图示是图解第9A图图示中FETs的DI水中的长期偏压过程中，线性区及饱和区内阈值电压的迁移及漂移的演化过程的绘图。
具体实施方式
本揭示案的各种实施例系关于有机薄膜晶体管，该有机薄膜晶体管包含一第一闸极、一第二闸极及由位于该第一闸极与第二闸极之间的一有机半导体层组成的一通道。本揭示案的进一步的实施例关于制造有机薄膜晶体管的方法。
根据本揭示案至少几个具体实施例所述，本文所述之方法可增加自由载体的浓度，且从而促成实现TFTs更高的整体电流驱动(传导率)。例如，在各种实施例中，提供其中包括一新颖介电层的方法和设备。在至少几个具体实施例中，该新颖介电层和TFT的设计可克服有机半导体材料及无机半导体材料中低迁移率问题及/或可提升传导率。本发明人已意外地发现到可藉由使用一极性弹性介电层及一TFT设计(特别是使用一闸极电感偶极对准机制)来实现高级有机半导体(OSC)薄膜晶体管，该TFT设计利用了该极性弹性介电层在特性上的优势。
有机场效晶体管的(OFETs)实际应用不仅可需要低操作电压下的高增益，还需要该电压下的高传导率。下文讨论极性弹性介电层中的双层电容效应。尽管于该介电层具有低离子浓度及低导电率时，也会出现该效应。进一步地，当在低电压下驱动时，发现该效应可提升OFET的传导率。特别地，当一极性弹性体(诸如，聚(偏氟二烯-共-六氟丙烯))(e-PVDF-HFP)用作介电层时，即使其有几毫米厚度，也可获得每通道宽度的传导率，该每通道的传导率是类似厚度的半晶质PVDF-HFP上所构造的相同有机半导体中所测得的传导率的30倍。在不意欲受特定理论限制的情况下，该等结果可是双层电容效应产生的结果。即使使用低至10-11S/cm的离子导电率，也可实现该等结果。
具有高增益及高传导率的场效晶体管(FETs)在很多应用中都具有优势，其中包含逻辑电路应用、显示驱动器应用和传感器应用。由于基于高性能FETs的有机材料与低成本、高通量处理的可兼容性及顺应软组织的机械柔性，所以其受到特别关注。然而，由于有机材料具有相对低的电荷载体迁移率，所以将其用来实现高传导率已经成为一种挑战。提升传导率的一种方法是开发出具有高电容的介电层。例如，可以使用超薄自组装单层(SAM)介电层，以在真空蒸发OTFTs中实现0.7μF/cm2的高电容和0.01–0.04S/m的传导率。掺离子高分子电解质及离子凝胶可用作OFETs的介电层。由于双层电容效应，使得电容变高。该等材料所制成的OFETs的传导率可以达到0.5S/m。然而，由于SAM构造中存在低产率、液体/凝胶材料与标准制造制程间的不兼容性及离子介电层对湿度的高敏感度问题，所以在使用该等系统用于实际应用时，仍存有挑战。
如下面更详细所述，闸极电感偶极对准(GIDA)机制可用于启动包含弹性氟化高分子介电材料的OFETs的输出电流。GIDA机制可以在低操作电压情况下显著地提高OFET输出电流，即使在具有厚介电层的情况下。各种实施例提供可用于各种可打印及可穿戴电子设备应用的OFETs，该等应用仅使用适度的开关速度。在其他实施例中，还可在高性能OFET设备中使用GIDA机制。此外，该机制适用于其他极性弹性介电材料。
尽管在低离子浓度和低离子导电率的情况下，极性胶状介电层中的双层电容效应也可提高传导率。例如，当极性弹性聚(偏氟二烯-共-六氟丙烯)(e-PVDF-HFP))用作介电层时，每通道宽度的传导率可是类似厚度的半晶质PVDF-HFP上所构造的相同有机半导体中所测得的传导率的20-40倍，诸如，25-35倍，30倍。尽管在该介电层的厚度具有几毫米时，该效应也可出现。
习知地，包含e-PVDF-HFP介电层的FET无法执行快速开关操作，也就是无法以高于20Hz的频率进行开关操作。由于双层离子介电层效应，所以有效电子迁移率在闸极开关频率>20Hz的情况下一般会大幅降低。对于开关速度来说，此速度是较慢。然而，藉由在具有下面所述之几何组态的设备中使用双层离子启用机制介电层，可在更快的开关速度下实现高效迁移率，也就是在>20Hz的开关速度下。实施例可包含具有有机半导体通道材料的FETs。其他实施例可包含硅、锗和硅锗半导体通道材料。
根据至少一些实施例所述，本文所述之高分子介电层的特性可包含：迁移率与介电层的厚度无关、大区域中制造的简易性及极低的驱动电压。在各种实施例中，其他特性可包含：氟化物介电层提供极端稳定的设备性能、可在不同基底上制造(诸如，在显示器玻璃上、含离子玻璃上、金属薄膜上以及塑料材料上)设备以及使用较低频率(例如，准静态)产生较高电容。在各种实施例中，其他特性可包含：电压不取决于电容；使用弹性体介电e-PVDF-HFP；及能够提高慢响应次数。然而，应该注意的是，在各种实施例中，上述一个或多个特性可不存在，且在至少几个具体实施中，上述特性可都不存在，但该等实施例意欲包含于本揭示案的范围之内。
另外，本文揭示的几个具体实施例可实施中等半导体材料，该等中等半导体材料在高性能电路中易于处理。另外，在各种实施例中，本文揭示的组件可与当前制造基础设施兼容。使用的范例包含交通卡及智能卡所用的无电池显示器、电子货架卷标、嵌入式行李标签、智能手表及大型柔性OLED应用。
第1图图示图解根据本揭示案各种实施例所述之FET 200。该FET 200包含一基底102，该基底可由一绝缘材料或一导电或半导电材料制成，该导电或半导电材料的顶部具有一绝缘层(未图示)。基底102的顶部上放置有一第一闸极104a。第一闸极104a可设置成接收一设定电压。在该情况下，第一闸极104a可称作一设定闸极。一第一介电层116设置在基底102的顶部并覆盖第一闸极104a。如下文更详细所述，第一介电层116可包含一极性弹性介电材料，该极性弹性介电材料应用一电场形成多个偶极。在一些实施例中，该极性弹性介电材料可为一弹性聚(偏氟二烯-共-六氟丙烯(e-PVDF-HFP))材料。
一半导体层108位于第一介电层116的顶部。该半导体层108可由一有机半导体材料或一无机半导体材料形成。在本文中，该半导体层108亦可称作一通道。该FET 200亦可包含位于该半导体层108上方的一第二介电层107及位于该第二介电层107上方的一第二闸极104b。该第二闸极104b可设置成接收一信号电压(例如，一数据电压)。在该情况下，该第二闸极104b可称作一信号闸极。该第二介电层107可由任何合适的介电材料制成，诸如，聚(甲基丙烯酸甲酯)(PMMA)或类似材料。该FET 200包含与该半导体层108电连接的一源极110及一汲极112。
在一些实施例中，该第一介电层116可比该第二介电层107厚。然而，在其他实施例中，该第一介电层116与该第二介电层107具有基本相同的厚度。或者，该第一层116可比该第二介电层107薄。该源极及该汲极110、112可位于该半导体层108的顶部或下方。在一些实施例中，就穿过该半导体层108的一电流流动方向上来讲，该设定闸极104a的长度与该信号闸极104b的长度相同或比其长。该配置可提供强势的传导率(应用至该信号闸极104b的电压使该源极及该汲极110、112之间的电流流动得到增强)。
在替代性方案中，可倒置上述配置(例如，一底部闸极配置)。例如，该第二介电层107可由一极性弹性材料制成，该第二闸极104B可为设置成接收一设定电压的一设定闸极，该第一介电层116可由习知的介电材料制成，以及该第一闸极104a可为设置成接收一信号电压的一信号闸极。
第2图图示图解根据本揭示案各种实施例所述之FET 201。该FET 201与FET 200类似，所以将仅详细描述此二者之间的差异。具体地，可制造其中的部分在该半导体层108及该第二介电层107之间延伸的该源极110及该汲极112。该源极及汲极110、112亦可与该设定闸极104a及该信号闸极104b重迭。该源极及汲极110、112(例如，其延伸部分)的较大型源极/汲极金属化方案增加了有效迁移率，并因此增加了该半导体层108的传导率，但由于与该设定及该信号闸极104a、104b以及该源极及该汲极110、112出现寄生型连接，所以其会降低整体开关速度。电极的该种配置亦可应用至底部闸极FET的配置。
第3图图示图解该设定闸极104a如何在该第一介电层116中电感亥姆霍兹平面120。反之，如该亥姆霍兹平面120中多个箭头所示，该亥姆霍兹平面120在该第一介电层116与该半导体层108之间的接面处创造多个电场，并在该第一介电层116与该设定闸极104A之间的接面处创造多个电场。该等箭头表示一单层互制作用。该电场上方的距离基本为一个原子厚。因此，在该半导体层108中创造出电感多个自由载体122的一强电场。如下文更详细所述，该等自由载体122设定该半导体层108的状态(“打开”或“关闭”)。
为了根据任何上述实施例所述来操作一FET 200，可将一相对较低设定电压(诸如，约0.5-4V或约1-2V的一电压)施用至该设定闸极104a。可以一近似常数或低频率的方式施用该设定电压。该设定电压在该半导体层108中电感一弱反型(即电感出多个自由载体122)。由于该半导体层108中的该自由载体浓度已相对“高”，所以可易于放大施用至该第一闸极104b的一闸极信号。由于该半导体层108处于一近似“打开”状态，所以施用至该设定闸极104a的该设定电压可在该半导体层108中产生一漏泄电流。尽管该设定闸极104a处于打开状态(例如，应用一设定电压后)，但该半导体层108仍保持为一弱反型或一适度反型，这样即使将一相对较低信号电压(诸如，约0-3伏的一信号电压)施用至该信号闸极104b时，也会产生多个较高水平的漏泄电流。
当多个闸极信号之间的时间长于该高分子介电层的响应时间时，则会关闭该设定闸极104a(例如，未施用任何设定电压)或会将施用低于该设定电压的一备用电压。也就是讲，当引入闸极信号的频率高于该介电材料的响应频率时，则会将该设定闸极104a关闭，以保存功率(例如，减少一漏泄电流)。例如，如果该信号频率小于20Hz，则关闭该设定闸极104a。
在包含一n型半导体层108的组件(即使用一正闸极电压引导该源极及汲极之间的电流)中，可将该闸极电压(VGS)设定低于0V(例如，负电压)，以利于抑制施用至该设定闸极104a的该设定电压所电感出的漏泄电流。换言之，可将一负过载电压(诸如，约-5到约-15伏)施用至该信号电极104b，以降低多个信号电压脉冲之间电流的漏泄。
第4图图示图解根据本揭示案各种实施例所述之三闸极FET 202。该三闸极FET202与FET 200类似，所以将仅详细描述此二者之间的差异。该三闸极FET 202包含设置在该基底102上靠近该设定闸极104a处的一第三闸极104c，该第三闸极亦可称作一第二信号闸极104c。该第二信号闸极104c可与该设定闸极104a位于同一平面上。该三闸极FET 202亦可包含一电接触124，以将该等第一及第二信号闸极104b、104c电连接。该三闸极FET 202亦可包含设置在该第二设定闸极104c与该半导体层108之间的一第三介电层109。该第三介电层109可由一习知介电材料形成。该第一介电层116可包含如上所述之一极性弹性体。
可将该设定闸极104a偏压(例如，可设置成接收一设定电压)，从而使该半导体层108处于弱反型或适度反型。当该等第一和第二信号闸极104b、104c接收到一信号电压(例如，一数据电压)时，电流则可在该源极110与该汲极112之间穿过该半导体层108流动。当未将信号电压或一过载电压施用至该第一或第二信号闸极104b、104c时，则在该两个信号闸极104b、104c之间创造一电流夹止区域。这会减少当将该设定电压施用至该设定闸极104a时功率的消耗(例如，电流漏泄)，反之则会出现功率的消耗。在该实施例中，功能的消耗得到改善，然而，传导率可稍稍低于第1图图标所示之结构。
第5图图示图解根据本揭示案各种实施例所述之FET 203。该FET 203与FET 200类似，所以将仅详细描述此二者之间的差异。该FET 203包含具有一习知的第二介电层107及一高分子介电层116(诸如，极性弹性体)的一信号闸极104b及一设定闸极104a。在该实施例中，就该源极和汲极110、112之间的电流流动方向上来看，该信号闸极104b的长度Lsig比该设定闸极104a的长度Lset长，创造了一偏移区域126。在该偏移区域126中，该信号闸极104b可不直接与该设定闸极104a重迭。换言之，该半导体层108可包含一偏移区域108a，其中，该半导体层108仅与该信号闸极104b直接重迭，以及可包含一导电区域108b，其中，该半导体层108同时与该信号闸极及设定闸极104b、104a直接重迭。该偏移区域108a可位于FET 202的汲极侧上(例如，比源极110更靠近该汲极112)。由于该设定闸极104a所生成的电场对该偏移区域108a的影响可很小或可几乎无，所以该导电区域108a的导电率比该偏移区域108b的导电率高。因此，该偏移区域108a可具有一相对高的电阻值，并可在该设定闸极104a处于打开状态(例如，应用一设定电压)及该信号闸极104b处于关闭状态(例如，未应用一信号电压)时进行操作，以夹断流过该半导体层108的电流(例如，一漏泄电流)。
第5图图示所示的设计保留了第2图图示所示设计的简易性，但其在当第一信号闸极104b处于关闭状态时或处于过载关闭状态时，具有较低的电流量。与FET 200相比，FET202可具有较小的传导率。可藉由几何布置设计来实现较大的信号闸极104b。其亦可藉由使用过程偏压来实现。
范例：
如上所述，尽管具有低离子浓度，但极性氟化PVDF-HFP弹性介电层仍可在施用闸极电压的情况下，电感出一电双电层充电效应。即便在具有几微米厚的情况下，该高分子介电层仍可使用～0.3μF/cm2的高静态电容进行溶液加工处理。由该厚度的高分子介电层制成的组件可在低电压下操作，同时高分子OTFTs的传导率高达0.02Sm-1及高分子CVD-石墨烯FET的传导率高达1.2Sm-1。该高分子介电层与各种有机半导体的溶液加工高度兼容。所产组件不仅表现出了高电流输出特性，还在周围环境及水性环境下表现出了低偏压应力特性。
PVDF-HFP高分子通常在并入一高摩尔分数的PVDF片段时呈半结晶态。然而，一更高摩尔比例的HFP单位(19F-NMR测定的45mol％)产生约-20℃玻璃转换温度(Tg)的一弹性材料。1kHz下测得的介电常数为11，该值类似于之前所述8到13范围内的值。
OFETs中使用厚高分子介电层膜(1.4-5μm)减少漏泄电流(1.4μm、V＝-1V时为10-6Acm-2)。进一步地，使用大规模涂层方法，更容易获得厚高分子介电层膜。该等膜表面光滑(表面粗糙度～0.3nm)且其高崩溃电场超过0.3MV/cm。在不同制备条件下，e-PVDF-HFP的性能保持稳定。研究不同的退火条件，包含在未见到电容值发生显著变化时，向溶液中刻意添加去离子水。
第6A图图示图解根据一个例示性实施例所述之一OFET。第6B图图标图解第6A图图示所示之OFET中使用的介电层e-PVDF-HFP的化学结构。第6C图图标图解第6A图图示所示之OFET中使用的半导体PTDPPTFT4的化学结构。该组件的信道长度L＝50μm且通道宽度W＝1000μm。该介电层的厚度为1.4μm。第6D图图示是图解PTDPPTFT4输出特性的绘图，而第6E图图示是图解PTDPPTFT4转移特性的绘图。在IDS1/2与VG对照的绘图中观察到两处斜率。此情况可归因于组件中存在接触阻值。使用0.2V至-2V的范围内的第一斜率估算迁移率值。
为了使用该介电层评估晶体管组件性能，且由于聚(四噻吩并-二酮吡咯并吡咯)TFT4(PTDPPTFT4)(第6C图图标中所示的化学结构)具有高电荷载体迁移率，所以选择其作为半导体层。尽管使用了厚介电层(1.4μm)，但该组件(如第6A图图示所示)在VG＝-5V下仍表现出接近10-4A的高汲极电流。另外，与OTFTs反映的最低值相比，该组件的子阈值斜率仅有120mV decade-1。此外，阈值电压(VTH)<1V，是低电压驱动应用中所需的。进一步地，PTDPPTFT4组件在-3V闸极电压下表现出每信道宽度的传导率高达0.02S m-1。之前藉由使用聚(偏氟乙烯-三氟乙烯-氯氟乙烯)(P(VDF-TrFE-CFE))作为具备低频率下介电常数高达60的介电层，实现低电压下操作的OTFTs。然而，需要～160nm的薄层，以实现-3V下高达4×10- 3S m-1的每通道宽度的传导率。使用本文揭示的组件实现的该值可与具有超薄SAM介电体(0.01–0.04S/m)之最佳纪录的OTFTs相比较。进一步地，如下文详细所述，e-PVDF-HFP介电层高分子与标准组件制造方法高度兼容，且产生具有在周围环境中甚至在水下都能稳定操作的组件。
下表是对使用e-PVDFHFP介电层(1.4μm的厚度)所测得的饱和状态下OFET电性能的概括。括号里的迁移率是在电压偏移的标准下，从LCR仪器在20Hz2gm/Vbias下所测得的电容(8.4nF cm-2)中提取的。对于饱和状态下操作的P3HT、PII2T和PTDPPTFT4来说，该值是以闸极电压(3V)为标准测得的。对于线性状态下操作的石墨烯，该值是以汲极-源极电压(VDS＝-0.1V)为标准测得的。在300nF cm-2的准静态电容下计算迁移率值。(W:1000μm；L＝50μm)。
尽管实际应用中需要低电压下的高传导率，但电荷载体迁移率一般用以刻画一半导体的电荷传输能力。该电荷载体迁移率可在饱和状态和线性状态下藉由标准MOSFET模型来计算，且其取决于计算所使用的电容值的大小。无论量测频率如何，非离子介电材料都表现出了恒定的电容。还发现e-PVDF-HFP的在20kHz至100kHz变化中几乎保持不变，但其随着频率降至1Hz以下而快速增加。因此，文献中广泛使用之利用≥20Hz下所测得的电容值而计算出迁移率的一般程序使迁移率得到高估。此问题进一步藉由使用不同厚度的e-PVDF-HFP对晶体管的量测而得到确认。尽管如标准电容器所期望的20Hz下测得的电容与介电层的厚度成比例，但该晶体管的输出电流并未如期望地显现出与介电层厚度成比例。这表明高传导率的来源可能与那些在其他基于PVDF的介电材料上所制备的传导率不同，该基于PVDF的介电材料主要使用其高极化率。该电容亦在准静态极限内测定。在接近该准静态极限的低频率情况下，观察到电容值急剧增长。此外，由于介电层厚度的功能，该电容几乎未改变，表明了该组件中存在电双层充电效应。所观察到的高传导率亦说明了即使在低操作电压下亦可获得高传导率。
为了进一步确认准静态极限下的电容值，基于e-PVDF-HFP电容器和一外部电阻来测定一RC电路的时间常数。未观察到电容的电压依赖性。这确认了0.1Hz低频率下的高传导率，从而明显确定了OTFT测定所得的电容和对应的迁移率(第7B图图示)。考虑到存在<1wt％的盐，所以不期望e-PVDF-HFP在低频率下存在电双层充电效应。从对比中来看，一般的离子凝胶介电层包含>80wt％的离子液和高达10-2至10-5S/cm的离子传导率。测得的e-PVDF-HFP离子传导率低几个数量级，其中，测得的传导率为～8×10-11S/cm。相反，如习知的介电材料所期望的，当使用一半晶体PVDF-HFP(摩尔比例为90％的VDF，称为c-PVDF-HFP)作为一介电层，输出电流则随着c-PVDF-HFP的厚度从0.55μm增至2.15μm而减少。透过一RC电路的充电/放电而产生的准静态电容亦与较高频率(>20Hz)下测得的电容相同。
上述等观察表明e-PVDF-HFP中异样电双层充电效应与其低玻璃转换温度Tg(～-20℃)有关。由于分段移动加强了离子传输，所以弹性高分子是离子导体所需的介质。此外，e-PVDF-HFP中高浓度极性基团可溶剂化盐杂质，诸如交联剂(一般是磷化合物)。至于c-PVDF-HFP，由于其半晶体的本质而产生的受压制的分段移动，所以未明显鉴别出离子浓度对充电过程的作用。聚(二甲基硅氧烷)(PDMS)是已知的弹性介电材料。然而，由于低极性，其未显现出电双层充电效应的特性。因此，e-PVDF-HFP是显现出离子介电层的电双层充电效应的一稀有介电材料，同时，亦保持着非离子介电层的加工特性及稳定性。
第7A-7F图图示是图解e-PVDF-HFP及c-PVDF-HFP上所制造的PTDPPTFT4晶体管的组件特性的绘图。第7A图图示图解各种厚度的e-PVDF-HFP介电层上所制备的OTFTs的转移曲线。第7B图图示图解对应的作为e-PVDF-HFP的厚度函数的场效应迁移率，该函数是藉由使用20Hz、0.1Hz的电容及准DC值所决定。20Hz下的电容在测定转移特性过程中，产生了对实际电荷载体密度的低估，且因此使迁移率值得到膨胀。第7C图图示图解了正向和反向扫描中的组件特性。第7D图图示图解在e-PVDF-HFP(实线迹)及OTS改质后的SiO2(虚线迹)上完成的PTDPPTFT4FETs的温度依赖性传导率。第7E图图示图解各种厚度的c-PVDF-HFP介电层上所制备的OTFTs的转移曲线。第8F图图示图解对应的作为c-PVDF-HFP的厚度函数的场效应迁移率，该函数是藉由使用20Hz下的电容及准DC值所决定。
将氟化极性弹性体与e-PVDF-HFP介电层闸极OTFTs中的低浓度离子结合，藉由电双层充电电感出一高密度电荷载体。此外，所有研究过的晶体管都表现出了～0.5V的一点滞后现象，同时，与第8C图图标所示的正向扫描相比，表现出了一较高的反向扫描电流。该组件的性能取决于操作温度，当将该组件从室温冷却至200K时，出现传导率急剧下降现象(第7D图图示)。该下降现象主要归因于离子迁移率的减少，该离子迁移率的减少直接与链段运动有关且非常取决于温度。
在厚e-PVDF-HFP介电层上试验了几个其他已知的可进行溶液加工的有机半导体及CVD石墨烯。如第8D图图示所示，p-及n-通道晶体管都表现出了高传导率。所有该等组件都在小于5V的低闸极电压下产生大量电流输出。该等组件的每信道宽度的传导率量测值比使用对应的SiO2或其他常见高分子介电层材料的传导率量测值高出三到十倍。CVD石墨烯组件的传导率高达1.2mS(VDS＝-0.1V)，且该值比使用具有NaCl的磷酸盐缓冲电解质作为一介电层(0.42mS)的CVD石墨烯组件所量测的该值高。透过将VDS标准化以用于对照目的，石墨烯组件(12000μSV-1)的标准传导率(gm/VD)比高介电常数HfO2或Y2O3介电层(～100μSV-1)上所制成的石墨烯组件的传导率高。
第8A-8F图图示是基于W/L＝20的e-PVDF-HFP介电层，对OTFTs的电特征进行图解的绘图，该e-PVDF-HFP介电层包含第8A图图示P3HT、第8B图图示石墨烯及第8C图图示PCBM的OTFTs的转移和输出特性。应该注意，该石墨烯组件的转移特性在线性范围内进行估算，其中，VDS＝-0.1V。每个嵌板展现出在小的插入图式中显示的输出特性的转移曲线。第8D图图示对照图解各种介电层之传导率。黑点表示从基于常见介电层上的OFETs获得的传导率，包含交联Cytop(d＝50–70nm)、交联聚苯乙烯(PS)(d＝10nm)、交联聚(乙烯基苯基)(PVP)(厚度＝280nm)、SiO2(d＝230–300nm)及半晶体PVDF-HFP(厚度＝1.4μm)。所有的SiO2介电层都由OTS SAMs改进。红点表示从基于e-PVDF-HFP的OFETs获得的性能。所有该e-PVDF-HFP组件都比OTS改进之SiO2上制成的对应组件约高一个数量级。第8E图图示对照图解IDS及IG电流与具有作为一介电层(L＝50μm，W＝1000μm)的e-PVDF-HFP的一PTDPPTFT4晶体管的频率，其中，VDS＝-15V,VG＝10V至-10V。截止频率(fc)估计为IDS和IG的交集。第8F图图示图解PTDPPTFT4之响应于一方波功能闸极电压脉冲的IDS，该方波功能闸极电压脉冲频率为1kHz、脉冲宽度＝1ms、脉冲上升时间＝4μs，以及通道长度＝50μm。响应时间定义为从20％关闭电流达到80％最大打开电流期间所用的时间。
慢响应时间是离子介电闸极场效晶体管的潜在问题。对应实际应用(诸如射频辨识(RFID)及有机发光二极管(OLEDs))来说，开关速度是所需的组件参数。该离子电解质闸极组件的开关速度一般在1Hz到100Hz之间。可使用非常具有高的离子浓度(9wt％离子液、0.7wt％高分子电解质及90wt％溶剂)和高离子迁移率(约8×10-3S/cm)的离子凝胶来实现10KHz的开关速度。为了评估e-PVDF-HFP OFETs的开关行为，组件操作中施用短闸极电压脉冲。该e-PVDF-HFP/PTDPPTFT4晶体管的打开响应时间为44μs(第8E-8F图图示)。藉由量测作为频率功能的IDS及IG，作为晶体管的最大运作频率特性的开关截止频率(fc)确定为11kHz。开关截止频率fc定义为AC调制的IDS等于寄生闸极电流(IG)时的频率。尽管e-PVDF-HFP中离子浓度超低，但该fc值(11kHz)仍可与具有很多高离子浓度的高分子电解质组件相比，或甚至比其高。较高频率下观察到的IDS的降低(第8E图图标)归因于频率增加下的电容的降低。并且，增加的IG主要归因于寄生电流，该寄生电流是由于汲极/源极与闸极之间大量的重迭而产生的。该组件的截止频率目前受限于其长通道长度(L＝50μm)及汲极/源极与闸极之间大量的重迭，后者产生大量寄生闸极电流。在一个实施例中，藉由最小化汲极/源极与闸极之间大量的重迭及进一步对介电材料的改进，使组件的开关速度得以改善。在一个互补试验中，包含迭加到一DC电压上的AC信号的汲极偏压得以应用，同时量测转移特性，使得线性场效迁移率得以计算。正如期望的一样，尽管AC迁移率在1kHz及10kHz下分别只掉落至约20％及50％，但DC模式中组件的DC迁移率不会改变。该等组件适于生物传感器应用。
第9A-9F图图示是图解使用PTDPPTFT4作为半导体材料的e-PVDF-HFP组件的偏压应力分析绘图。第9A图图示图解环境条件下PTDPPTFT4FETs在VG＝-0.5、-1、-3及-5V下的偏压应力行为(IDS vs.时间)。第9B图图标图解空气中(实体符号)每次偏压循环的末端处和DI水(开符号)中所量测的，于电流ID及漏电流IG上的长期偏压过程。应用VD＝VG＝-0.5V的偏压，且在每个偏压步骤之前及之后立即量测转移特性。第9C图图示图解在长期偏压过程中，线性区及饱和区内阈值电压的迁移和漂移的演化过程。第9D图图示图解在DI水中的长期偏压过程中，线性区及饱和区内阈值电压的迁移及漂移的演化过程。使用准静态电容计算场效迁移率。透过在时间上执行线性回归来分析迁移率的降低，该时间上的线性回归表现出的斜率，对于空气中及DI水中的组件，分别为-0.22％/小时及-0.25％/小时。该等绘图中的中断处为新量测循环的起点，且在该组件暴露于DI水中时回填注射泵。
OFETs的另一问题在于偏压应力及组件时间上的稳定性。一般基于晶体管的电双层充电电容对湿度敏感。另外，一些介电层中存在的大量离子可散布进半导体材料中，且可产生氧化还原反应及材料损耗。对于该问题，在周围环境中使用不同闸极电压下的10分钟的偏压对e-PVDF-HFP-PTDPPTFT4进行分析(第9A图图示)。上一个FETs的偏压应力分析持续几个小时，大体上反映了至少几伏特的阈值电压的转变，即使使用了氟化介电层。在考虑阈值电压转变的情况下，低电压晶体管最稳定，但在27h的偏压后仍有约一伏特的转变。为了获取关于基于ePVDF-HFP的组件的长期应力效应的信息，使用VD＝VG＝-0.5V的偏压，且在每次偏压步骤(30分钟)之前及之后立即量测转移特性。持续重复该量测步骤120h。该等组件在(ID)及漏泄电流(IG)上表现高度稳定(第10B图图示)。阈值电压表现出低于±25mV的小幅变化，且即使在120h之后也未发生任何转变。放置在DI水中类似的组件进行超过90h的操作，亦表现出极小的偏压应力、稳定的ID及仅降低极少的漏泄电流。另外，使用周围环境下保存超过三个月的组件及浸在DI水中超过24h的组件，对e-PVDF-HFP介电层的稳定性进行测试，都显示出了可忽略不计的电容值变化。这是OTFT在持续偏压下驱动的第一个范例，同时，活性材料直接暴露在水中，以表现出VTH及电流输出的该等微小转变。直接暴露在空气和水中情况下的意外的组件稳定性，直接与e-PVDF-HFP介电层的高度大气稳定性和水稳定性有关，及与PTDPPTFT4半导体的高度稳定性有关。该等结果表明e-PVDF-HFP提供了标准电双层充电介电层的优势(即低电压操作及高传导率)，同时保持了意外的组件稳定性及低漏泄电流。使得其在需要高电流输出的应用及传感器应用中尤为有用。
该等结果表明，尽管使用的介电层超过1微米厚，但极性橡胶介电材料e-PVDF-HFP仍提高了低操作电压下OTFTs的传导率。高OTFT性能归因于在介电材料中形成双电层，而此现象在低离子浓度下的高分子介电层中极少发现。该等结果亦表明即使在极低离子导电率(8×10-11S/cm)下，双电层充电效应亦对OTFT转移特性有显著影响，该离子导电率的值比习知的高分子电解质(10-4–10-5S/cm)或离子液/胶体(10-2–10-4S/cm)低几个数量级。将高极性与弹性氟化高分子的低Tg结合，产生双电层电容效应，从而使组件中可出现高传导率。该介电材料适用于除有机半导体之外的多种半导体材料。由于其成本低、可与标准制造技术兼容、驱动电压低及空气及水介质中的高度稳定性，所以极性橡胶高分子介电层适用于实际应用，诸如，生化组件、传感器、可穿戴电子设备及可延展组件。
高分子半导体、P3HT(Aldrich公司)、PTDPPTFT4(Corning公司提供)及PCBM(Sigma-Aldrich公司)都未经进一步纯化而使用。根据前述程序合成PII2T。e-PVDF-HFP购自3M公司(3MTM DyneonTM Fluoroelastomer FE)。藉由将其(1.2g)在惰性气体中搅拌过夜，使其溶解在10mL的无水2-丁酮中。透过0.2μm的PTFE过滤器将获得的溶液过滤，并在1500rpm下旋转1min，旋涂在高度掺杂n型Si(100)(<0.004Ωcm)基底上。再将该等薄膜放在80℃下干燥10min，并随后在180℃下进行交联6小时。
分别在1000rpm下旋转1min，将该半导体高分子和PCBM旋涂在氯苯(P3HT，5mg/mL)、二氯苯(PII2T，5mg/mL)、氯苯(PTDPPTFT4，5mg/mL)及氯仿(PCBM，10mg/mL)的顶部。随后对该半导体高分子进行在惰性气体中于120℃下进行退火1h，以移除任何残留溶剂。使用化学气相沉积法在铜箔上培养出单层石墨烯薄膜。随后，将CVD培养的石墨烯片转移至e-PVDF-HFP/Si基底上，用于组件制造。随后藉由荫蔽屏蔽在该等半导体薄膜顶部蒸发出多个金源极-汲极触点(顶部触点)。
使用Keithley 4200(Keithley Instruments,Cleveland,OH)半导体参数分析仪在充N2的手套箱或空气中记录TFT转移及输出特性。使用Agilent E4980A精密LCR仪及生物VMP3电化学工作台测定该等介电材料的电容。添加外部电阻，使用Keithley模型2400作为电压源及Keithley模型2635A作为电压表，执行基于RC电流的充电/放电的准静态电容测定操作。
使用交叉偏振光学显微镜(Leica DM4000M)记录光学显微照片。厚度测定操作在Dektak 150表面亮度仪(Veeco Metrology Group)上执行。使用Multimode Nanoscope III(Digital Instruments/Veeco Metrology Group)执行轻拍式原子力显微镜检查。在TAInstruments Q2000上量测不同差示扫描热量。在斯坦福同步辐射光源(SSRL)下，对12.7keV光子能量的束线11-3执行掠入射X射线衍射(GIXD)试验。2D图像板(MAR345)用以侦测衍射的X射线。侦测器距离样本中心400mm。掠射角度保持在0.08度，稍稍低于对应于总反射率的临界角，以减少活动层下方非晶态介电层的散射背景。在掠射角为0.12度时，活动层的衍射峰值被背景散射淹没，然而，在掠射角度低于0.08度时，该活动层的信号变得较微弱。暴露时间为6min。使用wxDiff软件分析GIXD数据。
尽管上述指具体实施例，但应该了解的是，本发明并不是如此限制性的。本领域具有普通技术的人员将了解，可对揭示的实施例作出各种改变，且该等改变意欲包含在本发明的范围之内。本文引用的所有公开、专利申请和专利都被作为依据以引用之方式整体并入本文。

Claims (29)

1.一种有机薄膜晶体管，其包含：
第一闸极；
第二闸极；
半导体层，其位于该第一闸极与该第二闸极之间且设置成通道；
源极及汲极，该二者与该半导体层的相对侧连接；
第一介电层，其在电流流过该半导体层的方向上位于该第一闸极及该半导体层之间，该第一介电层包含极性弹性介电材料，当给该第一闸极施用设定电压时，该极性弹性介电材料将展现出电双层充电效应；以及
第二介电层，其位于该第二闸极与该半导体层之间。
2.如权利要求1所述之有机薄膜晶体管，其中，该设定电压设置成在该半导体层中电感出自由载体。
3.如权利要求2所述之有机薄膜晶体管，其中，该自由载体提升该有机薄膜晶体管的开关速度。
4.如权利要求2或权利要求3所述之有机薄膜晶体管，其中，该第一介电层包含弹性聚(偏氟乙烯-共-六氟丙烯)材料。
5.如权利要求1至权利要求4中任一项所述之有机薄膜晶体管，其中，该有机薄膜晶体管具有共面组态或交错组态。
6.如权利要求1至权利要求5中任一项所述之有机薄膜晶体管，其中，该有机薄膜晶体管具有上闸极组态或下闸极组态。
7.如权利要求1至权利要求6中任一项所述之有机薄膜晶体管，其中，该第一闸极在该源极与汲极之间的电流流动方向上截取的长度与该第二闸极在此方向上截取的长度相同。
8.如权利要求1至权利要求7中任一项所述之有机薄膜晶体管，其中，该源极及该汲极中至少一个的一部分在该第一与第二闸极之间延伸。
9.如权利要求1至权利要求8中任一项所述之有机薄膜晶体管，其中，当在电流流过该半导体层的方向上将设定电压施用至该第一闸极时，则将在该半导体层中生成自由载体。
10.如权利要求1至权利要求9中任一项所述之有机薄膜晶体管，其进一步包含第三闸极，该第三闸极与该第一闸极共同设置在该半导体层上的同一侧，且该第三闸极与该第二闸极电连接。
11.如权利要求1至权利要求10中任一项所述之有机薄膜晶体管，其中，该第一介电层包含弹性体聚(偏氟乙烯-共-六氟丙烯)材料。
12.如权利要求11所述之有机薄膜晶体管，其中，该第一闸极在该源极与该汲极之间的电流流动方向上的长度比该第三闸极在该方向上的长度更长。
13.如权利要求1至权利要求12中任一项所述之有机薄膜晶体管，其中，该第一闸极与该第二闸极彼此偏移，从而使该半导体层的偏移区域可由该第二闸极重迭，而不由该第一闸极重迭。
14.如权利要求13所述之有机薄膜晶体管，其中，该偏移区域离该汲极的位置比该源极离该汲极的位置更近。
15.如权利要求1至权利要求14中任一项所述之有机薄膜晶体管，其中，该第一介电层的厚度范围在约100nm至约1μm之间。
16.如权利要求1至权利要求15中任一项所述之有机薄膜晶体管，其中，该第二介电层包含与该第一介电层不同的材料。
17.一种制造有机薄膜晶体管的方法，其包含：
在基底上形成第一闸极；
在该第一闸极上形成第一介电层；
在该第一介电层上形成设置成通道的半导体层；
在该半导体层上形成第二介电层；
在该第二介电层上形成第二闸极，其中，
该第一及第二介电层中的一个包含极性弹性介电材料，以及
该第一及第二闸极设置成接收设定电流和闸极电流中的不同电流。
18.如权利要求17之方法，其中，该极性弹性介电材料包含弹性聚(偏氟乙烯-共-六氟丙烯)。
19.如权利要求17或权利要求18所述之方法，其中，该第一及第二闸极在电流流过该半导体层的方向上的长度基本相同。
20.如权利要求17至权利要求19中任一项所述之方法，其中，该第二闸极在电流流过该半导体层方向上的长度比该第一闸极在该方向上的长度更长。
21.一种如权利要求1至权利要求16中任一项之有机薄膜晶体管的操作方法，该方法包含：
将设定电压施用至该第一闸极，以在该第一介电层中电感形成自由载体；以及
将信号电压施用至该第二闸极，从而使电流可流过该半导体层。
22.如权利要求21所述之方法，其中，该设定电压在该高分子介电层与该半导体层之间的接口处制造第一电场，且在该高分子介电层与该第一闸极之间的接口处制造第二电场。
23.如权利要求21或权利要求22所述之方法，其进一步包含：将过激电压施用至该第一及第二闸极，以在该半导体层中制造电流夹止区域。
24.如权利要求21至权利要求23中任一项所述之方法，其中，该设定电压的范围在约1伏特至约3伏特之间。
25.如权利要求21至权利要求24中任一项所述之方法，其中，该高分子介电层包含弹性聚(偏氟乙烯-共-六氟丙烯)。
26.如权利要求21至权利要求25中任一项所述之方法，其中，该信号电压的范围在约0伏特至约3伏特之间。
27.如权利要求21至权利要求26中任一项所述之方法，其中，该第一闸极与第二闸极彼此偏移，从而使该半导体层的偏移区域可由该第二闸极重迭，而不由该第一闸极重迭。
28.如权利要求21至权利要求27中任一项所述之方法，其中，当信号电压频率长于该第一介电层的响应时间时，则关断该设定电压。
29.如权利要求21至权利要求28中任一项所述之方法，其中，该有机薄膜晶体管进一步包含第三闸极，该第三闸极与该第二闸极电连接，且该方法进一步包含将该信号电压施用至该第二闸极及该第三闸极。
CN201780008771.7A 2016-01-15 2017-01-13 利用极性弹性体的用于晶体管开关速度改进之结构 Withdrawn CN108604638A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662279359P 2016-01-15 2016-01-15
US62/279,359 2016-01-15
PCT/US2017/013474 WO2017123972A1 (en) 2016-01-15 2017-01-13 Structure for transistor switching speed improvement utilizing polar elastomers

Publications (1)

Publication Number Publication Date
CN108604638A true CN108604638A (zh) 2018-09-28

Family

ID=57966124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780008771.7A Withdrawn CN108604638A (zh) 2016-01-15 2017-01-13 利用极性弹性体的用于晶体管开关速度改进之结构

Country Status (7)

Country Link
US (1) US10026911B2 (zh)
EP (1) EP3403287A1 (zh)
JP (1) JP2019504501A (zh)
KR (1) KR20180101718A (zh)
CN (1) CN108604638A (zh)
TW (1) TW201743447A (zh)
WO (1) WO2017123972A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114300616A (zh) * 2022-01-05 2022-04-08 南京邮电大学 一种基于共聚物有机半导体的集成功率器件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018118890A1 (en) 2016-12-19 2018-06-28 Corning Incorporated Polar elastomer microstructures and methods for fabricating same
FR3086101B1 (fr) * 2018-09-17 2022-07-08 Ion Beam Services Dispositif d'amelioration de la mobilite des porteurs dans un canal de mosfet sur carbure de silicium
CN110112073B (zh) * 2019-04-22 2021-09-24 中国科学院微电子研究所 场效应晶体管制备方法及场效应晶体管

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5210045A (en) 1987-10-06 1993-05-11 General Electric Company Dual dielectric field effect transistors for protected gate structures for improved yield and performance in thin film transistor matrix addressed liquid crystal displays
WO2005084378A2 (en) * 2004-03-05 2005-09-15 Board Of Regents Of University Of Texas System Material and device properties modification by electrochemical charge injection in the absence of contacting electrolyte for either local spatial or final states
US7608855B2 (en) 2004-04-02 2009-10-27 Spansion Llc Polymer dielectrics for memory element array interconnect
US7265003B2 (en) 2004-10-22 2007-09-04 Hewlett-Packard Development Company, L.P. Method of forming a transistor having a dual layer dielectric
KR101139052B1 (ko) 2005-12-06 2012-04-30 삼성전자주식회사 불소를 포함하는 유기절연체 조성물 및 이를 이용한 유기박막 트랜지스터
KR101340995B1 (ko) 2006-12-28 2013-12-13 엘지디스플레이 주식회사 액정표시소자용 박막 트랜지스터
KR101364275B1 (ko) 2007-05-19 2014-02-18 삼성전자주식회사 히드록시기 포함 폴리머를 포함하는 유기 절연체 조성물 및이를 이용한 절연막 및 유기박막 트랜지스터
CN101393966A (zh) 2007-09-19 2009-03-25 中国科学院微电子研究所 一种双介质层有机场效应晶体管及其制作方法
CN101257092B (zh) 2008-04-03 2010-12-08 电子科技大学 一种有机薄膜晶体管及其制备方法
EP2340576A2 (en) 2008-10-29 2011-07-06 Koninklijke Philips Electronics N.V. Dual gate field-effect transistor and method of producing a dual gate field-effect transistor
US8653510B2 (en) 2009-12-18 2014-02-18 Sri International Enhanced E-field sensing using negative capacitance FET subthreshold slope enhancement
US9035292B2 (en) * 2011-05-24 2015-05-19 Sumitomo Chemical Company, Limited Organic thin-film transistor insulating layer material
JP5953864B2 (ja) 2012-03-26 2016-07-20 住友化学株式会社 有機薄膜トランジスタ
WO2014003388A1 (ko) 2012-06-25 2014-01-03 인텔렉추얼 디스커버리(주) 투명 유연 메모리
US9735382B2 (en) 2012-11-08 2017-08-15 Palo Alto Research Center Incorporated Circuit layout for thin film transistors in series or parallel
US9899480B2 (en) 2013-03-15 2018-02-20 University Of Notre Dame Du Lac Single transistor random access memory using ion storage in two-dimensional crystals
CN103219463B (zh) * 2013-04-08 2015-09-02 上海和辉光电有限公司 有机电子发光器件及其制造方法
US20160141530A1 (en) * 2013-06-11 2016-05-19 Sharp Kabushiki Kaisha Semiconductor element and semiconductor element manufacturing method
EP2924754B1 (en) * 2014-03-28 2021-10-20 Novaled GmbH Method for producing an organic transistor and organic transistor
KR20160145690A (ko) * 2014-04-16 2016-12-20 더 보드 오브 트러스티스 오브 더 리랜드 스탠포드 쥬니어 유니버시티 고성능 전자 및 광전자 장치를 위한 극성 엘라스토머

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114300616A (zh) * 2022-01-05 2022-04-08 南京邮电大学 一种基于共聚物有机半导体的集成功率器件
WO2023131037A1 (zh) * 2022-01-05 2023-07-13 南京邮电大学 一种基于共聚物有机半导体的集成功率器件

Also Published As

Publication number Publication date
US10026911B2 (en) 2018-07-17
EP3403287A1 (en) 2018-11-21
JP2019504501A (ja) 2019-02-14
WO2017123972A1 (en) 2017-07-20
TW201743447A (zh) 2017-12-16
KR20180101718A (ko) 2018-09-13
US20170207403A1 (en) 2017-07-20

Similar Documents

Publication Publication Date Title
Wang et al. Significance of the double-layer capacitor effect in polar rubbery dielectrics and exceptionally stable low-voltage high transconductance organic transistors
CN106463620B (zh) 用于高性能电子和光电子器件的极性弹性体
Huo et al. Recent advances in large‐scale tactile sensor arrays based on a transistor matrix
CN108604638A (zh) 利用极性弹性体的用于晶体管开关速度改进之结构
Wang et al. Hysteresis mechanism in low-voltage and high mobility pentacene thin-film transistors with polyvinyl alcohol dielectric
Nketia-Yawson et al. Polymer electrolyte blend gate dielectrics for high-performance ultrathin organic transistors: toward favorable polymer blend miscibility and reliability
Wang et al. Manipulating the hysteresis via dielectric in organic field-effect transistors toward synaptic applications
Lee et al. High-performance a MoS 2 nanosheet-based nonvolatile memory transistor with a ferroelectric polymer and graphene source-drain electrode
Mukherjee et al. Superionic rubidium silver iodide gated low voltage synaptic transistor
Lapointe et al. Polymer encapsulants for threshold voltage control in carbon nanotube transistors
Huzaibi et al. Charge transport mechanism in low temperature polycrystalline silicon (LTPS) thin-film transistors
Hu et al. A MoS2-based coplanar neuron transistor for logic applications
Wang et al. Effect of tunneling layers on the performances of floating-gate based organic thin-film transistor nonvolatile memories
Andrews et al. Accumulation-type ohmic van der Waals contacts to nearly intrinsic WSe2 nanosheet-based channels: Implications for field-effect transistors
Shin et al. Charge-trapping memory device based on a heterostructure of MoS 2 and CrPS 4
Bhatt et al. Sensitivity Enhancement of Dual Gate Field-Effect Transistors Using Stacked Bottom Gate Dielectrics
Lee et al. High-performance organic source-gated transistors enabled by the indium-tin oxide–diketopyrrolopyrrole polymer interface
Seo et al. Liquid crystal-gated-organic field-effect transistors with in-plane drain–source–gate electrode structure
Kang et al. High-performance and room-temperature-processed nanofloating gate memory devices based on top-gate transparent thin-film transistors
Kim et al. Dielectric surface-polarity tuning and enhanced operation stability of solution-processed organic field-effect transistors
Furno et al. 39.4 L: Late‐News Paper: Vertical Organic Transistors (V‐OFETs) for Truly Flexible AMOLED Displays
Khan et al. Junctionless diode enabled by self-bias effect of ion gel in single-layer MoS2 device
CN108807551A (zh) 一种薄膜晶体管、检测装置及其检测压力或光照的方法
Dou et al. Junctionless Dual In-Plane-Gate Thin-Film Transistors with AND Logic Function on Paper Substrates
Seo et al. Touch sensors based on planar liquid crystal-gated-organic field-effect transistors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20180928

WW01 Invention patent application withdrawn after publication