CN108603929A

CN108603929A - 超声成像系统和方法

Info

Publication number: CN108603929A
Application number: CN201780009858.6A
Authority: CN
Inventors: D·A·费什; G·J·J·M·阿诺尔杜森; S·F·乌祖诺夫; E·D·托泰夫
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2016-02-04
Filing date: 2017-01-20
Publication date: 2018-09-28
Anticipated expiration: 2037-01-20
Also published as: WO2017133900A1; EP3411730A1; US20210124042A1; EP3411730B1; JP6983165B2; US11933892B2; JP2019503808A; CN108603929B

Abstract

一种超声成像系统，具有超声换能器的阵列，其包括换能器的子阵列的集合。每个换能器(100)具有模拟缓存器(106)。换能器的每个子阵列具有从超声换能器的阵列之内到超声换能器的阵列外部的信号路径(102、104)，其包括在缓存器(106)之间的一个或多个跳变。为了减少从超声换能器的阵列内部到外围的信号线长度，提供了在缓存器(106)之间的至少一些多个跳变。每个缓存器跳变引入延迟，但是防止信号劣化，从而能够跨换能器阵列的大面积ASIC来传输大量模拟信号。

Description

超声成像系统和方法

技术领域

本发明涉及超声成像系统，并且特别具有超声传感器的大面积阵列。

背景技术

基于对专科超声医师的减少的需求，提出了大面积超声作为一种方法以实现可再现、快速、高质量的图像化和易用性。这样的系统还可以被设计成自动查找最佳操作条件。所述系统是大面积的，从而其能够覆盖身体的大面积，因此能够从待搜索的最佳角度来查看并且以可重复的自动方式来使用。

超声探头通常被实施为被耦合到CMOS ASIC的超声换能器。超声换能器也能够被实施为CMOS工艺的部分，如电容微机械超声换能器(CMUT)设备的情况。大面积超声探头能够由单个大块硅构成，或者能够由探头的多个个体瓦块构成。

图1示出了ASIC形式的大面积超声系统，其具有例如800×800个换能器的阵列，每个阵列的尺寸为250μm×250μm，给出20cm×20cm的ASIC。阵列的动态孔径(即，在任何给定时间点同时读出的换能器集合)是较小的阵列，例如换能器的50×50子阵列1。为了读出该元件集合，提供了2500个模数转换器(ADC)，被示为换能器阵列外部(外围)的区域2。还有被示为区域4的100个低电压差分信号发射器。

如在图2中所示的，替代在公共硅衬底上的探头阵列，可以提供单独探头的阵列。如在平面图中所示的，存在由间隙8间隔开的个体探头6。如在两个侧视图中所示的，这使得能够引入弯曲以适合人类身体。

这种类型系统的问题是如何以足够的速度从大面积ASIC系统获取数据，所述大面积ASIC系统比当前的商用系统大得多，以实现快速超声成像。

即使大面积系统具有更多的个体探头，但是在任何给定时间仅有一小部分探头将被开启。如上文所提到的，大约50×50个元件的超声孔径可能是合适的，即使整个系统可能具有256倍多的元件，即，在以上范例中为800×800。

当ASIC非常大时，成像时间也变大，例如对于乳房筛查和监测而言太大。在当前的系统中，每个乳房的扫描时间通常为30分钟。因此，期望更快的成像。同样地，特定的成像模式具有更高速度的要求，例如，弹性成像和向量流成像。

因此，为了提供乳房成像中的快速检查的能力，需要将成像速度提高两个数量级。诸如向量流和弹性成像的成像模式需要甚至更高的速度改进，例如，高于1000Hz的操作。

这些期望的速度增加对于传输来自超声探头阵列的信号造成特定问题。能够进行关于成像的一些非常基本的假设，诸如0.5mm的超声波长，1.25cm的孔径，具有约1度的角度分辨率。在这种情况下，覆盖+/-30度的成像流程相当于60次扫描。

假设需要10cm深度，声速为1500m/s，则发送-接收时间为134μs，因此大约为200μs。对于3D成像，需要在两个正交角度下进行扫描，因此所需的扫描时间变为60×60×0.0002＝0.72秒。

如果大面积系统具有800×800个元件，并且孔径为50×50换能器，如在以上范例中，那么在50个元件在x方向和y方向的步骤中跨整个系统的扫描给出16×16＝256个步骤。因此，整体成像时间变为3.1分钟。

如果不要求3D成像，则可以跨2D阵列来扫描1D系统。采用与以上相同的参数，20cm×20cm大面积阵列以及250μm的元件间距，则800次1D扫描在一个方向(x轴)上需要60*800*0.0002＝9.6秒。为了覆盖y轴方向，这需要重复若干次，例如，20cm/1.25cm＝16，因此，总时间为9.6×16＝153.6秒，即2.6分钟。

其他成像模式可以使该时间更长。鉴于这些时间远大于呼吸或运动时间，即使在待成像的器官相对静止时，也可能存在成像伪影。如果考虑心脏或血流成像(3D向量流)，则情况更加严重。因此，需要在大面积环境中进行超快成像。

超快成像能够使用平面或发散波发射并且使用相干复合来构造例如20次发射的图像。如果能够一次接收图像中的所有点，则上述60×60×0.0002＝0.72秒的时间段能够被缩短为20×0.0002＝4ms。然后，整个成像时间变为1.6秒。因此，呼吸运动将更容易适应。在例如心脏的快速移动的器官的情况下，可能仅在少量位置中需要所述孔径以减少总体时间。

一种标准ASIC方法是对片块中的许多元件执行模拟微波束形成，以减少模拟输出的数量。例如，模拟波束形成可以被应用于上文所讨论的50×50孔径内的片块。每个片块能够是相当大数量的元件，例如8×9＝72。例如，较小的完整ASIC可以具有9216个元件。标准超声系统常常限于128个模拟输出，因此其通过将元件分组为72个元件大小(72*128＝9216)的矩形片块而在ASIC上执行模拟波束形成。当然，这些数字仅仅是范例。然后，在具有128个ADC的超声系统中在芯片外执行数字波束形成。通过以这种方式将输出信道的数量减少到128，能够从探头ASIC以模拟方式读取频率高达40Mhz的模拟信号。

然而，如果需要超快成像，则在大的片块上使用平面波相干复合、微波束形成变得容易出错并且图像质量受损。这在角度更大的近场中变得特别尖锐。因此，特别是在大的片块尺寸下，微波束形成不太有用。可以优选具有诸如2×2(对于50×50孔径为625信道)或3×3(对于50×50孔径为278信道)的小片块尺寸的微波束形成。

在图1中，ADC块2被示为在与换能器阵列相同的ASIC上。然而，情况并非必须如此。主要问题是如果ADC块2位于ASIC上，则将大量信号从超声孔径传送到ADC块2；或者如果ADC块在ASIC外部，则传送到模拟线路驱动器以将数据传输出ASIC。在这样的大ASIC中，线路负载将非常大。

通过范例的方式，使用网纹缝合的典型0.18μm CMOS技术可以具有用于金属跟踪的线宽，其将非常大，例如1μm，线间距为2μm。假设需要读出所有2500个元件，则2×50条差分线将占用200μm的空间。

如果个体元件尺寸为250μm，那么利用具有高金属堆栈的CMOS工艺，这应当没有问题。如果需要在一列元素的空间中读出50个数据元素，这意指能够在50个元素的宽度内读出2500个数据元素。因此，无论孔径在ASIC内的哪个位置，都能够以简单的方式将数据跟踪到ASIC的边缘。

考虑到线路负荷，针对0.18μm CMOS 6金属工艺的一些典型值是(其中金属1最接近基板)：

范例金属宽度和电阻

-金属1至4 0.1Ohms/Sq

-金属5 0.05Ohms/Sq

-金属6 0.01Ohms/Sq

范例寄生电容

-金属对金属 100aF/μm

-金属对下部金属 50aF/μm²

具有以上金属5的特性的金属能适用于大面积场景。供应将需要顶部金属，并且将非常宽，例如最小宽度为3μm。也可以使用金属1至4，但是电阻相当高。

计算跨20cm ASIC的导线跟踪的寄生电容和电阻，揭示以下内容：

寄生电容

可以将跨20cm的一根电线的电容估计为：

200aF/μm*200000μm+100aF/μm²*1μm*200000μm＝40pF+20pF＝60pF。

假设每个换能器有一个开关，其将需要具有低导通电阻，可以假设栅极/源极/漏极电容为50fF。跨阵列的垂直方向将为800，使得晶体管的电容将为40pF。因此，总垂直轨道电容大约为100pF。如果也使用水平轨道，则这翻倍。

寄生电阻

垂直导线电阻大约为0.05Ohms/sq*200000sq＝10KOhms。再次地，如果也使用水平轨道，则这翻倍。

这意指垂直线时间常量(τ＝RC)将大约为1μs。要充电到10位准确度将需要大约7个时间常量。因此，在40MHz采样率下，在尺寸为20cm的ASIC上传输这种距离的模拟信号是不可能的。即使考虑到优越的技术变化，也不可能实现这种模拟数据传输速率。

该分析表明，一个基本问题是如何从大超声阵列取回数据到ASIC的边缘以供数据转换或传输，特别是当有大量模拟信号跨ASIC移动时。

在如在图2中所示的瓦块式系统中，由于在瓦块ASIC之间的键合焊盘的寄生电容能够是大约10pF，因此问题变得更加困难。

发明内容

本发明由权利要求限定。

根据本发明的一方面的范例，提供了一种超声成像系统，包括：

超声换能器的阵列，其包括换能器的子阵列的集合；以及

模拟缓存器的阵列，其具有与每个换能器相关联并且在本地被定位在各自换能器的位置处的模拟缓存器，

其中，换能器的每个子阵列具有信号路径的集合，针对每个换能器具有一条信号路径，所述信号路径从超声换能器的阵列之内到超声换能器的阵列的外部，针对换能器中的至少一些换能器，其包括在模拟缓存器之间的多个跳变(multiple hops)。

该系统将缓存器并入到换能器的阵列中。为了减小信号线长度，提供了在缓存器之间的多个跳变(尽管对于阵列的非常外围的换能器，可能不需要多个跳变)。每个缓存器跳变引入了延迟，但是通过减小信号线时间常量来防止信号劣化，特别是通过减小信号行进的最大信号线长度，并且因此减小电阻和电容。以这种方式，能够跨换能器阵列的大面积ASIC上传输大量模拟信号。然后，能够补偿延迟的任何差异，因为这些是预先已知的，因此能够实现波束形成。换能器的子阵列例如对应于感测孔径。

所述系统可以包括模数转换器的存储库(bank)阵列，其中，每条信号路径通向模数转换器的各自存储库或存储库集合。因此，信号路径保留在模拟域中，从而需要有限的电路。

在一种布置中，超声换能器的阵列被提供为集成电路，诸如ASIC，并且模数转换器的存储库阵列被提供为所述集成电路的部分。这形成了完整的集成解决方案。

备选地，模数转换器的存储库可以被设置在相对于超声换能器的阵列的单独的基板上。所述超声换能器自身可以被形成为单独的探头。

所述跳变可以沿着信号路径均匀地分布。以这种方式，在缓存器操作之间的信号路径距离保持最小(针对给定数量的跳变)。

模拟缓存器的每个中的每个缓存器可以包括具有单位增益的差分放大器或者采样与保持电路。

在一种布置中，所述超声换能器的阵列包括超声换能器的行和列，并且信号路径形成列。以这种方式，所述信号路径沿着线延伸到超声换能器的阵列的外围。跳变的数量可以是各自超声换能器距外围的距离的函数。

然后，模拟缓存器的第二阵列可以被定位于超声换能器的阵列的区域外部的行中。这些可以被用于沿着外围分布一条信号路径线，从而可以使用模数转换器的分布式布置。

在另一种布置中，模拟缓存器的第二阵列被定位在超声换能器的阵列的区域之内，使得在超声换能器的阵列之内的信号路径形成锯齿形路径。在这种情况下，所述信号路径不直接延伸到外围，而是可以遵循具有行方向分量和列方向分量的更复杂的路径。

在另一种布置中，每个换能器可以包括电路，所述电路包括：

模拟缓存器；

切换布置；以及

用于控制所述切换布置的寄存器，

其中，所述切换布置能选择性地配置为将所述换能器输出路由到所述电路的选定的输出，或者通过所述缓存器将对所述电路的外部输入从所述电路路由到外部输出。

该电路能配置为提供缓存功能或换能器输出功能。以这种方式，能够通过更新寄存器控制来设置跳变模式。通过缓存器的路由可以是成直线的，例如具有行方向输入和行方向输出，或者具有列方向输入和列方向输出。然而，其也可以实现90度重定向或180度重定向。

例如，所述信号路径针对每个换能器具有相同数量的跳变。以这种方式，每条信号路径经历相同的延迟。这特别适合于采样与保持电路形式的缓存器，因为其施加时钟延迟。可以在换能器的阵列之内或者在包括换能器的阵列外部的部分之后实现相等信号路径长度。最终的信号路径位置可以再次沿着外围分布，从而可以使用模数转换器的分布式布置。

如果替代地在不同的信号路径中存在不同数量的跳变(并且当采样与保持电路被用作缓存器时特别感兴趣)，则所述系统还可以包括：

存储器，其用于存储关于与每个换能器相关联的延迟的信息；

处理器，其用于在考虑被存储在存储器中的延迟的情况下处理所述换能器信号。

这使得所述数据处理能够考虑信号路径。然后，所述信号路径长度是换能器到外围的距离的函数，并且其使得路径长度能够保持尽可能短，具有尽可能少的跳变。

根据本发明另一方面的范例，提供一种超声成像方法，包括：

使用包括换能器的子阵列的集合的超声换能器的阵列生成超声信号；

使用在本地被定位在各自换能器的位置处的相关联的模拟缓存器来缓存来自每个换能器的输出；并且

针对换能器的每个子阵列，从阵列之内到阵列外部形成针对所述子阵列中的每个换能器的信号路径，所述信号路径针对换能器中的至少一些换能器包括在模拟缓存器之间的多个跳变。

每条信号路径可以通向模数转换器的各自存储库或存储库的集合。所述跳变可以沿着从每个换能器到阵列外部的路径均匀地散布。

超声换能器的阵列可以包括超声换能器的行和列，并且其中，所述方法包括：将信号路径形成列以到达超声换能器的阵列的区域的边缘，并且在位于超声换能器的阵列的区域外部的行中的第二阵列的模拟缓存器之间提供另外的信号路径。备选地，所述信号路径可以包括位于超声换能器的阵列的区域之内的模拟缓存器的第二阵列，其中，所述方法包括在所述超声换能器的阵列之内形成锯齿形信号路径。

在任一种情况下，针对每个换能器，可以形成具有相同数量的跳变的信号路径。

备选地，可以存储关于与每个换能器相关联的延迟的信息，并且所述方法然后包括：在考虑所存储的延迟的情况下，来处理所述换能器信号。然后，针对不同换能器的不同信号路径可以具有不同数量的跳变，并且所述路径长度可以被保持尽可能短。

附图说明

现在将参考附图详细描述本发明的范例，在附图中：

图1示出了具有换能器的阵列的ASIC形式的大面积超声系统；

图2示出了可以提供的单独探头的阵列；

图3示出了超声诊断成像系统以解释一般操作；

图4示出了利用本发明的方法的超声成像系统的第一范例；

图5示出了用于实施缓存器电路的差分放大器；

图6示出了图5的系统的模拟；

图7示出了用于实施缓存器电路的采样与保持电路；

图8示出了图7的系统的模拟；

图9示出了从阵列到外围的信号路径总是相同长度的方法；

图10示出了与一个换能器元件相关联的电路的范例；

图11示出了图10中的跳跃总线如何连接到换能器；

图12示出了缓存器配置的第一范例；

图13示出了缓存器配置的第二范例；

图14示出了在换能器阵列外部仅在行方向上缓存的简化切换布置；并且

图15示出了换能器阵列内的缓存与阵列外部的ADC的水平缓存的组合。

具体实施方式

本发明提供了一种超声成像系统，其具有超声换能器的阵列，所述超声换能器的阵列包括换能器的子阵列的集合。每个换能器具有本地模拟缓存器。换能器的每个子阵列具有从超声换能器的阵列之内到超声换能器的阵列外部的信号路径的集合，每条信号路径包括在模拟缓存器之间的一个或多个跳变。为了减少从超声换能器的阵列内部到外围的信号线长度，提供了在缓存器之间的至少一些多个跳变。每个缓存器跳变引入延迟，但是防止了信号劣化，从而能够跨换能器阵列的大面积ASIC来传输大量模拟信号。

首先，将参考图3来描述超声诊断成像系统的一般操作，并且重点在于系统的接收功能，因为本发明涉及对来自换能器阵列的换能器信号的路由。

所述系统包括阵列换能器探头10，其具有CMUT换能器阵列10'，CMUT换能器阵列10'用于发射超声波和接收回波信息。换能器阵列10'可备选地包括由诸如PZT或PVDF的材料形成的压电换能器。换能器阵列10'是能够在2D平面或三维中扫描以进行3D成像的换能器的二维阵列。

换能器阵列10'被耦合到探头中的微波束形成器12，所述探头控制由CMUT阵列单元或压电元件对信号的接收。微波束形成器能够对由换能器的子阵列(或“群组”或“片块”)接收到的信号进行至少部分波束形成，如在美国专利5997479(Savord等人)、6013032(Savord)和6623432(Powers等人)中所描述的。

注意，所述微波束形成器完全是任选的。以下范例假设没有模拟波束形成。

微波束形成器12通过探头线缆被耦合到发射/接收(T/R)开关16，其在发射与接收之间切换，并且在不使用微波束形成器并且由主系统波束形成器直接操作所述换能器阵列时保护主波束形成器20免受高能量发射信号的影响。来自换能器阵列10的超声波束的传输由通过T/R开关16被耦合到微波束形成器的换能器控制器18和主发射波束形成器(未示出)来引导，所述主发射波束形成器接收来自用户接口或控制面板38的用户操作的输入。

由换能器控制器18控制的功能之一是波束被转向和聚焦的方向。可以从换能器阵列(与其正交的)前面直接转向波束，或者以不同的角度转向波束以获得更宽的视场。换能器控制器18能够被耦合以控制针对CMUT阵列的DC偏置控制45。DC偏置控制45设置被施加到CMUT单元的(一个或多个)DC偏置电压。

在接收信道中，部分波束形成的信号由微波束形成器12产生并且被耦合到主接收波束形成器20，其中，来自换能器的个体片块的部分波束形成的信号被组合成完全波束形成的信号。例如，主波束形成器20可以具有128个信道，所述信道中的每个信道接收来自数十或数百个CMUT换能器单元或压电元件的衬片的部分波束形成的信号。以这种方式，由换能器阵列的数千个换能器接收到的信号能够有效地贡献于单个波束形成的信号。

波束形成的接收信号被耦合到信号处理器22。信号处理器22能够以各种方式处理所接收到的回波信号，诸如带通滤波、抽取、I和Q分量分离，以及用于分离线性信号和非线性信号以便能够识别从组织和微气泡返回的非线性(基频的高次谐波)回波信号的谐波信号分离。所述信号处理器还可以执行额外的信号增强，诸如散斑减少、信号复合和噪声消除。信号处理器中的带通滤波器能够是跟踪滤波器，其通带从较高频带滑动到较低频带，因为从增加的深度接收回波信号，由此从较大深度处拒绝较高频率的噪声，其中，这些频率没有解剖学信息。

用于发射和用于接收的波束形成器在不同的硬件中实施并且能够具有不同的功能。当然，在考虑发射波束形成器的特性的情况下设计所述接收器波束形成器。在图1中，为简单起见，仅示出了接收器波束形成器12、20。在整个系统中，还将存在具有发射微波束形成器和主发射波束形成器的发射链。

微波束形成器12的功能是提供信号的初始组合，以便减少模拟信号路径的数量。这通常在模拟域中执行。

最终的波束形成是在主波束形成器20中进行的，并且通常在数字化之后。

发射和接收信道使用具有固定频带的相同换能器阵列10'。然而，发射脉冲占用的带宽能够根据已经使用的发射波束形成而变化。所述接收信道能够捕获整个换能器带宽(这是经典的方法)，或者通过使用带通处理，其仅能够提取包含有用信息的带宽(例如，主谐波的谐波)。

经处理的信号被耦合到B模式(即，亮度模式或2D成像模式)处理器26和多普勒处理器28。B模式处理器26采用所接收到的超声信号的幅度的检测来对身体中的结构进行成像，诸如身体中的器官和血管的组织。身体中的结构的B模式图像可以以谐波图像模式或基本图像模式或者这两者的组合来形成，如在美国专利6283919(Roundhill等人)和美国专利6458083(Jago等人)中所描述的。多普勒处理器28处理来自组织移动和血流的时间上不同的信号，以检测物质的运动，诸如图像场中的血细胞的流动。多普勒处理器28通常包括具有参数的壁滤波器，所述参数可以被设置为通过和/或拒绝从身体中的选定类型的材料返回的回波。

例如，所述壁滤波器能够被设置成具有通带特性，所述通带特性使来自较高速度材料的相对低幅度的信号通过，同时拒绝来自较低或零速度材料的相对较强的信号。该通带特性将传递来自流动血液的信号，同时拒绝来自附近静止或缓慢移动物体(诸如心脏的壁)的信号。逆特性将通过来自心脏的移动组织的信号，同时拒绝被称为组织多普勒成像、检测和描绘组织的运动的血流信号。所述多普勒处理器接收并处理来自图像场中的不同点的一系列时间上离散的回波信号，来自特定点的回波序列被称为系综(ensemble)。在相对短的间隔内快速连续接收到的回波的系综能够被用于估计流动血液的多普勒频移，具有多普勒频率与指示血流速度的速度的对应性。在较长时间段内接收到的回波的系综被用于估计较慢流动的血液或缓慢移动的组织的速度。

由B模式和多普勒处理器产生的结构和运动信号被耦合到扫描转换器32和多平面重格式化器44。扫描转换器32将回波信号排列成以所期望的图像格式接收其的空间关系。例如，所述扫描转换器可以将回波信号布置成二维(2D)扇形形状格式或金字塔形三维(3D)图像。扫描转换器能够利用对应于图像场中具有其多普勒估计的速度的点处的运动的颜色覆盖B模式结构图像，以产生彩色多普勒图像，该图像描绘图像场中的组织和血流的运动。多平面重格式化器将从身体的体积区域中的公共平面中的点接收到的回波转换成该平面的超声图像，如在美国专利6443896(Detmer)中所描述的。当从给定参考点观察时，体积绘制器42将3D数据集的回波信号转换为投影的3D图像，如在美国专利6530885(Entrekin等人)中所描述的。

2D或3D图像从扫描转换器32、多平面重格式化器44和体积绘制器42被耦合到图像处理器30，用于进一步增强、缓存和临时存储以在图像显示器40上显示。除了被用于成像之外，由多普勒处理器28产生的血流值以及由B模式处理器26产生的组织结构信息被耦合到量化处理器34。所述量化处理器产生不同流动条件的测量，诸如血流的体积速率，以及结构测量，诸如器官的大小和孕龄。所述量化处理器可以从用户控制面板38接收输入，诸如要进行测量的图像的解剖结构中的点。来自量化处理器的输出数据被耦合到图形处理器36，以用于利用显示器40上的图像再现测量图形和值，并且用于从显示设备40输出音频。图形处理器36还能够生成用于显示的与超声图像的图形叠加。这些图形叠加能够包含标准识别信息，诸如患者姓名、图像的日期和时间、成像参数等。出于这些目的，图形处理器从用户接口38接收输入，诸如患者姓名。所述用户接口还被耦合到发射控制器18，以控制来自换能器阵列10'的超声信号的生成，并且因此控制由换能器阵列和超声系统产生的图像。控制器18的发送控制功能仅是所执行的功能之一。控制器18还考虑操作模式(由用户给出)以及接收器模数转换器中对应的所需的发射器配置和带通配置。控制器18能够是具有固定状态的状态机。

所述用户接口还被耦合到多平面重格式化器44，以用于选择和控制多个多平面重新格式化(MPR)的图像的平面，其可以被用于在MPR图像的图像场中执行量化测量。

本发明涉及将从换能器阵列的元件接收到的换能器信号路由到阵列的外围。

图4示出了利用本发明的方法的超声成像系统的第一范例。

存在包括换能器阵列的区域50。所述阵列包括换能器的子阵列52的集合，其是按行和列布置的。每个子阵列包括多个换能器。例如，遵循上文给出的范例，每个子阵列52可以包括50×50个个体换能器。当然，子阵列中的任何其他数量的个体换能器都是可能的。

换能器阵列被设置有模拟缓存器的阵列。因此，每个换能器子阵列52可以被认为与模拟缓存器的集合54相关联。这些被定位在换能器的各自子阵列52的位置处。注意，换能器阵列是换能器的规则阵列。其能够被认为是子阵列的集合，因为仅有来自子阵列的信号在任何时间都被处理。正在被处理的子阵列形成成像孔径，并且其可以围绕阵列被移动。其可以在非重叠位置之间移动，或者可以处理子阵列的不同位置可以重叠。

当正在处理来自一个子阵列的信号时，其他换能器被关闭并且处于高阻抗状态，从而其不耦合到信号路径。

在图4中，模拟缓存器中的每个集合54被示为一个单元。这是为了以简单的方式来呈现对由超声探头孔径生成的所有信号的处理。实际上，个体缓存器形成规则的阵列，其中每个个体缓存器被定位在其自身的本地换能器附近。模拟缓存器的每个集合54通常被定位在各自换能器子阵列之内(即，在其处)，并且在每个缓存器与换能器之间存在一对一映射，并且因此，在缓存器的每个集合54与换能器子阵列之间也存在一对一映射。以这种方式，存在从子阵列52之内的换能器到缓存器的组54之内的其本地缓存器的短信号路径。每个缓存器可以是具有多个缓存器元件的缓存器电路。具有相关联的换能器的缓存器的本地位置可以被布置为例如在与换能器子阵列相同的平面之内，或者被布置在所述换能器子阵列的平面上方或下方的电路层中。在这两种情况下，缓存器都被定位在相关联的换能器的附近，使得能够实现短的互连线。

换能器的每个子阵列52具有从超声换能器的阵列50之内到超声换能器的阵列50外部的信号路径56。所述信号路径包括在缓存器之间的一个或多个跳变，并且实际上包括多个跳变。在此范例中，信号路径形成列。以这种方式，所述信号路径以列线延伸到超声换能器的阵列50的外围。

为了减少在缓存器操作之间的信号线长度，提供了缓存器之间的多个跳变。

所述跳变可以在给定换能器与外围之间串联延伸的缓存器之间均匀地间隔开。来自不同换能器的信号可以具有相同数量的跳变以到达外围，但是，同样地，可以存在多个跳变，其是阵列之内的给定换能器的位置的函数。优选使得所述多个跳变在沿着信号路径的均匀距离处。以这种方式，缓存器操作之间的信号路径距离被保持为最小。在与换能器相关联的那些缓存器之间可能存在另外的缓存器。

通过范例的方式，针对所示的子阵列52，在信号路径到达阵列50的边缘之前存在缓存器的三个子阵列。如果缓存器的每个子阵列是缓存器的50×50阵列，则存在能够单独在列方向上进行的至多150个缓存器跳变。如下文所解释的，大约40个缓存器跳变可以适合于全信号列。因此，缓存不发生在列中的每个相邻缓存器处，而是发生在列中的每n个缓存器中，从而进行所需数量的信号跳变，或者以不同的方式查看，以便确定最大信号路径长度。

每个缓存器跳变通常引入延迟，但是通过减小模拟信号传输距离以及因此信号线电阻和电容来防止信号劣化，从而能够跨换能器阵列的大面积ASIC以高速度传输大量模拟信号。

所述信号路径最终通向模数转换器的存储库阵列58。在图4的范例中，模数转换器的存储库58沿着区域50的轴线延伸。

再次地，简单地为了容易表示，而将数模转换器显示为存储库。其简单地形成阵列，并且所述阵列可以被认为是存储库的集合，其简单地用于提供与将换能器阵列划分成子阵列相对应的名义分区。

在每个换能器与相关联的模数转换器之间存在固定的映射，从而针对每个可能的超声孔径，一个换能器将其信号提供给模数转换器中的专用的一个模数转换器。因此，信号路径在模数转换器的存储库58中的所有存储库之间分离。这假设没有模拟微波束形成(以减少模数转换器的数量)，但是可以额外地采用模拟微波束形成。

该布置解决了RC计时问题。然而，在孔径处的超声换能器与转换器的存储库58之间将存在可变延迟。

通过使模数转换器沿着区域50的一个边缘(其为ASIC的区域)被分组，则需要水平信号路径以及垂直信号路径，因为ADC将相当大。对于这些水平信号路径，模拟缓存器的第二阵列被定位在超声换能器的阵列50的区域外部的行中。为了便于表示，这些被简单地分组成集合60。这些可以被用于沿着外围分布一条信号路径线，从而可以使用模数转换器存储库58的分布式布置。

水平缓存器60在这两个方向上操作。垂直缓存器处理来自换能器的子阵列52的信号，并且在没有在孔径中主动使用换能器处的缓存器的情况下，其在原则上可以被重新用于数据传输(即，执行跳变)，从换能器朝向转换器传输数据。

形成缓存器符号的箭头示出了数据流的方向。如上文所解释的，缓存器的每个集合实际上是缓存器的总线，其数量与孔径中的换能器的数量相对应(对于50×50子阵列，为2500)。在该范例中，模数转换器的每个存储库58将包括2500/16＝156个模数转换器(存在16行子阵列52，因此，16列方向信号路径36)。因此，针对该范例需要156个模数转换器的16个存储库。

因此，每条信号路径通向模数转换器的存储库58的全组。因此，在50×50子阵列之内(能够在整个ASIC之内的任何地方选择)。能够认为前156个换能器被路由到156个ADC的第一存储库，然后，接下来的156个换能器被路由到156个ADC的第二存储库，并且依此类推。

图4中的粗体路径示出了来自换能器52的一个子阵列的信号路径到达模数转换器的所有16个存储库58的方式(为简单起见，仅示出了9个存储库)。

在图4中，模数转换器的存储库58被提供为与超声换能器的阵列50的基板分离。然而，超声换能器的阵列可以替代地被提供为诸如ASIC的集成电路，并且可以将模数转换器的存储库的阵列提供为所述集成电路的一部分。这形成了完整的集成解决方案。

图4中的缓存器系统可以使用全差分放大器来实施，如在图5中所示的。每个缓存器包括差分放大器70，差分放大器70通过使用适当的反馈电阻器配置72以单位增益反相。线路的寄生电容和电阻在放大器70的输出处还被示为框74。每条信号路径包括图4的放大器电路的串联链。

通过在数学上考虑图5的系统，则级n+1的输出与前一级n的输出相关：

其中，R是放大器的反馈电阻，R_p是寄生电阻，并且C_p是寄生电容。然后，利用N级缓存器：

能够看到，即使时间常量τ_p＝R_pC_p为零，在这样的系统中也发生信号损失。放大器反馈电阻器R必须变得非常大以避免这种情况。如果τ_p是有限的，则情况变得更糟。然而，随着更多缓存器的添加，时间常量τ_p＝R_pC_p衰减。

如果未缓存的系统具有时间常量τ_p0＝R_p0C_p0，则具有N个缓存器的时间常量变为τ_pN＝R_p0C_p0/N²。

因此，所述时间常量的下降快于缓存器的数量的增加。因此，选择正确数量的缓存器将避免时间常量效应，但是DC信号丢失效应仍将存在。

对于N个缓存器，需要N≥(f/f_P0)的缓存器速度，因此，如果f＝40MHz并且f_P0＝1MHz，则N大于40。

执行波束形成的最大所需采样率常常被引用为40MHz，其被表示为f。f_p0是1/2πR_poC_po。因此，未缓存的系统简单地过滤掉所述信号。添加N＝40个缓存器使得高频能够被看到，并且因此，能够进行适当的信号采样。放大器优选将具有增益功能，使得其单位增益带宽将需要比40MHz高至少10倍。

在图6中示出了阶梯式输入(互补差分输入V_in-p和V_in-n)的模拟，其中40个缓存器具有100K欧姆反馈电阻器，并且级寄生电容为100pF/40，并且级寄生电阻为10K/40欧姆。在输出V_out-p和V_out-n处看到信号丢失，信号被延迟超过50ns。可以将400MHz的放大器带宽与非常低的输出阻抗一起使用。

因此，例如有串联的40个缓存器以实现正确的采样率。对于800×800个换能器阵列的范例，如果使用每个换能器一个缓存器，则能够在垂直和水平方向上具有最大800个缓存器。然而，应当限制缓存操作的数量以减少功耗并且还减少噪声问题。因此，在减小信号寄生阻抗的时间常量与降低功耗之间存在折衷。需要40个缓存步骤仅仅是演示幅度量级的范例，并且40MHz的采样率同样仅仅是范例。

将看到，缓存器操作的数量小于垂直或水平换能器(以及因此缓存器)位置的数量(针对给出的范例，为800)。因此，缓存不在每个缓存器处发生，而是利用沿着路径散布的所期望数量的缓存器操作来定义信号路径。

在信号到达阵列的外围之前，来自每个换能器的信号可以经受相同数量的缓存器跳变，在阵列的外围处被读出或转换成数字信号。备选地，缓存操作的数量可以取决于在阵列中的位置，例如使得每条信号路径(从每个个体换能器到外围)由相同单位长度的区段形成，所述单位长度定义了寄生时间常量。

另一种方法是使用采样与保持电路。

图7示出了可能的解决方案。示出了两个缓存器80、82，以及两个寄生线电阻和电容区段84。每个缓存器包括具有两个差分对输入级的全差分缓存器86，以实现全差分采样与保持。

通过范例的方式，以40MHz运行的时钟对输入进行采样，所述输入然后在后半个时钟周期由下一级进行采样(因此，在连续级的输入处进行互补计时)。然后，放大器需要的增益带宽要小得多，即，仅有40MHz而不是如在以上范例中的400MHz。然而，该信号在每级延迟半个周期。

图8示出了该系统的模拟。在10、20、30和40级之后的输出如曲线90、92、94和96所示。没有看到增益降低，从而使用低得多的单位增益带宽(以及因此功率)。剩下的唯一问题是延迟，但是这种延迟的大小是众所周知的。

如上文所解释的，所述孔径能够是大阵列之内的任何位置。这意指延迟能够从0到可能为40个时钟周期的最大值变化。这40个时钟周期延迟能够由40个垂直跳变和40个水平跳变得到，每个跳变给出半个时钟周期延迟。再次所期望的跳变的数量将由采样率指示。需要校正延迟，否则波束形成将严重受损。

存在两种可能的方法。

第一种方法是确保从阵列到外围(例如然后到模数转换器)的信号路径总是相同的长度。因此，不管孔径在较大的阵列之内哪里，到转换器的路径总是包括相同数量的跳变，即，相同数量的采样与保持级。

对于3×3范例，在图9中概念性地示出了该方法。每个换能器子阵列具有如在以上范例中的缓存器的局部集合54。另外，模拟缓存器的第二阵列98被定位在超声换能器的阵列的区域50之内，其中，信号路径对于换能器的每个子阵列具有相同数量的跳变。这是通过以下操作实现的：向外围、并且然后向模数转换器的存储库58提供锯齿形路径。在该简化范例中，每个换能器子阵列在到达模数转换器的存储库58之前具有5个跳变。以这种方式，每条信号路径经历相同的延迟。这对于使用采样与保持电路的系统是特别感兴趣的。

最终信号路径位置也可以沿着外围分布，从而可以以与上述相同的方式使用模数转换器的分布式布置。

所述系统可以使用存储器(在硬件或软件中)来存储关于与换能器的每个子阵列相关联的延迟的信息，而不是均衡路径长度。处理器(例如，在图2中的22、26、28)考虑被存储在存储器中的延迟来处理换能器信号。然而，该处理在波束形成被应用于数据之前发生。

在这种情况下，缓存操作的次数可以再次取决于阵列中的位置。

如上文所提到的，存在与超声阵列的每个换能器元件相关联的本地缓存器。所述缓存器是针对超声换能器的寻址电路的附加物。因此，每个换能器以及其相关联的缓存器可以用于将超声换能器测量结果路由到输出总线上，或者其可以在输入总线上执行入射信号的缓存并且将其中继到输出总线，或者其可以简单地在通过模式中起作用。

图10示出了与一个换能器元件100相关联的电路的范例。该设计使得缓存器的单个阵列能够定义图9的锯齿路径，每个缓存器能被配置为在任何期望的信号路径方向上提供缓存。

垂直总线102的宽度是子阵列中的行数的2倍(即，动态孔径)，从而每个换能器沿着列方向有两条线。这两条线通过电路并且能够传递数据，或者从换能器元件添加或缓存。垂直总线102的其余线可以被认为是跳跃总线116，因为那些线刚好跳过换能器电路。其与孔径的不同行中的换能器元件相关联。因此，在该范例中，跳跃总线的宽度是{2×(子阵列中的行数)-2}。

总线102的两条线穿过换能器电路。

水平总线104的宽度是子阵列中列数的2倍(即，动态孔径)，从而沿行方向每个换能器有两条线。再次地，总线104的两条线穿过换能器电路，并且其余的线可以被认为形成跳跃总线116。

所述电路具有缓存器106。四个开关的第一存储库108控制被提供给缓存器的输入，并且四个开关的第二存储库110控制缓存器的输出被路由到何处。

第一存储库108连接到：

左边的一行总线104；

右边的一行总线104；

上方的一行总线102；以及

下方的一行总线102。

类似地，第二存储库110连接到：

左边的一行总线104；

右边的一行总线104；

上方的一行总线102；以及

下方的一行总线102。

这意指通过激活适合的一对开关，一个在存储库108中，一个在存储库106中，能够从任何方向(上方、下方、左侧或右侧)接收信号，然后，能够在任何方向上对其进行缓存和输出。因此，缓存功能能够成直线，或者其能够执行直角重定向，或者其能够执行U形转弯。

注意，通过允许沿向下方向和向右方向的信号路径，当然能够简化该布置。这将使每条总线102、104的宽度减半。

开关由寄存器112控制。

寄存器还利用控制线114控制缓存器106自身，并且其控制开关116，开关116允许换能器元件将其输出提供给缓存器。因此，在电路中缓存或不缓存的情况下，所述电路替代地可以在任何方向上将超声换能器元件输出路由到总线。

以这种方式，每个换能器元件电路是灵活的，并且能够将数据路由到任何路径，并且沿着任何路径执行缓存。

两个存储库的开关也能够实施通过模式。例如，如果存储库110的两个开关被闭合(例如，顶部两个开关)，则能够形成直通垂直路径。类似地，如果存储库108的两个开关被闭合(例如，左侧两个开关)，则形成直通水平路径。因此，所述电路可以配置为通过模式。该通过模式实施交叉。

通过范例的方式，如果在孔径的一列中有64个行元素并且每个换能器元件有一个缓存器，那么在列中需要64线的总线并且仅有一个缓存器能够驱动一列(针对该范例忽略方向性)。因此，在再次链接到缓存器之前，缓存器驱动针对63个行元素的信号。因此，跳跃总线为63线宽。

图11示出了总线102如何连接到孔径120中的换能器，以简化仅具有两行的孔径的布置。该图像示出了孔径中的换能器(顶部两个换能器)交替连接到总线102的两条向下线。一条线是孔径内的针对该行的线，并且另一条线能够被认为是跳跃总线。还示出了双向性，使得总线102的宽度等于孔径中的行数的两倍，即，在这种简化的情况下为4，从而每个换能器在通往每个方向上的跳跃总线中具有其自己的线，并且另外两条线可以被认为是针对该特定换能器的跳跃总线。然后，换能器元件到总线102的连接遵循棋盘图案。

因此，缓存器与超声换能器的行和列选择单独地操作。所选择的孔径是总阵列之内的元件的有限选择，例如，1024×1024个换能器元件之内的64×64个。跨阵列缓慢地扫描所选择的孔径。

写入寄存器112以启用所选择的缓存器，启用数据的通过或元件数据的输出。该写入在对孔径的扫描期间动态地发生，从而针对每个孔径位置重新配置所述阵列，以提供缓存器跳变的所需组合。针对任何给定的孔径位置，能够配置阵列的外部的缓存器跳变的集合。

在所示的范例中，寄存器为10位。一位被用于启用超声换能器输出，一位被用于启用缓存器，四位被用于路由缓存器输出，四位被用于选择缓存器输入。

尽管该布置具有通过任何路径路由数据的灵活性，但是数据通常将被直接路由到ADC所在的边缘。

图12示出了缓存器配置的简化范例。换能器被寻址的孔径被示为包括四个换能器的区域120，以便解释该原理。换能器信号在其初始电路中被缓存。然后，在下一元素中存在通过函数，然后在下一元素中进行缓存操作。例如，来自换能器122a的换能器信号初始被缓存，然后，通过换能器电路而不在换能器122b中缓存。然后将其缓存在换能器元件122c中。因此，每隔一个换能器元件进行缓存。

每个换能器元件可以由子阵列替代，并且每n个换能器元件再次缓存，其中，n是子阵列的大小(即，行数)。在通过模式中，可以使用跳跃总线，或者切换配置可以提供通过模式。

这两列外部的缓存器全部被关闭(显示为白色而不是被填充)。这节省了电力。

随着有源阵列变得更大，需要跳过更多数量的个体换能器元件，例如，64×64有源孔径将需要跳过63个元件，因此，缓存器驱动强度需要足以在有可用缓存器之前跨有源孔径的整个大小进行驱动，以便针对下一跳变执行缓存。然后，总线仅每64个换能器连接到换能器电路。每条线用作针对其余63个换能器的跳跃总线的部分。

图13再次基于简单的2×2孔径120示出了缓存器配置的范例。在该范例中，跨阵列实现横向移位。能够再次关闭不在信号路径链中的缓存器以节省功率。

图14示出了用于仅在换能器阵列外部的行方向上进行缓存的简化切换布置。再次地，存在缓存器106和寄存器112，但是存在单列输入和一对行总线。这用于路由到占据阵列的整个宽度的ADC，如上文所解释的。如所示的，一个这样的电路与每个ADC相关联。

图15示出了换能器阵列内的缓存(垂直于列方向)以及到阵列外部的ADC的水平缓存的组合。

能够对寄存器(在阵列内和阵列外)进行寻址以便以任何所需的方式建立相关电路。寄存器寻址是纯数字功能，其能够非常快速地执行。片上控制器例如可以被用于执行该功能，该功能从外源获取数据以将正确的模式递送到所有寄存器。

所述孔径跨阵列缓慢地移动，因此，寄存器设置在大多数时间都将是静态的。

当孔径在一个位置中时，例如可以控制所述孔径以改变从远场到近场成像的尺寸。这是更快速的更新，但是其不一定需要改变寄存器设置。如果需要，则CMOS逻辑的更新速率应当足以禁用在孔径缩小时不需要的缓存器。

本发明对大面积医学超声成像感兴趣。

通过研究附图、公开内容以及随附的权利要求，本领域技术人员在实践所要求保护的发明时可以理解和实现所公开实施例的其他变型。在权利要求中，词语“包括”不排除其他元件或步骤，并且不定冠词“一”或“一个”不排除多个。在相互不同的从属权利要求中叙述某些措施的事实并不表示这些措施的组合不能被有利地使用。权利要求中的任何附图标记不应当被解释为限制范围。

Claims

1.一种超声成像系统，包括：

超声换能器的阵列(50)，其包括换能器的子阵列(52)的集合；以及

其中，换能器的每个子阵列(52)具有信号路径(56)的集合，针对每个换能器具有一条信号路径，从所述超声换能器的阵列之内到所述超声换能器的阵列外部，所述信号路径针对所述换能器中的至少一些换能器包括在所述模拟缓存器之间的多个跳变。

2.根据权利要求1所述的成像系统，包括模数转换器的存储库(58)的阵列，其中，所述信号路径(56)的集合通向模数转换器的存储库或存储库的集合。

3.根据权利要求2所述的成像系统，其中：

所述超声换能器的阵列(50)被提供为集成电路，并且所述模数转换器的存储库(58)的阵列被提供为所述集成电路的部分；或者

所述模数转换器的存储库(58)的阵列被提供在相对于所述超声换能器的阵列(50)的单独的基板上。

4.根据任一前述权利要求所述的成像系统，其中，所述跳变沿着从每个换能器到所述阵列外部的路径均匀地散布。

5.根据任一前述权利要求所述的成像系统，其中，模拟缓存器的每个集合(54)的每个缓存器包括具有单位增益的差分放大器或者采样与保持电路。

6.根据任一前述权利要求所述的成像系统，其中，所述超声换能器的阵列包括超声换能器的行和列，并且在所述超声换能器的阵列之内的所述信号路径(36)形成列。

7.根据权利要求6所述的成像系统，还包括被定位在所述超声换能器的阵列的区域外部的行中的模拟缓存器的第二阵列(60)。

8.根据权利要求1至5中的任一项所述的成像系统，其中，每个换能器包括电路，所述电路包括：

所述模拟缓存器；

切换布置；以及

用于控制所述切换布置的寄存器，

其中，所述切换布置能被选择性地配置为：将所述换能器输出路由到所述电路的选定的输出，或者通过所述缓存器将对所述电路的外部输入从所述电路路由到外部输出。

9.根据任一前述权利要求所述的成像系统，其中，所述信号路径(56)针对每个换能器具有相同数量的跳变。

10.根据权利要求1至8中的一项所述的成像系统，还包括：

处理器，其用于在考虑被存储在所述存储器中的所述延迟的情况下处理所述换能器信号。

11.一种超声成像方法，包括：

使用包括换能器的子阵列的集合的超声换能器的阵列来生成超声信号；

针对换能器的每个子阵列，从所述阵列之内到所述阵列外部形成针对所述子阵列的每个换能器的信号路径，其中，针对所述换能器中的至少一些换能器的所述信号路径包括在所述模拟缓存器之间的多个跳变。

12.根据权利要求11所述的方法，将每条信号路径提供至模数转换器的各自存储库或存储库的集合。

13.根据权利要求11或12所述的方法，其中，所述跳变沿着从每个换能器到所述阵列外部的路径均匀地散布。

14.根据权利要求10至13中的任一项所述的方法，其中：

所述超声换能器的阵列包括超声换能器的行和列，并且其中，所述方法包括：将信号路径形成为列以到达所述超声换能器的阵列的区域的边缘，并且在被定位在所述超声换能器的阵列的所述区域外部的行中的第二阵列的模拟缓存器之间提供另外的信号路径；或者

所述信号路径包括被定位在所述超声换能器的阵列的所述区域之内的第二阵列的多个模拟缓存器，并且所述方法包括在所述超声换能器的阵列之内形成锯齿形信号路径。

15.根据权利要求10至13中的任一项所述的方法，还包括：

针对每个换能器形成具有相同数量的跳变的信号路径；或者

存储关于与每个换能器相关联的延迟的信息，并且在考虑所存储的延迟的情况下处理所述换能器信号。