CN108595780A - 一种模块化三相同步锁相环的设计方法 - Google Patents

一种模块化三相同步锁相环的设计方法 Download PDF

Info

Publication number
CN108595780A
CN108595780A CN201810286171.3A CN201810286171A CN108595780A CN 108595780 A CN108595780 A CN 108595780A CN 201810286171 A CN201810286171 A CN 201810286171A CN 108595780 A CN108595780 A CN 108595780A
Authority
CN
China
Prior art keywords
phaselocked loop
phase
parameters
phase synchronous
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810286171.3A
Other languages
English (en)
Inventor
金贝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Jiangrong Intelligent Technology Co Ltd
Original Assignee
Jiangsu Jiangrong Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Jiangrong Intelligent Technology Co Ltd filed Critical Jiangsu Jiangrong Intelligent Technology Co Ltd
Priority to CN201810286171.3A priority Critical patent/CN108595780A/zh
Publication of CN108595780A publication Critical patent/CN108595780A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种模块化三相同步锁相环的设计方法，包括以下步骤：步骤一：为满足电网电压非理想情况下的锁相准确度，优化设计合理的环路滤波PI参数；步骤二：在MATLAB平台上的Simulink工具中分别进行电压不平衡和畸变条件下的比对仿真验证；步骤三：设计不同的截止频率，通过MATLAB仿真结果中不同输出精度和响应速度，并与电网频率前馈控制所需要的截止频率相配合，在合适的截止频率附近设计PI参数；步骤四：根据优化后的PI参数对三相同步锁相环进行模块化设计。通过上述方式，本发明所述的模块化三相同步锁相环的设计方法，只需优化锁相环的PI控制参数，在有效保证稳态精度要求高的同时，不影响到锁相环动态响应的速度。

Description

一种模块化三相同步锁相环的设计方法
技术领域
本发明涉及新能源与现有电力并网技术领域，特别是涉及一种模块化三相同步锁相环的设计方法，三相同步锁相环用来获得电网电压的相位角，并以此来控制变换器，使其与电网电压保持同步。
背景技术
随着经济不断发展，社会对电力需求的持续增长，太阳能、风能等可再生能源发电技术的不断进步，可再生能源发电系统必须与现有电力网并网，才能最大限度地发挥其作用。
基于可再生能源转化为电能的特点，可再生能源发电系统一般通过电力变换器并入电网。电力电子技术的电力变换器都有一个共同的特点，它们直接通过变压器、电抗器等设备与电网并联或串联，并依赖电源电压与电网保持同步运行。
要实现并网变换器与电网的同步运行，首先必须检测电网电压的频率和相位，并以此来控制变换器，使其与电网电压保持同步，一般用锁相环来获得电网电压相位角。锁相环的基本功能是用来锁定单相电压的相位或者三相电网电压正序分量的相位，但部分情况下还需提供频率和幅值信息，锁相系统涉及的输出信息都参与了电力变换器的控制过程，因而它的性能好坏与否在电力变换器系统中起到举足轻重的作用。
为了保证并网变换器与电网保持同步，必须研究使用高性能锁相电路跟踪检测技术，即在电网三相电压发生不平衡、畸变或电压突降条件下，锁相电路都必须能够快速、准确地锁定正序基波电压相位。
三相同步锁相环体系是建立在一套确定的坐标参考系下的，目前的研究仅从结构组成去分析锁相环，对锁相环的目标和机理的分析不清晰，优化结构后的锁相环算法烦琐，芯片资源占用大，并且复杂系统传函难于设计参数，不利于系统的稳定，实际应用不便。因此根据目前的研究现状，设计出一种可以不改变锁相环内部结构的锁相环优化方法，就变得极为重要。
发明内容
本发明主要解决的技术问题是提供一种模块化三相同步锁相环的设计方法，使得传统的三相同步锁相环能够满足电网电压非理想情况下的锁相准确度。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种模块化三相同步锁相环的设计方法，包括以下步骤：
步骤一：为满足电网电压非理想情况下的锁相准确度，通过分析三相同步锁相环的抗干扰特性，优化设计合理的环路滤波PI参数；
步骤二：在MATLAB平台上的Simulink工具中分别进行电压不平衡和畸变条件下的比对仿真验证，观察仿真结果锁相环输出的精确度和波动，选出电网频率前馈控制所需要的合适的截止频率；
步骤三：设计不同的截止频率，通过MATLAB仿真结果中不同输出精度和响应速度，并与电网频率前馈控制所需要的截止频率相配合，在合适的截止频率附近设计PI参数以满足实际系统的动、静态性能需求；
步骤四：根据优化后的PI参数对三相同步锁相环进行模块化设计，将标幺处理后的电压信号和设计后的PI参数输入锁相环中，对锁相环进行参数封装，使锁相环成为一个独立的软件系统。
在本发明一个较佳实施例中，所述步骤一中，根据分析三相同步锁相环对零序分量的免疫能力以及三相同步锁相环对不平衡电压和谐波的抗性，得出结论只要优化设计合理的环路滤波PI参数，传统的三相同步锁相环就可以满足电网电压非理想情况下的锁相准确度。
在本发明一个较佳实施例中，所述步骤二中，设计电网频率前馈控制所需要的截止频率时考虑两种不同情况，分别对电网三相电压不平衡情况和电网畸变情况作出仿真，根据锁相环输出的精确度和波动选出合适的截止频率。
在本发明一个较佳实施例中，所述步骤三中，取不平衡度为30％目标电压下，用频率的波动来表征锁相误差，用输出角度的线性度来表征锁相效果，截止频率取100Hz、50Hz、10Hz和5Hz这四组不同值，分别进行Matlab仿真，对比频率误差、锁相输出效果和动态跟踪速度，结合步骤二中选出的电网频率前馈控制的截止频率，选出合适的PI参数。
在本发明一个较佳实施例中，所述步骤四中，将采样数据进行标幺后再送入锁相环三相同步锁相环，此时环路滤波器的PI参数只会在模块中进行变化，再通过后续模块化的封装就可以完成统一的设计。目标电压幅值发生变化后，锁相环性能并不会受到影响。
在本发明一个较佳实施例中，所述步骤四中，根据步骤三中确定的环路滤波PI控制参数，确定锁相环系统的所有参数，并基于模块化设计方案编写三相同步锁相环的代码，对其进行代码的模块化封装，此时锁相环已成为一个完全独立的软件系统，其参数并不需要随着硬件系统差异和外界输入的不同而发生改变。
本发明的有益效果是：本发明指出的一种模块化三相同步锁相环的设计方法，只需优化锁相环的PI控制参数，无需改变锁相环的结构(如添加滤波器环节，改变环路滤波器类型等)，所以避免了原本算法繁琐、芯片资源占用过多的问题，在有效保证稳态精度要求高的同时，不影响到锁相环动态响应的速度，传统结构在三相同步锁相环的dq轴电压分量处增加低通滤波器，虽然可以抑制输入的高次谐波和提高测量精度，但会导致跟踪的延迟时间增加，动态响应速度变慢，发生相位偏移等问题，而本发明的技术方案中，避免了增加低通滤波器的缺点，参数优化方法可以达到数字滤波器的精确锁相性能，而在实现上更简单，三相同步锁相环的模块化设计方案，非常适合实际工程应用，统一参数的代码编写，使其可以应用到几乎所有的电网锁相的场合。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1是本发明一种模块化三相同步锁相环的设计方法中三相同步锁相环原理框图；
图2是参考的坐标变化系图；
图3是锁相环的基本结构示意图。
具体实施方式
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1～图3，本发明实施例包括：
一种模块化三相同步锁相环的设计方法，包括以下步骤：
步骤一：为满足电网电压非理想情况下的锁相准确度，通过分析三相同步锁相环的抗干扰特性，优化设计合理的环路滤波PI参数；
三相同步锁相环的抗干扰性能分析如下：
在多数电力系统和电力电子应用场合，锁相环主要用来锁电网电压的相角，图2所示是电力电子控制中应用较广的一种坐标参考系；
假设，一个三相对称系统的电压方程为
其中，Va、Vb、Vc是锁相环量测点A、B、C三相电压瞬时值，V 是电压幅值，ω为角速度，为电压的初始相位；
经过从abc三相坐标系到dq0坐标系的Park变换可得
式中，θ是dq0坐标系的旋转角度(θ＝ω't，ω'是dq0坐标系的旋转角速度)；
(1)分析三相同步锁相环对零序分量的免疫能力：
当电网电压含有零序分量时，
式中，Va0、Vb0、Vc0是电网电压中的零序分量，Vd0、Vq0分别是由零序分量引起的d、q分量；
计算可得Vd0＝0，Vq0＝0。得出结论：即无论用Vd还是Vq做鉴相， d、q变换本身就有消除零序分量的特点，因而三相同步锁相环的性能不受目标电压的零序分量的影响；
(2)分析三相同步锁相环对不平衡电压和谐波的抗性：
三相电压不平衡主要由负序基波分量引起，而负序基波分量在正序dq0旋转坐标系上表现为两次波动；
电压畸变的原因是电压中含有n次谐波分量，n次正序谐波，在正序dq0坐标上表现的是n-1次波动；n次负序谐波，在正序dq0坐标上变现的是n+1次的波动；
因而，对三相同步锁相环的鉴相器而言，三相电压的不平衡和谐波的畸变，都表现为高次波动模式，通过优化设计Kp、Ki参数，设置合适的系统截止频率，就可以克服电网三相不平衡和畸变给锁相环带来的影响；
步骤二：在MATLAB平台上的Simulink工具中分别进行电压不平衡和畸变条件下的比对仿真验证，观察仿真结果锁相环输出的精确度和波动，选出电网频率前馈控制所需要的合适的截止频率；
用MATLAB工具设计四种不同的PI参数，系统稳定裕度取60deg，在理想连续条件和实际离散条件下，分别设计截止频率为100Hz和 10Hz的两组参数，设计四组参数见表1；
表1利用MATLAB工具设计的四组PI参数
表1中参数设计默认输入正序电压幅值为1，离散条件下，控制周期为T＝1/6400；
根据表1中设计的两组连续条件下的参数，在Simulink平台上分别进行电压不平衡和电网畸变条件下对比仿真实验，根据对波动的过滤作用，锁相环输出以及锁相准确度这三个仿真结果对比，选出合适的截止频率参数；
步骤三：设计不同的截止频率，通过MATLAB仿真结果中不同输出精度和响应速度，并与电网频率前馈控制所需要的截止频率相配合，在合适的截止频率附近设计PI参数以满足实际系统的动、静态性能需求；
PI参数设计过程中，锁相环的响应速度和系统的抗干扰性是相互矛盾的，当截止频率低时，抗干扰性能强，锁相环输出准确，但跟随速度慢，不平衡度为30％目标电压下，用频率的波动来表征锁相误差，用输出角度的线性度来表征锁相效果；
在锁相环稳定运行条件下，理想电压频率从50Hz突变到55Hz，锁相环的再次锁定1％误差之内的时间表征动态跟踪速度；
各组参数的稳定裕度P.M.均设计为60deg，取截止频率分别为 100Hz、50Hz、10Hz和5Hz四种参数进行仿真，得到锁相环抗干扰能力、精准锁相能力、较快的跟踪速度和截止频率之间的关系，一般来说，强抗干扰能力和精准的锁相，需设计较低的截止频率，而较快的跟踪速度，需设计较高的截止频率；
在工程应用中，电网电压的实际运行条件比仿真条件优良得多：负序含量远远没有30％(不平衡度＜4％)，电网的频率最大偏差50(1±0.5)Hz，同样的参数，在实际条件下的锁相误差、输出效果以及跟踪速度等都要比仿真结果更好，配合电网频率的前馈控制(步骤二中选出的合适的截止频率)，系统选择合适的截止频率，并在截止频率附近设计合适的PI控制参数，来满足系统的动、静态性能要求；
步骤四：根据优化后的PI参数对三相同步锁相环进行模块化设计，将标幺处理后的电压信号和设计后的PI参数输入锁相环中，对锁相环进行参数封装，使锁相环成为一个独立的软件系统；
先将电压值标幺化，三相同步锁相环的功能结构如图1所示，环路滤波环节可采用不同的控制器，其中以PI控制器最为常用，图1 是理想条件(仿真情况)的结构框图，在实际数字系统中θ的反馈过程还要考虑1/(Ts+1)的控制延迟(T为数字系统的控制周期)，三相同步锁相环的开环传递函数表达式为
式中，VR为输入信号幅值；Kp、Ki为环路滤波PI参数；T为数字系统控制周期；
由公式(4)可知，锁相环的环路增益K和输入电压VR相关，而K是衡量锁相环的整体性能的一个重要指标，即一个锁相环系统，对于不同的输入电压幅值，要得到相同的锁相效果，就必须设计不同的PI参数，这对实际工程设计是不利的，在实际系统的运行过程中，对三相同步锁相环的暂态抗扰性能也是不利的，实际应用中，将采样数据进行标幺后再送入锁相环，三相同步锁相环以VR＝1时优化设计参数，就可以完成统一的设计，方便后续模块化的封装；保证在运行过程中，目标电压幅值发生变化后，锁相环性能并不会受任何影响；
根据步骤三中确定的环路滤波PI控制参数，并确定锁相环系统的所有参数，基于模块化设计方案编写三相同步锁相环的代码，采用数据流与行为描述相结合的方式,完成了三相锁相环的所有的模块，对其进行代码的模块化封装，要进行封装，首先要了解三相同步锁相环的一般结构，一个锁相环的基本结构包括鉴相器、环路滤波器和压控振荡器三部分，基本结构如图3所示。其中xi是锁相环输入，一般为正弦信号，设
xo为锁相环输出，一般为角度θ或者包含角度信息的正弦信号： sinθ或cosθ，锁相环的功能，就是使输出xo获得输入信号xi的相角信息，即
鉴相器的作用是从输入信号中分离出相角的信息，并取得和输出反馈相角的联系，正弦性质的鉴相器的输出Ve一般是一个包含目标角度与反馈角度差值的直流信号和无效的交流信号，环路滤波器的作用就是滤除交流信号，因而环路滤波的输出Vc是一个直流量，在锁定情况下，该信号包含频率的信息，Vc在压控振荡器的作用下调整频率，跟踪输入信号完成锁相；
此时封装后的锁相环应用到电网锁相的各个项目中可以不需做任何代码的改变，只需输入目标电网电压的采样信息，锁相环已成为一个完全独立的软件系统，其参数并不需要随着硬件系统差异和外界输入的不同而发生改变。
综上所述，本发明指出的一种模块化三相同步锁相环的设计方法，无需改变锁相环的结构，通过优化设计合适的环路滤波PI参数，使得传统的三相同步锁相环能够满足电网电压非理想情况下的锁相准确度。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (6)

1.一种模块化三相同步锁相环的设计方法，其特征在于，包括以下步骤：
步骤一：为满足电网电压非理想情况下的锁相准确度，通过分析三相同步锁相环的抗干扰特性，优化设计合理的环路滤波PI参数；
步骤二：在MATLAB平台上的Simulink工具中分别进行电压不平衡和畸变条件下的比对仿真验证，观察仿真结果锁相环输出的精确度和波动，选出电网频率前馈控制所需要的合适的截止频率；
步骤三：设计不同的截止频率，通过MATLAB仿真结果中不同输出精度和响应速度，并与电网频率前馈控制所需要的截止频率相配合，在合适的截止频率附近设计PI参数以满足实际系统的动、静态性能需求；
步骤四：根据优化后的PI参数对三相同步锁相环进行模块化设计，将标幺处理后的电压信号和设计后的PI参数输入锁相环中，对锁相环进行参数封装，使锁相环成为一个独立的软件系统。
2.根据权利要求1所述的模块化三相同步锁相环的设计方法，其特征在于，所述步骤一中，根据分析三相同步锁相环对零序分量的免疫能力以及三相同步锁相环对不平衡电压和谐波的抗性，得出结论只要优化设计合理的环路滤波PI参数，传统的三相同步锁相环就可以满足电网电压非理想情况下的锁相准确度。
3.根据权利要求1所述的模块化三相同步锁相环的设计方法，其特征在于，所述步骤二中，设计电网频率前馈控制所需要的截止频率时考虑两种不同情况，分别对电网三相电压不平衡情况和电网畸变情况作出仿真，根据锁相环输出的精确度和波动选出合适的截止频率。
4.根据权利要求1所述的模块化三相同步锁相环的设计方法，其特征在于，所述步骤三中，在不平衡度较高的目标电压下，设置四种不同的PI参数，分别选取截止频率为100Hz、50Hz、10Hz和5Hz，在合适的截止频率附近设计PI参数，验证不同情况下锁相输出效果和动态跟踪速度，考虑实际电网的不平衡度较低，因此实际情况中的频率误差、锁相效果以及跟踪速度等都比仿真结果要好。
5.根据权利要求1所述的模块化三相同步锁相环的设计方法，其特征在于，所述步骤四中，将采样数据进行标幺后再送入锁相环三相同步锁相环，此时环路滤波器的PI参数只会在模块中进行变化，再通过后续模块化的封装就可以完成统一的设计，目标电压幅值发生变化后，锁相环性能并不会受到影响。
6.根据权利要求1所述的模块化三相同步锁相环的设计方法，其特征在于，所述步骤四中，将锁相环模块化后，锁相环已成为一个完全独立的软件系统，其参数并不需要随着硬件系统差异和外界输入的不同而发生改变，据此对其进行代码的模块化封装，将其应用到电网锁相的各个项目中时无需做任何代码的改动。
CN201810286171.3A 2018-04-03 2018-04-03 一种模块化三相同步锁相环的设计方法 Pending CN108595780A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810286171.3A CN108595780A (zh) 2018-04-03 2018-04-03 一种模块化三相同步锁相环的设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810286171.3A CN108595780A (zh) 2018-04-03 2018-04-03 一种模块化三相同步锁相环的设计方法

Publications (1)

Publication Number Publication Date
CN108595780A true CN108595780A (zh) 2018-09-28

Family

ID=63625379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810286171.3A Pending CN108595780A (zh) 2018-04-03 2018-04-03 一种模块化三相同步锁相环的设计方法

Country Status (1)

Country Link
CN (1) CN108595780A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102868163A (zh) * 2012-09-10 2013-01-09 西安奥特迅电力电子技术有限公司 一种自适应并网变流器三相软锁相环
CN106936427A (zh) * 2015-12-29 2017-07-07 中国电力科学研究院 一种具有谐波抑制功能的单相锁相环优化设计方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102868163A (zh) * 2012-09-10 2013-01-09 西安奥特迅电力电子技术有限公司 一种自适应并网变流器三相软锁相环
CN106936427A (zh) * 2015-12-29 2017-07-07 中国电力科学研究院 一种具有谐波抑制功能的单相锁相环优化设计方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
徐云燕 等: "三相同步锁相环（SRF-PLL）的参数优化及其工程应用设计", 《电气应用》 *

Similar Documents

Publication Publication Date Title
Rodríguez et al. Decoupled double synchronous reference frame PLL for power converters control
Xiong et al. A novel PLL for grid synchronization of power electronic converters in unbalanced and variable-frequency environment
CN110165706B (zh) 一种自适应三相并网变换器锁相环及其锁相控制方法
CN111239491B (zh) 采用实物控制器扰动注入的广义阻抗实时实验测量方法
CN105785788A (zh) 一种快速三相电压锁相环方法及其动态响应性能分析方法
Adzic et al. PLL synchronization in grid-connected converters
CN106410858A (zh) 一种基于双dq坐标变换的软件数字锁相方法
CN104184148A (zh) 一种同步旋转坐标系中谐波电流分次控制方法
CN110673509A (zh) 一种用于半实物仿真平台的电量变送器模拟系统及方法
CN108627731A (zh) 一种单相断电的快速检测方法
CN103094924A (zh) 基于无锁相环实现电网同步基准正弦的方法及其装置
Sun et al. Optimal control strategy of voltage source converter‐based high‐voltage direct current under unbalanced grid voltage conditions
CN111327075B (zh) 两级式光伏并网系统低电压穿越动态评估方法及系统
CN106374917A (zh) 一种适用于电压暂降情况下的锁相环实现方法
CN111416344A (zh) 基于延时移相正交信号发生器的锁相环建模方法及系统
CN111157798A (zh) 一种基于实时仿真机和实物控制器的阻抗测量系统
CN108595780A (zh) 一种模块化三相同步锁相环的设计方法
Mäkinen et al. Power hardware in-the-loop laboratory test environment for small scale wind turbine prototype
CN108680792B (zh) 一种含电力电子装置新能源并网系统动态导纳测量方法
CN107085136A (zh) 一种三相交流电压跌落状态的判断方法及系统
CN104506046B (zh) 用于生成分布式发电并网变流器测试电压的统一控制方法
Wang et al. Enhanced single phase locked loop for grid-connected converter in distribution network
CN110082594A (zh) 一种检测有源电力滤波器数字锁相环相位方法
Shang et al. Amplitude-phase-locked loop: Estimator of three-phase grid voltage vector
Wei et al. A fast PLL method for power electronic systems connected to distorted grids

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180928