CN108573720B - 一种lpddr芯片以及兼容设计电路板 - Google Patents

一种lpddr芯片以及兼容设计电路板 Download PDF

Info

Publication number
CN108573720B
CN108573720B CN201810199800.9A CN201810199800A CN108573720B CN 108573720 B CN108573720 B CN 108573720B CN 201810199800 A CN201810199800 A CN 201810199800A CN 108573720 B CN108573720 B CN 108573720B
Authority
CN
China
Prior art keywords
column
chip
lpddr
lpddr chip
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810199800.9A
Other languages
English (en)
Other versions
CN108573720A (zh
Inventor
卢浩
王景阳
李志雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Longsys Electronics Co Ltd
Original Assignee
Shenzhen Longsys Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Longsys Electronics Co Ltd filed Critical Shenzhen Longsys Electronics Co Ltd
Priority to CN201810199800.9A priority Critical patent/CN108573720B/zh
Publication of CN108573720A publication Critical patent/CN108573720A/zh
Application granted granted Critical
Publication of CN108573720B publication Critical patent/CN108573720B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring

Abstract

本发明属于移动通信领域，公开了一种LPDDR芯片以及兼容设计电路板，LPDDR芯片的基板外表面设置有LPDDR晶粒引脚和满足eMMC协议物理规范的eMMC引脚，LPDDR晶粒引脚与LPDDR晶粒电连接，eMMC引脚不与LPDDR晶粒电连接；LPDDR芯片的兼容设计电路板上处理器放置区与第一存储芯片放置区之间具有第一连接线，处理器放置区与开关元件放置区之间具有第二连接线，开关元件放置区与第一存储芯片放置区之间具有第三连接线，开关元件放置区与第二存储芯片放置区之间具有第四连接线；通过放置在开关元件放置区的开关元件实现兼容eMCP芯片和分离式设计。本发明可以使处理器放置区通过开关元件连通第一存储芯片放置区或第二存储芯片放置区，实现了兼容eMCP或者分离式设计的电路板。

Description

一种LPDDR芯片以及兼容设计电路板
技术领域
本发明属于移动通信领域，尤其涉及一种LPDDR芯片以及兼容设计电路板。
背景技术
目前，在移动通讯(手机、平板)平台中的存储方案主要采用eMCP(embeded Multi-Chip Packaging，嵌入式多芯片封装技术)或者分离式设计，其中分离式设计包括eMMC(embeded Multimedia Card，嵌入式多媒体卡)和LPDDR(Low Power Double Data RateSDRAM低功耗内存技术)，但由于存储芯片价格波动较大，手机方案厂商为了降低物料成本，需要在eMCP和分离式(eMMC和LPDDR)方案之间切换，造成方案厂商需要设计两种方案的电路板，增加备料的周期和库存的风险。
现有技术尚无法提供兼容eMCP或者分离式(eMMC和LPDDR)的电路板。
发明内容
本发明提供了一种LPDDR芯片以及兼容设计电路板，旨在解决现有的电路板无法兼容eMCP或者分离式设计的问题。
本发明是这样实现的，一种LPDDR芯片，包括封装胶体，基板以及LPDDR晶粒，所述基板包括内表面和外表面，所述封装胶体形成于所述基板内表面，并包覆所述LPDDR晶粒，所述基板外表面设置有LPDDR晶粒引脚和满足eMMC协议物理规范的eMMC引脚，所述LPDDR晶粒引脚与所述LPDDR晶粒电连接，所述eMMC引脚不与所述LPDDR晶粒电连接。
本发明还提供一种上述LPDDR芯片的兼容设计电路板，所述兼容设计电路板上设置有开关元件放置区、处理器放置区、第一存储芯片放置区以及第二存储芯片放置区；
所述处理器放置区与所述第一存储芯片放置区之间具有第一连接线，所述处理器放置区与所述开关元件放置区之间具有第二连接线，所述开关元件放置区与所述第一存储芯片放置区之间具有第三连接线，所述开关元件放置区与所述第二存储芯片放置区之间具有第四连接线；
通过放置在开关元件放置区的所述开关元件实现兼容eMCP芯片和分离式设计。本发明实施例通过LPDDR芯片的基板外表面设置有LPDDR晶粒引脚和满足eMMC协议物理规范的eMMC引脚，LPDDR晶粒引脚与LPDDR晶粒电连接，eMMC引脚不与LPDDR晶粒电连接；同时还通过LPDDR芯片的兼容设计电路板上开关元件放置区通过第二连接线连接处理器放置区，开关元件放置区还通过第三连接线连接第一存储芯片放置区，开关元件放置区还通过第四连接线连接第二存储芯片放置区，故可以通过开关元件选择使处理器放置区连通第一存储芯片放置区或第二存储芯片放置区，便于用户选择使用eMCP或者分离式设计(eMMC和LPDDR)；避免了由于设计两种方案的电路板，增加备料的周期和库存的风险的问题，增加了产品的市场竞争力。
附图说明
为了更清楚地说明本发明实施例中的技术发明，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的LPDDR芯片的一种引脚示意图。
图2为本发明实施例提供的如图1所示的LPDDR芯片的兼容设计电路板的一种结构图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供的LPDDR芯片的一种结构，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：
一种LPDDR芯片，包括封装胶体，基板以及LPDDR晶粒，基板包括内表面和外表面，封装胶体形成于基板内表面，并包覆LPDDR晶粒，基板外表面设置有LPDDR晶粒引脚和满足eMMC协议物理规范的eMMC引脚，LPDDR晶粒引脚与LPDDR晶粒电连接，eMMC引脚不与LPDDR晶粒电连接。
可选的，LPDDR芯片采用BGA封装，LPDDR晶粒为LPDDR4晶粒，LPDDR芯片包括254个引脚。
具体实施中，如图1所示，LPDDR芯片的第三列第A行的引脚为LPDDR芯片的A通道第一数据输入输出端DQ0_A，LPDDR芯片的第三列第B行的引脚为LPDDR芯片的A通道第二数据输入输出端DQ1_A，LPDDR芯片的第三列第C行的引脚为LPDDR芯片的A通道第三数据输入输出端DQ2_A，LPDDR芯片的第三列第D行的引脚为LPDDR芯片的A通道第四数据输入输出端DQ3_A，LPDDR芯片的第三列第G行的引脚为LPDDR芯片的A通道第十四数据输入输出端DQ13_A，LPDDR芯片的第三列第H行的引脚为LPDDR芯片的A通道第二输入数据掩码端DM11_A，LPDDR芯片的第三列第J行的引脚为A通道第十二数据输入输出端DQ11_A，LPDDR芯片的第三列第K行的引脚为A通道第十一数据输入输出端DQ10_A，LPDDR芯片的第两列第K行的引脚和LPDDR芯片的第两列第R行的引脚为LPDDR芯片的第二电源端VDD2，LPDDR芯片的第三列第R行的引脚为LPDDR芯片的B通道第十一数据输入输出端DQ10_B，LPDDR芯片的第三列第T行的引脚为LPDDR芯片的B通道第十二数据输入输出端DQ11_B，LPDDR芯片的第三列第U行的引脚为LPDDR芯片的B通道第二输入数据掩码端DM11_B，LPDDR芯片的第三列第V行的引脚为LPDDR芯片的B通道第十四数据输入输出端DQ13_B，LPDDR芯片的第三列第AA行的引脚为LPDDR芯片的B通道第四数据输入输出线端DQ3_B，LPDDR芯片的第三列第AB行的引脚为LPDDR芯片的B通道第三数据输入输出端DQ2_B，LPDDR芯片的第三列第AC行的引脚为LPDDR芯片的B通道第二数据输入输出端DQ1_B，LPDDR芯片的第三列第AD行的引脚为LPDDR芯片的B通道第一数据输入输出端DQ0_B。
LPDDR芯片的第四列第A行的引脚和LPDDR芯片的第四列第AD行的引脚为LPDDR芯片的第一电源端VDD1，LPDDR芯片的第四列第B行的引脚、LPDDR芯片的第四列第C行的引脚、LPDDR芯片的第四列第D行的引脚、LPDDR芯片的第四列第G行的引脚、LPDDR芯片的第四列第H行的引脚、LPDDR芯片的第四列第K行的引脚、LPDDR芯片的第四列第R行的引脚、LPDDR芯片的第四列第U行的引脚、LPDDR芯片的第四列第V行的引脚、LPDDR芯片的第四列第AA行的引脚、LPDDR芯片的第四列第AB行的引脚以及LPDDR芯片的第四列第AC行的引脚为LPDDR芯片的接地端VSS，LPDDR芯片的第四列第J行的引脚和LPDDR芯片的第四列第T行的引脚为LPDDR芯片的输入/输出电源端VDDQ。
LPDDR芯片的第五列第A行的引脚和LPDDR芯片的第五列第AD行的引脚为LPDDR芯片的第二电源端VDD2，LPDDR芯片的第五列第B行的引脚、LPDDR芯片的第五列第H行的引脚、LPDDR芯片的第五列第J行的引脚、LPDDR芯片的第五列第T行的引脚、LPDDR芯片的第五列第U行的引脚以及LPDDR芯片的第五列第AC行的引脚为LPDDR芯片的输入/输出电源端VDDQ，LPDDR芯片的第五列第C行的引脚、LPDDR芯片的第五列第G行的引脚、LPDDR芯片的第五列第V行的引脚以及LPDDR芯片的第五列第AB行的引脚为LPDDR芯片的接地端VSS。
LPDDR芯片的第六列第A行的引脚和LPDDR芯片的第六列第AD行的引脚为LPDDR芯片的输入/输出电源端VDDQ，LPDDR芯片的第六列第B行的引脚、LPDDR芯片的第六列第D行的引脚、LPDDR芯片的第六列第G行的引脚、LPDDR芯片的第六列第J行的引脚、LPDDR芯片的第六列第T行的引脚、LPDDR芯片的第六列第V行的引脚、LPDDR芯片的第六列第AA行的引脚以及LPDDR芯片的第六列第AC行的引脚为LPDDR芯片的接地端VSS，LPDDR芯片的第六列第A行的引脚为LPDDR芯片的A通道第六数据输入输出端DQ5_A，LPDDR芯片的第六列第H行的引脚为LPDDR芯片的A通道第十五数据输入输出端DQ14_A，LPDDR芯片的第六列第K行的引脚为LPDDR芯片的A通道第十数据输入输出端DQ9_A，LPDDR芯片的第六列第R行的引脚为LPDDR芯片的B通道第十数据输入输出端DQ9_B，LPDDR芯片的第六列第U行的引脚为LPDDR芯片的B通道第十五数据输入输出端DQ14_B，LPDDR芯片的第六列第AB行的引脚为LPDDR芯片的B通道第六数据输入输出端DQ5_B。
LPDDR芯片的第七列第A行的引脚和LPDDR芯片的第七列第AD行的引脚为LPDDR芯片的输入/输出电源端VDDQ，LPDDR芯片的第七列第C行的引脚、LPDDR芯片的第七列第H行的引脚、LPDDR芯片的第七列第K行的引脚、LPDDR芯片的第七列第R行的引脚、LPDDR芯片的第七列第U行的引脚以及LPDDR芯片的第七列第AB行的引脚为LPDDR芯片的接地端VSS，LPDDR芯片的第七列第B行的引脚为LPDDR芯片的A通道第五数据输入输出端DQ4_A，LPDDR芯片的第七列第D行的引脚为LPDDR芯片的A通道第七数据输入输出端DQ6_A，LPDDR芯片的第七列第G行的引脚、LPDDR芯片的第七列第L行的引脚、LPDDR芯片的第七列第P行的引脚以及LPDDR芯片的第七列第V行的引脚为LPDDR芯片的第二电源端VDD2，LPDDR芯片的第七列第J行的引脚为LPDDR芯片的A通道第十三数据输入输出端DQ12_A，LPDDR芯片的第七列第T行的引脚为LPDDR芯片的B通道第十三数据输入输出端DQ12_B，LPDDR芯片的第七列第AA行的引脚为LPDDR芯片的B通道第七数据输入输出端DQ6_B，LPDDR芯片的第七列第AC行的引脚为LPDDR芯片的B通道第五数据输入输出端DQ4_B。
LPDDR芯片的第八列第A行的引脚、LPDDR芯片的第八列第G行的引脚、LPDDR芯片的第八列第L行的引脚、LPDDR芯片的第八列第P行的引脚、LPDDR芯片的第八列第V行的引脚以及LPDDR芯片的第八列第AD行的引脚为LPDDR芯片的第二电源端VDD2，LPDDR芯片的第八列第B行的引脚、LPDDR芯片的第八列第D行的引脚、LPDDR芯片的第八列第K行的引脚、LPDDR芯片的第八列第R行的引脚、LPDDR芯片的第八列第AA行的引脚以及LPDDR芯片的第八列第AC行的引脚为LPDDR芯片的接地端VSS，LPDDR芯片的第八列第J行的引脚和LPDDR芯片的第八列第T行的引脚为LPDDR芯片的输入/输出电源端VDDQ，LPDDR芯片的第八列第C行的引脚为LPDDR芯片的A通道第八数据输入输出端DQ7_A，LPDDR芯片的第八列第H行的引脚为LPDDR芯片的A通道第十六数据输入输出端DQ15_A，LPDDR芯片的第八列第AB行的引脚为LPDDR芯片的B通道第八数据输入输出端DQ7_B。
LPDDR芯片的第九列第A行的引脚和LPDDR芯片的第九列第AD行的引脚为LPDDR芯片的第一电源端VDD1，LPDDR芯片的第九列第B行的引脚、LPDDR芯片的第九列第G行的引脚、LPDDR芯片的第九列第L行的引脚、LPDDR芯片的第九列第P行的引脚、LPDDR芯片的第九列第V行的引脚以及LPDDR芯片的第九列第AC行的引脚为LPDDR芯片的第二电源端VDD2，LPDDR芯片的第九列第C行的引脚为LPDDR芯片的A通道第一差分数据锁存信号端DQS0_t_A，LPDDR芯片的第九列第D行的引脚为LPDDR芯片的A通道第三差分数据锁存信号端DQS0_c_A，LPDDR芯片的第九列第F行的引脚和LPDDR芯片的第十七列第F行的引脚为LPDDR芯片的输入/输出电源端VDDQ，LPDDR芯片的第九列第J行的引脚为LPDDR芯片的A通道第四差分数据锁存信号端DQS1_c_A，LPDDR芯片的第九列第D行的引脚为LPDDR芯片的A通道第二差分数据锁存信号端DQS1_t_A，LPDDR芯片的第九列第R行的引脚为LPDDR芯片的B通道第二差分数据锁存信号端DQS1_t_B，LPDDR芯片的第九列第T行的引脚为LPDDR芯片的B通道第四差分数据锁存信号端DQS1_c_B，LPDDR芯片的第九列第AA行的引脚为LPDDR芯片的B通道第三差分数据锁存信号端DQS0_c_B，LPDDR芯片的第九列第AB行的引脚为LPDDR芯片的B通道第一差分数据锁存信号端DQS0_t_B。
LPDDR芯片的第十三列第A行的引脚和LPDDR芯片的第十三列第AD行的引脚为LPDDR芯片的输入/输出电源端VDDQ，LPDDR芯片的第十三列第B行的引脚和LPDDR芯片的第十三列第AC行的引脚为LPDDR芯片的第二电源端VDD2，LPDDR芯片的第十三列第C行的引脚为LPDDR芯片的A通道第三命令/地址端CA2_A，LPDDR芯片的第十三列第D行的引脚为LPDDR芯片的A通道第四命令/地址端CA3_A，LPDDR芯片的第十三列第E行的引脚为LPDDR芯片的A通道第五命令/地址端CA4_A，LPDDR芯片的第十三列第F行的引脚为LPDDR芯片的A通道第二命令/地址端CA1_A，LPDDR芯片的第十三列第G行的引脚、LPDDR芯片的第十三列第H行的引脚、LPDDR芯片的第十三列第U行的引脚以及LPDDR芯片的第十三列第V行的引脚为LPDDR芯片的接地端VSS，LPDDR芯片的第十三列第J行的引脚为LPDDR芯片的A通道片上终端电阻信号端ODT_CA_A，LPDDR芯片的第十三列第T行的引脚为LPDDR芯片的B通道片上终端电阻信号端ODT_CA_B，LPDDR芯片的第十三列第W行的引脚为LPDDR芯片的B通道第二命令/地址端CA1_B，LPDDR芯片的第十三列第Y行的引脚为LPDDR芯片的B通道第五命令/地址端CA4_B，LPDDR芯片的第十三列第AA行的引脚为LPDDR芯片的B通道第四命令/地址端CA3_B，LPDDR芯片的第十三列第AB行的引脚为LPDDR芯片的B通道第三命令/地址端CA2_B。
LPDDR芯片的第十四列第A行的引脚和LPDDR芯片的第十四列第AD行的引脚为LPDDR芯片的输入/输出电源端VDDQ，LPDDR芯片的第十四列第B行的引脚和LPDDR芯片的第十四列第AC行的引脚为LPDDR芯片的第二电源端VDD2，LPDDR芯片的第十四列第C行的引脚、LPDDR芯片的第十四列第D行的引脚、LPDDR芯片的第十四列第E行的引脚、LPDDR芯片的第十四列第F行的引脚、LPDDR芯片的第十九列第C行的引脚、LPDDR芯片的第十四列第Y行的引脚、LPDDR芯片的第十四列第AA行的引脚以及LPDDR芯片的第十四列第AB行的引脚为LPDDR芯片的接地端VSS，LPDDR芯片的第十四列第G行的引脚为LPDDR芯片的A通道第一命令/地址端CA0_A。
LPDDR芯片的第十五列第A行的引脚、LPDDR芯片的第十五列第AD行的引脚、LPDDR芯片的第十五列第B行的引脚以及LPDDR芯片的第十五列第AC行的引脚为LPDDR芯片的第一电源端VDD1，LPDDR芯片的第十五列第C行的引脚为LPDDR芯片的A通道第六命令/地址端CA5_A，LPDDR芯片的第十五列第D行的引脚、LPDDR芯片的第十五列第G行的引脚、LPDDR芯片的第十五列第H行的引脚、LPDDR芯片的第十五列第U行的引脚、LPDDR芯片的第十五列第V行的引脚以及LPDDR芯片的第十五列第AA行的引脚为LPDDR芯片的接地端VSS，LPDDR芯片的第十五列第E行的引脚为LPDDR芯片的A通道第一片选端CS0_A，LPDDR芯片的第十五列第F行的引脚为LPDDR芯片的A通道第二片选端CS1_A，LPDDR芯片的第十五列第W行的引脚为LPDDR芯片的B通道第二片选端CS1_B，LPDDR芯片的第十五列第Y行的引脚为LPDDR芯片的B通道第一片选端CS0_B，LPDDR芯片的第十五列第AB行的引脚为LPDDR芯片的B通道第六命令/地址端CA5_B。
LPDDR芯片的第十六列第A行的引脚和LPDDR芯片的第十五列第AD行的引脚为LPDDR芯片的第一电源端VDD1，LPDDR芯片的第十六列第B行的引脚为LPDDR芯片的第一驱动强度校准信号端ZQ0，LPDDR芯片的第十六列第C行的引脚为LPDDR芯片的第二驱动强度校准信号端ZQ1，LPDDR芯片的第十六列第E行的引脚为LPDDR芯片的A通道第一时钟使能端CKE0_A，LPDDR芯片的第十六列第F行的引脚为LPDDR芯片的A通道第二时钟使能端CKE1_A，LPDDR芯片的第十六列第G行的引脚为LPDDR芯片的A通道第一差分时钟端CK_c_A，LPDDR芯片的第十六列第H行的引脚为LPDDR芯片的A通道第二差分时钟端CK_t_A，LPDDR芯片的第十六列第U行的引脚为LPDDR芯片的B通道第二差分时钟端CK_t_B，LPDDR芯片的第十六列第V行的引脚为LPDDR芯片的B通道第一差分时钟端CK_c_B，LPDDR芯片的第十六列第W行的引脚为LPDDR芯片的B通道第二时钟使能端CKE1_B，LPDDR芯片的第十六列第Y行的引脚为LPDDR芯片的B通道第一时钟使能端CKE0_B，LPDDR芯片的第十六列第AA行的引脚为LPDDR芯片的复位信号端RESET_n。
LPDDR芯片的第一列第A行的引脚、LPDDR芯片的第一列第B行的引脚、LPDDR芯片的第二列第A行的引脚、LPDDR芯片的第十八列第A行的引脚、LPDDR芯片的第十八列第B行的引脚、LPDDR芯片的第十七列第A行的引脚、LPDDR芯片的第一列第AC行的引脚、LPDDR芯片的第一列第AD行的引脚、LPDDR芯片的第二列第AC行的引脚、LPDDR芯片的第十八列第AC行的引脚、LPDDR芯片的第十八列第AD行的引脚以及LPDDR芯片的第十七列第AD行的引脚不作使用。
LPDDR芯片的第十四列第H行的引脚、LPDDR芯片的第十四列第J行的引脚、LPDDR芯片的第十五列第J行的引脚、LPDDR芯片的第十六列第J行的引脚、LPDDR芯片的第十七列第J行的引脚、LPDDR芯片的第十三列第K行的引脚、LPDDR芯片的第十四列第K行的引脚、LPDDR芯片的第十五列第K行的引脚、LPDDR芯片的第十六列第K行的引脚、LPDDR芯片的第十七列第K行的引脚、LPDDR芯片的第十二列第L行的引脚、LPDDR芯片的第十三列第L行的引脚、LPDDR芯片的第十四列第L行的引脚、LPDDR芯片的第十五列第L行的引脚、LPDDR芯片的第十六列第L行的引脚、LPDDR芯片的第十七列第L行的引脚、LPDDR芯片的第三列第M行的引脚、LPDDR芯片的第四列第M行的引脚、LPDDR芯片的第五列第M行的引脚、LPDDR芯片的第六列第M行的引脚、LPDDR芯片的第七列第M行的引脚、LPDDR芯片的第八列第M行的引脚、LPDDR芯片的第九列第M行的引脚、LPDDR芯片的第十二列第M行的引脚、LPDDR芯片的第十三列第M行的引脚、LPDDR芯片的第十四列第M行的引脚、LPDDR芯片的第十五列第M行的引脚、LPDDR芯片的第十六列第M行的引脚、LPDDR芯片的第十七列第M行的引脚、LPDDR芯片的第三列第N行的引脚、LPDDR芯片的第四列第N行的引脚、LPDDR芯片的第五列第N行的引脚、LPDDR芯片的第六列第N行的引脚、LPDDR芯片的第七列第N行的引脚、LPDDR芯片的第八列第N行的引脚、LPDDR芯片的第九列第N行的引脚、LPDDR芯片的第十二列第N行的引脚、LPDDR芯片的第十三列第N行的引脚、LPDDR芯片的第十四列第N行的引脚、LPDDR芯片的第十五列第N行的引脚、LPDDR芯片的第十六列第N行的引脚、LPDDR芯片的第十七列第N行的引脚、LPDDR芯片的第十二列第P行的引脚、LPDDR芯片的第十三列第P行的引脚、LPDDR芯片的第十四列第P行的引脚、LPDDR芯片的第十五列第P行的引脚、LPDDR芯片的第十六列第P行的引脚、LPDDR芯片的第十七列第P行的引脚、LPDDR芯片的第十三列第R行的引脚、LPDDR芯片的第十四列第R行的引脚、LPDDR芯片的第十五列第R行的引脚、LPDDR芯片的第十六列第R行的引脚、LPDDR芯片的第十七列第R行的引脚、LPDDR芯片的第十四列第T行的引脚、LPDDR芯片的第十五列第T行的引脚、LPDDR芯片的第十六列第T行的引脚、LPDDR芯片的第十七列第T行的引脚以及LPDDR芯片的第十四列第U行的引脚为空脚。
上述为空脚的引脚包括满足eMMC协议物理规范的eMMC引脚。
此外，本发明实施例还提供上述LPDDR芯片的兼容设计电路板的一种结构，为了便于说明，图2示出了仅示出了与本发明实施例相关的部分，详述如下：
兼容设计电路板上设置有开关元件放置区01、处理器放置区02、第一存储芯片放置区03以及第二存储芯片放置区04。
其中，处理器放置区02与第一存储芯片放置区03之间具有第一连接线，处理器放置区02与开关元件放置区01之间具有第二连接线，开关元件放置区01与第一存储芯片放置区03之间具有第三连接线，开关元件放置区01与第二存储芯片放置区04之间具有第四连接线。
其中，LPDDR芯片的引脚与支持eMMC协议的eMMC引脚无重叠。
通过放置在开关元件放置区01的开关元件实现兼容eMCP芯片和分离式设计。
其中，元器件选择可以有两种情况：
第一种情况：当第一存储芯片放置区03放置eMCP芯片时，开关元件放置区01放置开关元件以连接第二连接线和第三连接线。
第二种情况：当第一存储芯片放置区03放置LPDDR芯片时，第二存储芯片放置区04放置eMMC芯片，开关元件放置区01放置开关元件以连接第二连接线和第四连接线。
处理器放置区02可以放置AP(Application Processor，应用处理器)芯片。
当物料来源有两种情况(eMCP或者分离式设计)时，开发者常需要设计两种电路板，通过设置开关元件放置区01，实现了上述两种物料情况的兼容。
以下结合器件工作原理对图1所示的作进一步说明：
在具体实施过程中，处理器放置区02设置有第一组LPDDR芯片引脚和第一组eMMC芯片引脚；第一存储芯片放置区03设置有第二组LPDDR芯片引脚和第二组eMMC芯片引脚；第二存储芯片放置区04设置有第三组eMMC芯片引脚，第一组LPDDR芯片引脚与第二组LPDDR芯片引脚通过设置在印刷电路板上的第一连接线一一对应连接；第一组eMMC芯片引脚与第二组eMMC芯片引脚通过设置在印刷电路板上的第二连接线和第三连接线一一对应连接；第一组eMMC芯片引脚与第三组eMMC芯片引脚通过设置在印刷电路板上的第二连接线和第四连接线一一对应连接。
可选的，第二连接线和第三连接线之间的开关元件放置区01可以设置有第一组0欧电阻位，第二连接线和第四连接线之间开关元件放置区01可以设置有第二组0欧电阻位。该印刷电路板可以兼容eMCP和“LPDDR和eMMC”两种方案，当采用eMCP方案时，则在处理器放置区02放置AP芯片，在第一存储芯片放置区03放置eMCP芯片，在开关元件放置区01的第一组0欧电阻位上均设置有0欧电阻；当采用“LPDDR和eMMC”方案时，则在处理器放置区02放置AP芯片，在第一存储芯片放置区03放本发明提供的LPDDR芯片，在第二存储芯片放置区04放置eMMC芯片，在开关元件放置区01的第二组0欧电阻位上均放置有0欧电阻。
可选的，第二连接线、第三连接线和第四连接线之间的开关元件放置区01设置有单刀双掷开关位。该印刷电路板可以兼容eMCP和“LPDDR和eMMC”两种方案，当采用eMCP方案时，则在处理器放置区02放置AP芯片，在第一存储芯片放置区03放置eMCP芯片，在开关元件放置区01的单刀双掷开关连通第二连接线和第三连接线；当采用“LPDDR和eMMC”方案时，则在处理器放置区02放置AP芯片，在第一存储芯片放置区03放本发明提供的LPDDR芯片，在第二存储芯片放置区04放置eMMC芯片，在开关元件放置区01的的单刀双掷开关连通第二连接线和第四连接线。
本发明实施例通过LPDDR芯片的基板外表面设置有LPDDR晶粒引脚和支持eMMC协议的eMMC引脚，LPDDR晶粒引脚与LPDDR晶粒电连接，eMMC引脚不与LPDDR晶粒电连接；同时还通过LPDDR芯片的兼容设计电路板上开关元件放置区通过第二连接线连接处理器放置区，开关元件放置区还通过第三连接线连接第一存储芯片放置区，开关元件放置区还通过第四连接线连接第二存储芯片放置区，故可以通过开关元件选择使处理器放置区连通第一存储芯片放置区或第二存储芯片放置区，便于用户选择使用eMCP或者分离式设计(eMMC和LPDDR)；避免了由于设计两种方案的电路板，增加备料的周期和库存的风险的问题，增加了产品的市场竞争力。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种LPDDR芯片，其特征在于，包括封装胶体，基板以及LPDDR晶粒，所述基板包括内表面和外表面，所述封装胶体形成于所述基板内表面，并包覆所述LPDDR晶粒，所述基板外表面设置有LPDDR晶粒引脚和满足eMMC协议物理规范的eMMC引脚，所述LPDDR晶粒引脚与所述LPDDR晶粒电连接，所述eMMC引脚不与所述LPDDR晶粒电连接；
LPDDR芯片采用BGA封装，所述LPDDR晶粒为LPDDR4晶粒，所述LPDDR芯片包括254个引脚；
所述LPDDR芯片的第三列第A行的引脚为所述LPDDR芯片的A通道第一数据输入输出端，所述LPDDR芯片的第三列第B行的引脚为所述LPDDR芯片的A通道第二数据输入输出端，所述LPDDR芯片的第三列第C行的引脚为所述LPDDR芯片的A通道第三数据输入输出端，所述LPDDR芯片的第三列第D行的引脚为所述LPDDR芯片的A通道第四数据输入输出端，所述LPDDR芯片的第三列第G行的引脚为所述LPDDR芯片的A通道第十四数据输入输出端，所述LPDDR芯片的第三列第H行的引脚为所述LPDDR芯片的A通道第二输入数据掩码端，所述LPDDR芯片的第三列第J行的引脚为A通道第十二数据输入输出端，所述LPDDR芯片的第三列第K行的引脚为A通道第十一数据输入输出端，所述LPDDR芯片的第两列第K行的引脚和所述LPDDR芯片的第两列第R行的引脚为所述LPDDR芯片的第二电源端，所述LPDDR芯片的第三列第R行的引脚为所述LPDDR芯片的B通道第十一数据输入输出端，所述LPDDR芯片的第三列第T行的引脚为所述LPDDR芯片的B通道第十二数据输入输出端，所述LPDDR芯片的第三列第U行的引脚为所述LPDDR芯片的B通道第二输入数据掩码端，所述LPDDR芯片的第三列第V行的引脚为所述LPDDR芯片的B通道第十四数据输入输出端，所述LPDDR芯片的第三列第AA行的引脚为所述LPDDR芯片的B通道第四数据输入输出线端，所述LPDDR芯片的第三列第AB行的引脚为所述LPDDR芯片的B通道第三数据输入输出端，所述LPDDR芯片的第三列第AC行的引脚为所述LPDDR芯片的B通道第二数据输入输出端，所述LPDDR芯片的第三列第AD行的引脚为所述LPDDR芯片的B通道第一数据输入输出端；
所述LPDDR芯片的第四列第A行的引脚和所述LPDDR芯片的第四列第AD行的引脚为所述LPDDR芯片的第一电源端，所述LPDDR芯片的第四列第B行的引脚、所述LPDDR芯片的第四列第C行的引脚、所述LPDDR芯片的第四列第D行的引脚、所述LPDDR芯片的第四列第G行的引脚、所述LPDDR芯片的第四列第H行的引脚、所述LPDDR芯片的第四列第K行的引脚、所述LPDDR芯片的第四列第R行的引脚、所述LPDDR芯片的第四列第U行的引脚、所述LPDDR芯片的第四列第V行的引脚、所述LPDDR芯片的第四列第AA行的引脚、所述LPDDR芯片的第四列第AB行的引脚以及所述LPDDR芯片的第四列第AC行的引脚为所述LPDDR芯片的接地端，所述LPDDR芯片的第四列第J行的引脚和所述LPDDR芯片的第四列第T行的引脚为所述LPDDR芯片的输入/输出电源端；
所述LPDDR芯片的第五列第A行的引脚和所述LPDDR芯片的第五列第AD行的引脚为所述LPDDR芯片的第二电源端，所述LPDDR芯片的第五列第B行的引脚、所述LPDDR芯片的第五列第H行的引脚、所述LPDDR芯片的第五列第J行的引脚、所述LPDDR芯片的第五列第T行的引脚、所述LPDDR芯片的第五列第U行的引脚以及所述LPDDR芯片的第五列第AC行的引脚为所述LPDDR芯片的输入/输出电源端，所述LPDDR芯片的第五列第C行的引脚、所述LPDDR芯片的第五列第G行的引脚、所述LPDDR芯片的第五列第V行的引脚以及所述LPDDR芯片的第五列第AB行的引脚为所述LPDDR芯片的接地端；
所述LPDDR芯片的第六列第A行的引脚和所述LPDDR芯片的第六列第AD行的引脚为所述LPDDR芯片的输入/输出电源端，所述LPDDR芯片的第六列第B行的引脚、所述LPDDR芯片的第六列第D行的引脚、所述LPDDR芯片的第六列第G行的引脚、所述LPDDR芯片的第六列第J行的引脚、所述LPDDR芯片的第六列第T行的引脚、所述LPDDR芯片的第六列第V行的引脚、所述LPDDR芯片的第六列第AA行的引脚以及所述LPDDR芯片的第六列第AC行的引脚为所述LPDDR芯片的接地端，所述LPDDR芯片的第六列第A行的引脚为所述LPDDR芯片的A通道第六数据输入输出端，所述LPDDR芯片的第六列第H行的引脚为所述LPDDR芯片的A通道第十五数据输入输出端，所述LPDDR芯片的第六列第K行的引脚为所述LPDDR芯片的A通道第十数据输入输出端，所述LPDDR芯片的第六列第R行的引脚为所述LPDDR芯片的B通道第十数据输入输出端，所述LPDDR芯片的第六列第U行的引脚为所述LPDDR芯片的B通道第十五数据输入输出端，所述LPDDR芯片的第六列第AB行的引脚为所述LPDDR芯片的B通道第六数据输入输出端；
所述LPDDR芯片的第七列第A行的引脚和所述LPDDR芯片的第七列第AD行的引脚为所述LPDDR芯片的输入/输出电源端，所述LPDDR芯片的第七列第C行的引脚、所述LPDDR芯片的第七列第H行的引脚、所述LPDDR芯片的第七列第K行的引脚、所述LPDDR芯片的第七列第R行的引脚、所述LPDDR芯片的第七列第U行的引脚以及所述LPDDR芯片的第七列第AB行的引脚为所述LPDDR芯片的接地端，所述LPDDR芯片的第七列第B行的引脚为所述LPDDR芯片的A通道第五数据输入输出端，所述LPDDR芯片的第七列第D行的引脚为所述LPDDR芯片的A通道第七数据输入输出端，所述LPDDR芯片的第七列第G行的引脚、所述LPDDR芯片的第七列第L行的引脚、所述LPDDR芯片的第七列第P行的引脚以及所述LPDDR芯片的第七列第V行的引脚为所述LPDDR芯片的第二电源端，所述LPDDR芯片的第七列第J行的引脚为所述LPDDR芯片的A通道第十三数据输入输出端，所述LPDDR芯片的第七列第T行的引脚为所述LPDDR芯片的B通道第十三数据输入输出端，所述LPDDR芯片的第七列第AA行的引脚为所述LPDDR芯片的B通道第七数据输入输出端，所述LPDDR芯片的第七列第AC行的引脚为所述LPDDR芯片的B通道第五数据输入输出端；
所述LPDDR芯片的第八列第A行的引脚、所述LPDDR芯片的第八列第G行的引脚、所述LPDDR芯片的第八列第L行的引脚、所述LPDDR芯片的第八列第P行的引脚、所述LPDDR芯片的第八列第V行的引脚以及所述LPDDR芯片的第八列第AD行的引脚为所述LPDDR芯片的第二电源端，所述LPDDR芯片的第八列第B行的引脚、所述LPDDR芯片的第八列第D行的引脚、所述LPDDR芯片的第八列第K行的引脚、所述LPDDR芯片的第八列第R行的引脚、所述LPDDR芯片的第八列第AA行的引脚以及所述LPDDR芯片的第八列第AC行的引脚为所述LPDDR芯片的接地端，所述LPDDR芯片的第八列第J行的引脚和所述LPDDR芯片的第八列第T行的引脚为所述LPDDR芯片的输入/输出电源端，所述LPDDR芯片的第八列第C行的引脚为所述LPDDR芯片的A通道第八数据输入输出端，所述LPDDR芯片的第八列第H行的引脚为所述LPDDR芯片的A通道第十六数据输入输出端，所述LPDDR芯片的第八列第AB行的引脚为所述LPDDR芯片的B通道第八数据输入输出端；
所述LPDDR芯片的第九列第A行的引脚和所述LPDDR芯片的第九列第AD行的引脚为所述LPDDR芯片的第一电源端，所述LPDDR芯片的第九列第B行的引脚、所述LPDDR芯片的第九列第G行的引脚、所述LPDDR芯片的第九列第L行的引脚、所述LPDDR芯片的第九列第P行的引脚、所述LPDDR芯片的第九列第V行的引脚以及所述LPDDR芯片的第九列第AC行的引脚为所述LPDDR芯片的第二电源端，所述LPDDR芯片的第九列第C行的引脚为所述LPDDR芯片的A通道第一差分数据锁存信号端，所述LPDDR芯片的第九列第D行的引脚为所述LPDDR芯片的A通道第三差分数据锁存信号端，所述LPDDR芯片的第九列第F行的引脚和所述LPDDR芯片的第十七列第F行的引脚为所述LPDDR芯片的输入/输出电源端，所述LPDDR芯片的第九列第J行的引脚为所述LPDDR芯片的A通道第四差分数据锁存信号端，所述LPDDR芯片的第九列第D行的引脚为所述LPDDR芯片的A通道第二差分数据锁存信号端，所述LPDDR芯片的第九列第R行的引脚为所述LPDDR芯片的B通道第二差分数据锁存信号端，所述LPDDR芯片的第九列第T行的引脚为所述LPDDR芯片的B通道第四差分数据锁存信号端，所述LPDDR芯片的第九列第AA行的引脚为所述LPDDR芯片的B通道第三差分数据锁存信号端，所述LPDDR芯片的第九列第AB行的引脚为所述LPDDR芯片的B通道第一差分数据锁存信号端；
所述LPDDR芯片的第十三列第A行的引脚和所述LPDDR芯片的第十三列第AD行的引脚为所述LPDDR芯片的输入/输出电源端，所述LPDDR芯片的第十三列第B行的引脚和所述LPDDR芯片的第十三列第AC行的引脚为所述LPDDR芯片的第二电源端，所述LPDDR芯片的第十三列第C行的引脚为所述LPDDR芯片的A通道第三命令/地址端，所述LPDDR芯片的第十三列第D行的引脚为所述LPDDR芯片的A通道第四命令/地址端，所述LPDDR芯片的第十三列第E行的引脚为所述LPDDR芯片的A通道第五命令/地址端，所述LPDDR芯片的第十三列第F行的引脚为所述LPDDR芯片的A通道第二命令/地址端，所述LPDDR芯片的第十三列第G行的引脚、所述LPDDR芯片的第十三列第H行的引脚、所述LPDDR芯片的第十三列第U行的引脚以及所述LPDDR芯片的第十三列第V行的引脚为所述LPDDR芯片的接地端，所述LPDDR芯片的第十三列第J行的引脚为所述LPDDR芯片的A通道片上终端电阻信号端，所述LPDDR芯片的第十三列第T行的引脚为所述LPDDR芯片的B通道片上终端电阻信号端，所述LPDDR芯片的第十三列第W行的引脚为所述LPDDR芯片的B通道第二命令/地址端，所述LPDDR芯片的第十三列第Y行的引脚为所述LPDDR芯片的B通道第五命令/地址端，所述LPDDR芯片的第十三列第AA行的引脚为所述LPDDR芯片的B通道第四命令/地址端，所述LPDDR芯片的第十三列第AB行的引脚为所述LPDDR芯片的B通道第三命令/地址端；
所述LPDDR芯片的第十四列第A行的引脚和所述LPDDR芯片的第十四列第AD行的引脚为所述LPDDR芯片的输入/输出电源端，所述LPDDR芯片的第十四列第B行的引脚和所述LPDDR芯片的第十四列第AC行的引脚为所述LPDDR芯片的第二电源端，所述LPDDR芯片的第十四列第C行的引脚、所述LPDDR芯片的第十四列第D行的引脚、所述LPDDR芯片的第十四列第E行的引脚、所述LPDDR芯片的第十四列第F行的引脚、所述LPDDR芯片的第十九列第C行的引脚、所述LPDDR芯片的第十四列第Y行的引脚、所述LPDDR芯片的第十四列第AA行的引脚以及所述LPDDR芯片的第十四列第AB行的引脚为所述LPDDR芯片的接地端，所述LPDDR芯片的第十四列第G行的引脚为所述LPDDR芯片的A通道第一命令/地址端；
所述LPDDR芯片的第十五列第A行的引脚、所述LPDDR芯片的第十五列第AD行的引脚、所述LPDDR芯片的第十五列第B行的引脚以及所述LPDDR芯片的第十五列第AC行的引脚为所述LPDDR芯片的第一电源端，所述LPDDR芯片的第十五列第C行的引脚为所述LPDDR芯片的A通道第六命令/地址端，所述LPDDR芯片的第十五列第D行的引脚、所述LPDDR芯片的第十五列第G行的引脚、所述LPDDR芯片的第十五列第H行的引脚、所述LPDDR芯片的第十五列第U行的引脚、所述LPDDR芯片的第十五列第V行的引脚以及所述LPDDR芯片的第十五列第AA行的引脚为所述LPDDR芯片的接地端，所述LPDDR芯片的第十五列第E行的引脚为所述LPDDR芯片的A通道第一片选端，所述LPDDR芯片的第十五列第F行的引脚为所述LPDDR芯片的A通道第二片选端，所述LPDDR芯片的第十五列第W行的引脚为所述LPDDR芯片的B通道第二片选端，所述LPDDR芯片的第十五列第Y行的引脚为所述LPDDR芯片的B通道第一片选端，所述LPDDR芯片的第十五列第AB行的引脚为所述LPDDR芯片的B通道第六命令/地址端；
所述LPDDR芯片的第十六列第A行的引脚和所述LPDDR芯片的第十五列第AD行的引脚为所述LPDDR芯片的第一电源端，所述LPDDR芯片的第十六列第B行的引脚为所述LPDDR芯片的第一驱动强度校准信号端，所述LPDDR芯片的第十六列第C行的引脚为所述LPDDR芯片的第二驱动强度校准信号端，所述LPDDR芯片的第十六列第E行的引脚为所述LPDDR芯片的A通道第一时钟使能端，所述LPDDR芯片的第十六列第F行的引脚为所述LPDDR芯片的A通道第二时钟使能端，所述LPDDR芯片的第十六列第G行的引脚为所述LPDDR芯片的A通道第一差分时钟端，所述LPDDR芯片的第十六列第H行的引脚为所述LPDDR芯片的A通道第二差分时钟端，所述LPDDR芯片的第十六列第U行的引脚为所述LPDDR芯片的B通道第二差分时钟端，所述LPDDR芯片的第十六列第V行的引脚为所述LPDDR芯片的B通道第一差分时钟端，所述LPDDR芯片的第十六列第W行的引脚为所述LPDDR芯片的B通道第二时钟使能端，所述LPDDR芯片的第十六列第Y行的引脚为所述LPDDR芯片的B通道第一时钟使能端，所述LPDDR芯片的第十六列第AA行的引脚为所述LPDDR芯片的复位信号端；
所述LPDDR芯片的第一列第A行的引脚、所述LPDDR芯片的第一列第B行的引脚、所述LPDDR芯片的第二列第A行的引脚、所述LPDDR芯片的第十八列第A行的引脚、所述LPDDR芯片的第十八列第B行的引脚、所述LPDDR芯片的第十七列第A行的引脚、所述LPDDR芯片的第一列第AC行的引脚、所述LPDDR芯片的第一列第AD行的引脚、所述LPDDR芯片的第二列第AC行的引脚、所述LPDDR芯片的第十八列第AC行的引脚、所述LPDDR芯片的第十八列第AD行的引脚以及所述LPDDR芯片的第十七列第AD行的引脚不作使用；
所述LPDDR芯片的第十四列第H行的引脚、所述LPDDR芯片的第十四列第J行的引脚、所述LPDDR芯片的第十五列第J行的引脚、所述LPDDR芯片的第十六列第J行的引脚、所述LPDDR芯片的第十七列第J行的引脚、所述LPDDR芯片的第十三列第K行的引脚、所述LPDDR芯片的第十四列第K行的引脚、所述LPDDR芯片的第十五列第K行的引脚、所述LPDDR芯片的第十六列第K行的引脚、所述LPDDR芯片的第十七列第K行的引脚、所述LPDDR芯片的第十二列第L行的引脚、所述LPDDR芯片的第十三列第L行的引脚、所述LPDDR芯片的第十四列第L行的引脚、所述LPDDR芯片的第十五列第L行的引脚、所述LPDDR芯片的第十六列第L行的引脚、所述LPDDR芯片的第十七列第L行的引脚、所述LPDDR芯片的第三列第M行的引脚、所述LPDDR芯片的第四列第M行的引脚、所述LPDDR芯片的第五列第M行的引脚、所述LPDDR芯片的第六列第M行的引脚、所述LPDDR芯片的第七列第M行的引脚、所述LPDDR芯片的第八列第M行的引脚、所述LPDDR芯片的第九列第M行的引脚、所述LPDDR芯片的第十二列第M行的引脚、所述LPDDR芯片的第十三列第M行的引脚、所述LPDDR芯片的第十四列第M行的引脚、所述LPDDR芯片的第十五列第M行的引脚、所述LPDDR芯片的第十六列第M行的引脚、所述LPDDR芯片的第十七列第M行的引脚、所述LPDDR芯片的第三列第N行的引脚、所述LPDDR芯片的第四列第N行的引脚、所述LPDDR芯片的第五列第N行的引脚、所述LPDDR芯片的第六列第N行的引脚、所述LPDDR芯片的第七列第N行的引脚、所述LPDDR芯片的第八列第N行的引脚、所述LPDDR芯片的第九列第N行的引脚、所述LPDDR芯片的第十二列第N行的引脚、所述LPDDR芯片的第十三列第N行的引脚、所述LPDDR芯片的第十四列第N行的引脚、所述LPDDR芯片的第十五列第N行的引脚、所述LPDDR芯片的第十六列第N行的引脚、所述LPDDR芯片的第十七列第N行的引脚、所述LPDDR芯片的第十二列第P行的引脚、所述LPDDR芯片的第十三列第P行的引脚、所述LPDDR芯片的第十四列第P行的引脚、所述LPDDR芯片的第十五列第P行的引脚、所述LPDDR芯片的第十六列第P行的引脚、所述LPDDR芯片的第十七列第P行的引脚、所述LPDDR芯片的第十三列第R行的引脚、所述LPDDR芯片的第十四列第R行的引脚、所述LPDDR芯片的第十五列第R行的引脚、所述LPDDR芯片的第十六列第R行的引脚、所述LPDDR芯片的第十七列第R行的引脚、所述LPDDR芯片的第十四列第T行的引脚、所述LPDDR芯片的第十五列第T行的引脚、所述LPDDR芯片的第十六列第T行的引脚、所述LPDDR芯片的第十七列第T行的引脚以及所述LPDDR芯片的第十四列第U行的引脚为空脚；
上述为空脚的引脚包括满足eMMC协议物理规范的eMMC引脚；
兼容设计电路板上设置有开关元件放置区、处理器放置区、第一存储芯片放置区以及第二存储芯片放置区；
其中，所述处理器放置区与所述第一存储芯片放置区之间具有第一连接线，所述处理器放置区与所述开关元件放置区之间具有第二连接线，所述开关元件放置区与所述第一存储芯片放置区之间具有第三连接线，所述开关元件放置区与所述第二存储芯片放置区之间具有第四连接线。
2.一种权利要求1所述的LPDDR芯片的兼容设计电路板，其特征在于，所述兼容设计电路板上设置有开关元件放置区、处理器放置区、第一存储芯片放置区以及第二存储芯片放置区；
所述处理器放置区与所述第一存储芯片放置区之间具有第一连接线，所述处理器放置区与所述开关元件放置区之间具有第二连接线，所述开关元件放置区与所述第一存储芯片放置区之间具有第三连接线，所述开关元件放置区与所述第二存储芯片放置区之间具有第四连接线；
通过设置在所述开关元件放置区的开关元件实现兼容eMCP芯片和分离式设计。
3.如权利要求2所述的兼容设计电路板，其特征在于，当第一存储芯片放置区放置eMCP芯片时，所述开关元件放置区放置所述开关元件以连接所述第二连接线和所述第三连接线。
4.如权利要求2所述的兼容设计电路板，其特征在于，当第一存储芯片放置区放置所述LPDDR芯片时，所述第二存储芯片放置区放置eMMC芯片，所述开关元件放置区放置所述开关元件以连接所述第二连接线和所述第四连接线。
5.如权利要求2所述的兼容设计电路板，其特征在于，所述处理器放置区放置AP芯片。
6.如权利要求2所述的兼容设计电路板，其特征在于，所述第二连接线和所述第三连接线之间的所述开关元件放置区设置有第一组0欧电阻位，所述第二连接线和所述第四连接线之间的所述开关元件放置区设置有第二组0欧电阻位；
当所述第一存储芯片放置区放置eMCP芯片时，在所述开关元件放置区的所述第一组0欧电阻位上均设置有0欧电阻；
当所述第一存储芯片放置区放置所述LPDDR芯片且所述第二存储芯片放置区放置eMMC芯片时，在所述开关元件放置区的所述第二组0欧电阻位上均放置有0欧电阻。
7.如权利要求2所述的兼容设计电路板，其特征在于，所述第二连接线、所述第三连接线和所述第四连接线之间的所述开关元件放置区设置有单刀双掷开关位；
当所述第一存储芯片放置区放置eMCP芯片时，在所述开关元件放置区的所述单刀双掷开关连通所述第二连接线和所述第三连接线；
当所述第一存储芯片放置区放置所述LPDDR芯片且所述第二存储芯片放置区放置eMMC芯片时，在所述开关元件放置区的的所述单刀双掷开关连通所述第二连接线和所述第四连接线。
CN201810199800.9A 2018-03-12 2018-03-12 一种lpddr芯片以及兼容设计电路板 Active CN108573720B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810199800.9A CN108573720B (zh) 2018-03-12 2018-03-12 一种lpddr芯片以及兼容设计电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810199800.9A CN108573720B (zh) 2018-03-12 2018-03-12 一种lpddr芯片以及兼容设计电路板

Publications (2)

Publication Number Publication Date
CN108573720A CN108573720A (zh) 2018-09-25
CN108573720B true CN108573720B (zh) 2024-04-19

Family

ID=63576829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810199800.9A Active CN108573720B (zh) 2018-03-12 2018-03-12 一种lpddr芯片以及兼容设计电路板

Country Status (1)

Country Link
CN (1) CN108573720B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1467829A (zh) * 2002-06-12 2004-01-14 �����ɷ� 一种多晶粒封装结构
CN203276862U (zh) * 2013-05-17 2013-11-06 深圳市江波龙电子有限公司 存储芯片、存储设备
CN203760427U (zh) * 2013-12-04 2014-08-06 擎泰科技股份有限公司 内嵌式多晶片封装的测试治具
CN104598419A (zh) * 2015-02-13 2015-05-06 北京安信荣达科技有限公司 AX-flash手机存储芯片数据获取设备
CN107026155A (zh) * 2016-01-19 2017-08-08 联发科技股份有限公司 混合系统
CN207925141U (zh) * 2018-03-12 2018-09-28 深圳市江波龙电子有限公司 一种lpddr芯片以及兼容设计电路板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102219296B1 (ko) * 2014-08-14 2021-02-23 삼성전자 주식회사 반도체 패키지
KR102509540B1 (ko) * 2015-06-30 2023-03-14 삼성전자주식회사 저장 장치 및 그것의 가비지 컬렉션 방법
KR102362239B1 (ko) * 2015-12-30 2022-02-14 삼성전자주식회사 디램 캐시를 포함하는 메모리 시스템 및 그것의 캐시 관리 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1467829A (zh) * 2002-06-12 2004-01-14 �����ɷ� 一种多晶粒封装结构
CN203276862U (zh) * 2013-05-17 2013-11-06 深圳市江波龙电子有限公司 存储芯片、存储设备
CN203760427U (zh) * 2013-12-04 2014-08-06 擎泰科技股份有限公司 内嵌式多晶片封装的测试治具
CN104598419A (zh) * 2015-02-13 2015-05-06 北京安信荣达科技有限公司 AX-flash手机存储芯片数据获取设备
CN107026155A (zh) * 2016-01-19 2017-08-08 联发科技股份有限公司 混合系统
CN207925141U (zh) * 2018-03-12 2018-09-28 深圳市江波龙电子有限公司 一种lpddr芯片以及兼容设计电路板

Also Published As

Publication number Publication date
CN108573720A (zh) 2018-09-25

Similar Documents

Publication Publication Date Title
US8138610B2 (en) Multi-chip package with interconnected stacked chips
US8637998B2 (en) Semiconductor chip and semiconductor device
US10504603B2 (en) System-in-package module with memory
US11594522B2 (en) Semiconductor devices with duplicated die bond pads and associated device packages and methods of manufacture
KR20120119960A (ko) 마이크로 범프 연결성을 테스트할 수 있는 반도체 장치
TWI722805B (zh) 記憶體系統
CN103985648A (zh) 半导体的晶圆级封装方法和半导体封装件
KR20120118763A (ko) 디램 패키지, 디램 패키지를 포함하는 디램 모듈, 디램 패키지를 포함하는 그래픽 모듈, 그리고 디램 패키지를 포함하는 멀티미디어 장치
US8884446B2 (en) Semiconductor packages
US10217721B2 (en) Dual-sided memory module with channels aligned in opposition
US8908450B1 (en) Double capacity computer memory device
CN108573720B (zh) 一种lpddr芯片以及兼容设计电路板
US20130088838A1 (en) Die package, method of manufacturing the same, and systems including the same
CN207925141U (zh) 一种lpddr芯片以及兼容设计电路板
KR102657544B1 (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
CN207925142U (zh) 一种lpddr芯片以及兼容设计电路板
US9786332B2 (en) Semiconductor device package with mirror mode
TW202147573A (zh) 記憶體封裝結構
US9190366B2 (en) Multi-chip package
US6826067B2 (en) Double capacity stacked memory and fabrication method thereof
CN203895434U (zh) 集成电路芯片和嵌入式设备
CN100547784C (zh) 多芯片封装结构的内连线
CN104254889A (zh) 共享芯片选择线的封装存储器管芯
TWI428926B (zh) 自我提供輸入參考電壓之系統構裝積體電路
CN203423178U (zh) 一种容量为256M×8bit的立体封装SDRAM存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 518000 A, B, C, D, E, F1, 8 Building, Financial Services Technology Innovation Base, No. 8 Kefa Road, Nanshan District, Shenzhen City, Guangdong Province

Applicant after: SHENZHEN LONGSYS ELECTRONICS Co.,Ltd.

Address before: 518057 8 building, 1 finance base, 8 KFA Road, Nanshan District, Shenzhen, Guangdong.

Applicant before: SHENZHEN NETCOM ELECTRONICS Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant