CN108566209B - 一种ldpc编码方法及装置 - Google Patents

一种ldpc编码方法及装置 Download PDF

Info

Publication number
CN108566209B
CN108566209B CN201711408129.6A CN201711408129A CN108566209B CN 108566209 B CN108566209 B CN 108566209B CN 201711408129 A CN201711408129 A CN 201711408129A CN 108566209 B CN108566209 B CN 108566209B
Authority
CN
China
Prior art keywords
matrix
block
check
submatrix
saved
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711408129.6A
Other languages
English (en)
Other versions
CN108566209A (zh
Inventor
祝博
杨应麟
彭鹏
姜黎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Goke Microelectronics Co Ltd
Original Assignee
Hunan Goke Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Goke Microelectronics Co Ltd filed Critical Hunan Goke Microelectronics Co Ltd
Priority to CN201711408129.6A priority Critical patent/CN108566209B/zh
Publication of CN108566209A publication Critical patent/CN108566209A/zh
Application granted granted Critical
Publication of CN108566209B publication Critical patent/CN108566209B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本申请公开了一种LDPC编码方法及装置，涉及数据处理技术领域，为解决码字长度和校验码长度不可灵活调整的问题而发明。该方法主要包括：获取待编码数据；以预置校验码长度为行数，以预置编码长度为列数，构建稀疏的校验矩阵，所述校验矩阵的子矩阵为全零矩阵或者循环排列的单位矩阵；根据所述校验矩阵，计算所述待编码数据的校验码；根据所述校验码，生成所述待编码数据的LDPC编码数据。本申请主要应用于数据编码的过程中。

Description

一种LDPC编码方法及装置
技术领域
本申请涉及数据处理技术领域，尤其涉及一种LDPC编码方法及装置。
背景技术
LDPC(LowDensityParityCheckCode，低密度奇偶校验码)，是通过校验矩阵定义的一类线性码，为使解码可行，在码长较长时需要校验矩阵满足“稀疏性”，即校验矩阵中1的密度比较低，也就是要求校验矩阵中1的个数远小于0的个数。假设待编码数据S＝(s1,s2,…sk)，编码完成之后的数据是C＝(c1,c2,…cn)，其中k为数据长度，n为码字长度，m＝n-k为校验码长度。在LDPC解码过程中，公式C·HT＝0成立，其中，H是校验矩阵。LDPC编码过程中，公式C＝S·G，其中G是生成矩阵。由此可以得到G和H满足G·HT＝0。
为了降低LDPC解码器的计算复杂度，减少硬件资源消耗。构造的校验矩阵H需要是稀疏矩阵。再根据生成矩阵G和校验矩阵H的关系：G·HT＝0，可以得到对应的生成矩阵。但是这样得到的生成矩阵不是稀疏的，需要消耗很大的硬件存储资源来存放矩阵。例如一次我们要处理的数据是2048字节，校验码长度为200字节。那么生成矩阵的大小就是2048x200＝409600字节。如果使用ROM来存储生成矩阵，可以节省一些硬件面积。但是这样会是生成矩阵被固定死，不能修改。码字长度也因为生成矩阵的固定而固定，在实际应用中不可调整。
发明内容
本申请提供了一种LDPC编码方法及装置，以解决现有技术中解决码字程度和校验码长度不可灵活调整的问题。
第一方面，本申请提供了一种LDPC编码方法，该方法包括：获取待编码数据；以预置校验码长度为行数，以预置编码长度为列数，构建稀疏的校验矩阵，所述校验矩阵的子矩阵为全零矩阵或者循环排列的单位矩阵；根据所述校验矩阵，计算所述待编码数据的校验码；根据所述校验码，生成所述待编码数据的LDPC编码数据。采用本实现方式，生成矩阵可以维持稀疏性，使计算复杂度够低。矩阵通过编码来表示，有效减少存放矩阵所需的硬件存储资源。矩阵的编码可被CPU重写，以实现矩阵的可配置性，以适应各种编码码字长度和校验码长度的应用需求。
结合第一方面，在第一方面第一种可能的实现方式中，所述校验矩阵为m×n的矩阵，由矩阵块A、矩阵块B、矩阵块C、矩阵块D、矩阵块E和矩阵块T组成，所述矩阵块A为(m-g)×(n-m)的矩阵，所述矩阵块B为(m-g)×g的矩阵，所述矩阵块C为g×(n-m)的矩阵，所述矩阵块D为g×g的方阵，所述矩阵块E为g×(m-g)的矩阵，所述矩阵块T为(m-g)×(m-g)的下三角方阵，所述矩阵块A、所述矩阵块B、所述矩阵块C、所述矩阵块D、所述矩阵块E和所述矩阵块T中分别至少包括一个子矩阵。
结合第一方面，在第一方面的第二种可能的实现方式中，所述根据所述校验矩阵，计算所述待编码数据的校验码，包括：根据第一预置公式，计算所述待编码数据的第一校验部分，所述第一预置公式为
Figure BDA0001520752920000022
其中p1为所述第一校验部分，φ＝-ET-1B+D是非稀疏方阵，s为所述待编码数据，A、B、C、D、E、T为所述校验矩阵的子矩阵；根据第二预置公式，计算所述待编码数据的第二校验部分，所述第二预置公式为
Figure BDA0001520752920000021
其中p2为所述第二校验部分，p1为所述第一校验部分，s为所述待编码数据，A、B、T为所述校验矩阵的子矩阵；合并所述第一校验部分和所述第二校验部分，生成所述校验码。
结合第一方面，在第一方面的第三种可能的实现方式中，所述构建所述稀疏的校验矩阵之后，所述方法还包括：按照预置编码方式，保存所述校验矩阵。
结合第一方面，在第一方面的第四种可能的实现方式中，所述按照预置编码方式，保存所述校验矩阵，包括：获取所述校验矩阵中的任意待保存子矩阵；判断所述待保存子矩阵所属的矩阵块；查找所述待保存子矩阵的属性参数，如果所述待保存矩阵为所述矩阵块T中任意列的下三角子矩阵，则属性参数包括所述待保存子矩阵是否为全零矩阵，所述待保存子矩阵否为所述待保存子矩阵所属矩阵块的列的第一个非零子矩阵，所述待保存子矩阵是否为所述待保存子矩阵所属块的列的最后一个非零子矩阵，所述待保存子矩阵的循环移动位数，所述待保存子矩阵所属矩阵块的行数，如果所述待保存子矩阵为所述矩阵块A、所述矩阵块B、所述矩阵块C、所述矩阵块D和所述矩阵块E中任意列的子矩阵，则所述属性参数还包括是所述待保存子矩阵否为所述待保存子矩阵所属矩阵块的列的第一个非零子矩阵；按照所述待保存子矩阵所在的行数和列数，保存所述待保存子矩阵的属性参数。
第二方面，本申请还提供了一种LDPC编码装置，该装置包括用于执行第一方面各种实现方式中方法步骤的模块。
第三方面，本申请还提供了一种终端，包括：处理器及存储器；所述处理器可以执行所述存储器中所存储的程序或指令，从而实现以第一方面各种实现方式所述LDPC编码方法。
第四方面，本申请还提供了一种存储介质，该计算机存储介质可存储有程序，该程序执行时可实现包括本申请提供的LDPC编码方法各实施例中的部分或全部步骤。
附图说明
为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请提供的一种LDPC编码方法流程图；
图2为本申请提供的一种校验矩阵的示意图；
图3为本申请提供的一种校验矩阵的子矩阵的示意图；
图4为本申请提供的一种校验矩阵的拆分示意图；
图5为本申请提供的一种保存校验矩阵的方法流程图；
图6为本申请提供的一种LDPC编码装置组成框图；
图7为本申请提供的一种计算单元的组成框图；
图8为本申请提供的另一种LDPC编码装置组成框图；
图9为本申请提供的一种保存单元的组成框图。
具体实施方式
参见图1，为本申请提供的一种LDPC编码方法流程图。如图1所示，该方法包括：
101、获取待编码数据。
由于外界的干扰在数据传输过程中可能导致传输数据丢失或异常，但是传输数据的接收端并不知道接收到的数据是否为初始传输数据。为了保证传输数据准确性，通常用一种制定方法对原始数据计算出的一个校验值，接收端用校验值和原始数据计算校验式。如果各校验式的值为零，说明数据正确。如果校验式不全为零，说明数据有错误。根据校验式的计算结果，可以把错误数据纠正。
对于传输数据，计算传输数据的校验值，并将传输数据和校验值确定为新的传输数据的过程，称为编码过程。待编码数据，也就是需要传输的初始数据。
102、以预置校验码长度为行数，以预置编码长度为列数，构建稀疏的校验矩阵。
校验矩阵，是稀疏矩阵，其行数为预置校验码长度，其列数为预置编码长度。稀疏矩阵，是指数值为0的元素数目远远多于非0元素的数目，则称该矩阵为稀疏矩阵。校验矩阵的行数和列数确定之后，如果还不能满足码字长度的需求，可以在码字最后补零来计算校验码。如果构建的校验矩阵计算生成的校验码太长，可以截短输出，满足整个系统数据结构的要求。以上两种方式，进一步使本申请更灵活的适用于各种LDPC编码需求。
参见图2，为本申请提供的一种校验矩阵的示意图。参见图3，为本申请提供的一种校验矩阵的子矩阵的示意图。校验矩阵的子矩阵为全零矩阵或者循环排列的单位矩阵。
参见图4，为本申请提供的一种校验矩阵的拆分示意图。具体的，如图4所示，校验矩阵为m×n的矩阵，由矩阵块A、矩阵块B、矩阵块C、矩阵块D、矩阵块E和矩阵块T组成，矩阵块A为(m-g)×(n-m)的矩阵，矩阵块B为(m-g)×g的矩阵，矩阵块C为g×(n-m)的矩阵，矩阵块D为g×g的方阵，矩阵块E为g×(m-g)的矩阵，矩阵块T为(m-g)×(m-g)的下三角方阵，矩阵块A、矩阵块B、矩阵块C、矩阵块D、矩阵块E和矩阵块T中分别至少包括一个子矩阵。校验矩阵的行数为预置校验码长度，校验矩阵的列数为预置编码长度，也就是说m为预置校验码长度，n为预置编码长度，为了能够使校验矩阵的各个矩阵块都存在需要满足1≤g≤min(m,n)。
103、根据校验矩阵，计算待编码数据的校验码。
校验码，是待编码数据的校验码，是根据校验矩阵计算得到的。在计算过程中，会以128比特为计算单位和每一个128x128的子矩阵进行运算。运算的时候，如果和非全零矩阵计算，可以简化成128比特数据的桶形位移，再异或上之前计算的结果。如果是全零矩阵，原来的计算结果保持不变。
具体的，根据第一预置公式，计算所述待编码数据的第一校验部分，所述第一预置公式为
Figure BDA0001520752920000051
其中p1为所述第一校验部分，φ＝-ET-1B+D是非稀疏方阵，s为所述待编码数据，A、B、C、D、E、T为所述校验矩阵的子矩阵；根据第二预置公式，计算所述待编码数据的第二校验部分，所述第二预置公式为
Figure BDA0001520752920000052
其中p2为所述第二校验部分，p1为所述第一校验部分，s为所述待编码数据，A、B、T为所述校验矩阵的子矩阵；合并所述第一校验部分和所述第二校验部分，生成所述校验码。其中，φ是gxg的非稀疏矩阵，需要在构造好校验矩阵之后，计算出来，再提供给硬件计算使用。为了使计算简单，g越小越好。如果g为2，那么整个矩阵的大小就是(128x128x2x2)65536比特。
104、根据校验码，生成待编码数据的LDPC编码数据。
采用本实现方式，生成矩阵可以维持稀疏性，使计算复杂度够低。矩阵通过编码来表示，有效减少存放矩阵所需的硬件存储资源。矩阵的编码可被CPU重写，以实现矩阵的可配置性，以适应各种编码码字长度和校验码长度的应用需求。
在图1所示方法的基础上，在步骤102构建所述稀疏的校验矩阵之后，所述方法还包括：按照预置编码方式，保存校验矩阵。将校验矩阵按照预置编码方式重新编码并保存，以便于其他数据依据校验矩阵进行编码。
参见图5，为本申请提供的一种保存校验矩阵的方法流程图。如图5所示，按照预置编码方式，保存校验矩阵，包括：
501、获取校验矩阵中的任意待保存子矩阵。
502、判断待保存子矩阵所属的矩阵块。
矩阵块是指组成校验矩阵的矩阵块A、矩阵块B、矩阵块C、矩阵块D、矩阵块E或矩阵块T中的一种。
503、查找待保存子矩阵的属性参数。
如果待保存矩阵为矩阵块T中任意列的下三角子矩阵，则属性参数包括待保存子矩阵是否为全零矩阵，待保存子矩阵否为待保存子矩阵所属矩阵块的列的第一个非零子矩阵，待保存子矩阵是否为待保存子矩阵所属块的列的最后一个非零子矩阵，待保存子矩阵的循环移动位数，待保存子矩阵所属矩阵块的行数，如果待保存子矩阵为矩阵块A、矩阵块B、矩阵块C、矩阵块D和矩阵块E中任意列的子矩阵，则属性参数还包括是待保存子矩阵否为待保存子矩阵所属矩阵块的列的第一个非零子矩阵。
504、按照待保存子矩阵所在的行数和列数，保存待保存子矩阵的属性参数。
采用上述实现方式，在实际运用中根据码字的长度和校验码长度的需求存储校验矩阵，校验矩阵通过编码后，使用很小的SRAM存储资源就能保存所有的矩阵信息，CPU访问存储资源即可配置校验矩阵，并且可以随时调节校验矩阵的大小以及非零子矩阵的位置。
参见图6，为本申请提供的一种LDPC编码装置组成框图；参见图7，为本申请提供的一种计算单元的组成框图；参见图8，为本申请提供的另一种LDPC编码装置组成框图；参见图9，为本申请提供的一种保存单元的组成框图。如图6所示，LDPC编码装置包括：
获取单元61，用于获取待编码数据；
构建单元62，用于以预置校验码长度为行数，以预置编码长度为列数，构建稀疏的校验矩阵，校验矩阵的子矩阵为全零矩阵或者循环排列的单位矩阵；
计算单元63，用于根据校验矩阵，计算待编码数据的校验码；
生成单元64，用于根据校验码，生成待编码数据的LDPC编码数据。
进一步地，校验矩阵为m×n的矩阵，由矩阵块A、矩阵块B、矩阵块C、矩阵块D、矩阵块E和矩阵块T组成，矩阵块A为(m-g)×(n-m)的矩阵，矩阵块B为(m-g)×g的矩阵，矩阵块C为g×(n-m)的矩阵，矩阵块D为g×g的方阵，矩阵块E为g×(m-g)的矩阵，矩阵块T为(m-g)×(m-g)的下三角方阵，矩阵块A、矩阵块B、矩阵块C、矩阵块D、矩阵块E和矩阵块T中分别至少包括一个子矩阵。
进一步地，如图7所示，计算单元63，包括：
计算模块631，用于根据第一预置公式，计算待编码数据的第一校验部分，第一预置公式为
Figure BDA0001520752920000062
其中p1为第一校验部分，φ＝-ET-1B+D是非稀疏方阵，s为待编码数据，A、B、C、D、E、T为校验矩阵的子矩阵；
计算模块631，还用于根据第二预置公式，计算待编码数据的第二校验部分，第二预置公式为
Figure BDA0001520752920000061
其中p2为第二校验部分，p1为第一校验部分，s为待编码数据，A、B、T为校验矩阵的子矩阵；
合并模块632，用于合并第一校验部分和第二校验部分，生成校验码。
进一步地，如图8所示，该装置还包括：
保存单元65，用于构建稀疏的校验矩阵之后，按照预置编码方式，保存校验矩阵。
进一步地，如图9所示，保存单元65，包括：
获取模块651，用于获取校验矩阵中的任意待保存子矩阵；
判断模块652，用于判断待保存子矩阵所属的矩阵块；
查找模块653，用于查找待保存子矩阵的属性参数，如果待保存矩阵为矩阵块T中任意列的下三角子矩阵，则属性参数包括待保存子矩阵是否为全零矩阵，待保存子矩阵否为待保存子矩阵所属矩阵块的列的第一个非零子矩阵，待保存子矩阵是否为待保存子矩阵所属块的列的最后一个非零子矩阵，待保存子矩阵的循环移动位数，待保存子矩阵所属矩阵块的行数，如果待保存子矩阵为矩阵块A、矩阵块B、矩阵块C、矩阵块D和矩阵块E中任意列的子矩阵，则属性参数还包括是待保存子矩阵否为待保存子矩阵所属矩阵块的列的第一个非零子矩阵；
保存模块654，用于按照待保存子矩阵所在的行数和列数，保存待保存子矩阵的属性参数。
采用本实现方式，生成矩阵可以维持稀疏性，使计算复杂度够低。矩阵通过编码来表示，有效减少存放矩阵所需的硬件存储资源。矩阵的编码可被CPU重写，以实现矩阵的可配置性，以适应各种编码码字长度和校验码长度的应用需求。
具体实现中，本发明还提供一种计算机存储介质，其中，该计算机存储介质可存储有程序，该程序执行时可包括本发明提供的LDPC编码方法的各实施例中的部分或全部步骤。所述的存储介质可为磁碟、光盘、只读存储记忆体(英文：read-onlymemory，简称：ROM)或随机存储记忆体(英文：randomaccessmemory，简称：RAM)等。
本领域的技术人员可以清楚地了解到本发明实施例中的技术可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本发明实施例中的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例或者实施例的某些部分所述的方法。
本说明书中各个实施例之间相同相似的部分互相参见即可。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例中的说明即可。
以上所述的本发明实施方式并不构成对本发明保护范围的限定。

Claims (2)

1.一种LDPC编码方法，其特征在于，所述方法包括：
获取待编码数据；
以预置校验码长度为行数，以预置编码长度为列数，构建稀疏的校验矩阵，所述校验矩阵的子矩阵为全零矩阵或者循环排列的单位矩阵；
所述校验矩阵为m×n的矩阵，由矩阵块A、矩阵块B、矩阵块C、矩阵块D、矩阵块E和矩阵块T组成，所述矩阵块A为(m-g)×(n-m)的矩阵，所述矩阵块B为(m-g)×g的矩阵，所述矩阵块C为g×(n-m)的矩阵，所述矩阵块D为g×g的方阵，所述矩阵块E为g×(m-g)的矩阵，所述矩阵块T为(m-g)×(m-g)的下三角方阵，所述矩阵块A、所述矩阵块B、所述矩阵块C、所述矩阵块D、所述矩阵块E和所述矩阵块T中分别至少包括一个子矩阵；
按照预置编码方式，保存所述校验矩阵；
根据所述校验矩阵，计算所述待编码数据的校验码；
根据第一预置公式，计算所述待编码数据的第一校验部分，所述第一预置公式为
Figure FDA0003103831500000012
其中p1为所述第一校验部分，φ＝-ET-1B+D是非稀疏方阵，s为所述待编码数据，A、B、C、D、E、T为所述校验矩阵的子矩阵；
根据第二预置公式，计算所述待编码数据的第二校验部分，所述第二预置公式为
Figure FDA0003103831500000011
其中p2为所述第二校验部分，p1为所述第一校验部分，s为所述待编码数据，A、B、T为所述校验矩阵的子矩阵；
合并所述第一校验部分和所述第二校验部分，生成所述校验码；
根据所述校验码，生成所述待编码数据的LDPC编码数据；
其中，所述按照预置编码方式，保存所述校验矩阵，包括：
获取所述校验矩阵中的任意待保存子矩阵；
判断所述待保存子矩阵所属的矩阵块；
查找所述待保存子矩阵的属性参数，如果所述待保存子矩阵为所述矩阵块T中任意列的下三角子矩阵，则属性参数包括所述待保存子矩阵是否为全零矩阵，所述待保存子矩阵是否为所述待保存子矩阵所属矩阵块的列的第一个非零子矩阵，所述待保存子矩阵是否为所述待保存子矩阵所属块的矩阵列的最后一个非零子矩阵，所述待保存子矩阵的循环移动位数，所述待保存子矩阵所属矩阵块的行数，如果所述待保存子矩阵为所述矩阵块A、所述矩阵块B、所述矩阵块C、所述矩阵块D和所述矩阵块E中任意矩阵列的子矩阵，则所述属性参数还包括所述待保存子矩阵是否为所述待保存子矩阵所属矩阵块的矩阵列的第一个非零子矩阵；
按照所述待保存子矩阵所在的行数和列数，保存所述待保存子矩阵的属性参数。
2.一种LDPC编码装置，其特征在于，所述装置包括：
获取单元，用于获取待编码数据；
构建单元，用于以预置校验码长度为行数，以预置编码长度为列数，构建稀疏的校验矩阵，所述校验矩阵的子矩阵为全零矩阵或者循环排列的单位矩阵；
其中，所述校验矩阵为m×n的矩阵，由矩阵块A、矩阵块B、矩阵块C、矩阵块D、矩阵块E和矩阵块T组成，所述矩阵块A为(m-g)×(n-m)的矩阵，所述矩阵块B为(m-g)×g的矩阵，所述矩阵块C为g×(n-m)的矩阵，所述矩阵块D为g×g的方阵，所述矩阵块E为g×(m-g)的矩阵，所述矩阵块T为(m-g)×(m-g)的下三角方阵，所述矩阵块A、所述矩阵块B、所述矩阵块C、所述矩阵块D、所述矩阵块E和所述矩阵块T中分别至少包括一个子矩阵；
计算单元，用于根据所述校验矩阵，计算所述待编码数据的校验码；
其中，所述计算单元包括计算模块，用于根据第一预置公式，计算所述待编码数据的第一校验部分，所述第一预置公式为
Figure FDA0003103831500000021
其中p1为所述第一校验部分，φ＝-ET-1B+D是非稀疏方阵，s为所述待编码数据，A、B、C、D、E、T为所述校验矩阵的子矩阵；
所述计算模块，还用于根据第二预置公式，计算所述待编码数据的第二校验部分，所述第二预置公式为
Figure FDA0003103831500000022
其中p2为所述第二校验部分，p1为所述第一校验部分，s为所述待编码数据，A、B、T为所述校验矩阵的子矩阵；
合并模块，用于合并所述第一校验部分和所述第二校验部分，生成所述校验码；
查找模块，用于查找待保存子矩阵的属性参数，如果所述待保存子矩阵为所述矩阵块T中任意矩阵列的下三角子矩阵，则属性参数包括所述待保存子矩阵是否为全零矩阵，所述待保存子矩阵是否为所述待保存子矩阵所属矩阵块的矩阵列的第一个非零子矩阵，所述待保存子矩阵是否为所述待保存子矩阵所属块的矩阵列的最后一个非零子矩阵，所述待保存子矩阵的循环移动位数，所述待保存子矩阵所属矩阵块的行数，如果所述待保存子矩阵为所述矩阵块A、所述矩阵块B、所述矩阵块C、所述矩阵块D和所述矩阵块E中任意矩阵列的子矩阵，则所述属性参数还包括所述待保存子矩阵是否为所述待保存子矩阵所属矩阵块的矩阵列的第一个非零子矩阵；
生成单元，用于根据所述校验码，生成所述待编码数据的LDPC编码数据；
保存单元，用于所述构建所述稀疏的校验矩阵之后，按照预置编码方式，保存所述校验矩阵；
其中，所述保存单元，包括：
获取模块，用于获取所述校验矩阵中的任意待保存子矩阵；
判断模块，用于判断所述待保存子矩阵所属的矩阵块；
保存模块，用于按照所述待保存子矩阵所在的行数和列数，保存所述待保存子矩阵的属性参数。
CN201711408129.6A 2017-12-22 2017-12-22 一种ldpc编码方法及装置 Active CN108566209B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711408129.6A CN108566209B (zh) 2017-12-22 2017-12-22 一种ldpc编码方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711408129.6A CN108566209B (zh) 2017-12-22 2017-12-22 一种ldpc编码方法及装置

Publications (2)

Publication Number Publication Date
CN108566209A CN108566209A (zh) 2018-09-21
CN108566209B true CN108566209B (zh) 2021-07-27

Family

ID=63530417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711408129.6A Active CN108566209B (zh) 2017-12-22 2017-12-22 一种ldpc编码方法及装置

Country Status (1)

Country Link
CN (1) CN108566209B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1564466A (zh) * 2004-03-29 2005-01-12 上海交通大学 采用分层低密度校验码的信道编码方法
CN103731158A (zh) * 2013-12-23 2014-04-16 华中科技大学 一种用于导航信号的ldpc码校验矩阵的构造方法
JP2017123506A (ja) * 2016-01-04 2017-07-13 日本放送協会 符号化装置、復号装置、半導体チップ、符号化プログラム及び復号プログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1564466A (zh) * 2004-03-29 2005-01-12 上海交通大学 采用分层低密度校验码的信道编码方法
CN103731158A (zh) * 2013-12-23 2014-04-16 华中科技大学 一种用于导航信号的ldpc码校验矩阵的构造方法
JP2017123506A (ja) * 2016-01-04 2017-07-13 日本放送協会 符号化装置、復号装置、半導体チップ、符号化プログラム及び復号プログラム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"基于System Generator的LDPC编码器设计";杜飞飞;《中国高新技术企业》;20150610;正文第19-20页 *

Also Published As

Publication number Publication date
CN108566209A (zh) 2018-09-21

Similar Documents

Publication Publication Date Title
US11595062B2 (en) Decompression apparatus for decompressing a compressed artificial intelligence model and control method thereof
US20120185750A1 (en) Decoding device and decoding method for decoding data encoded by ldpc
JP3810766B2 (ja) エラー訂正のための付加情報生成方法及びその装置
US9667276B1 (en) Efficient low error-floor LDPC codes
US20160285476A1 (en) Method for encoding and decoding of data based on binary reed-solomon codes
CN111858169B (zh) 一种数据恢复方法、系统及相关组件
US20170288698A1 (en) Power saving for bit flipping decoding algorithm in ldpc decoder
US8438448B2 (en) Decoding method and device for low density generator matrix codes
US10084480B1 (en) Systems and methods for decoding cascade LDPC codes
JP2016536947A (ja) データブロックを再構築する方法及び装置
US11075651B2 (en) Generalized low-density parity check codes (GLDPC)
US20180343018A1 (en) Error correcting code for correcting single symbol errors and detecting double bit errors
CN108566209B (zh) 一种ldpc编码方法及装置
WO2018149354A1 (zh) 极化码的编码方法、装置及设备、存储介质
JP2020046871A (ja) メモリシステム
JP7429223B2 (ja) ターボ積符号の復号方法、装置、デコーダー及びコンピュータ記憶媒体
JP2012195866A (ja) 符号化器及び記憶装置
Martínez-Zaldívar et al. Tridimensional block multiword LDPC decoding on GPUs
EP3054602A1 (en) Product-matrix regenerating codes
Cen et al. Tree‐Based Backtracking Orthogonal Matching Pursuit for Sparse Signal Reconstruction
WO2016181978A1 (ja) 行列作用装置、行列作用方法、およびプログラム
US9391647B2 (en) Decoder and decoding method thereof for min-sum algorithm low density parity-check code
WO2016042090A1 (en) Method and apparatus for processing data in storage systems
CN116662063B (zh) 一种闪存的纠错配置方法、纠错方法、系统、设备及介质
CN106302573B (zh) 一种采用擦除码处理数据的方法、系统及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant