JP2012195866A - 符号化器及び記憶装置 - Google Patents
符号化器及び記憶装置 Download PDFInfo
- Publication number
- JP2012195866A JP2012195866A JP2011059721A JP2011059721A JP2012195866A JP 2012195866 A JP2012195866 A JP 2012195866A JP 2011059721 A JP2011059721 A JP 2011059721A JP 2011059721 A JP2011059721 A JP 2011059721A JP 2012195866 A JP2012195866 A JP 2012195866A
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- row
- cyclic
- zero
- rank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/611—Specific encoding aspects, e.g. encoding by means of decoding
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
【解決手段】実施形態によれば、符号化器101は、下三角行列を含み、かつ、1以上の巡回行列または零行列からなるランク落ちの検査行列のうち前記下三角行列と同一行を除いた部分検査行列に対応する生成行列を用いて準組織符号化を行う。生成行列は、1以上の巡回行列を含む巡回行列部分と、部分検査行列のランク落ち数と同じ行数の非巡回行列部分とを含む。
【選択図】図1
Description
以下、第1の実施形態に係る符号化器が用いる生成行列と、その導出手法とが述べられる。第1の実施形態に係る符号化器が用いる生成行列は、フルランクでない疑似巡回行列または巡回行列である検査行列に基づいて導出される。即ち、検査行列は、1以上の巡回行列からなり、ランク落ち(rank deficient)である。この生成行列は、1以上の巡回行列を含む巡回行列部分と、検査行列のランク落ち数と同じ行数の非巡回行列部分とを含む。
以降の説明では、図2の疑似巡回行列の構造に対応する2×2個のブロック51,52,53,54を巡回行列に変形するための手法が述べられる。尚、図4から明らかなように、ブロック51,52,53,54はいずれも巡回行列ではない。
係る種々の方針のいずれかによって巡回行列部分を導出すれば、本実施形態に係る符号化器が実行する符号化の計算複雑性を低減できる。
前述の第1の実施形態に係る符号化器は、ランク落ちの疑似巡回行列である検査行列に対応する生成行列を用いて符号化を実行する。第2の実施形態において、検査行列はR&U(Richardson and Urbanke)方式などの下三角行列部分を含むものである。尚、本実施形態の説明は具体化のためにR&U方式を中心に展開されるものの、本実施形態は下三角行列部分を含む検査行列に広く適用可能である。
102・・・メモリコントローラ
103・・・記憶装置
104・・・ホスト
105・・・半導体メモリ部
106・・・バス
107・・・ROM
108・・・CPUコア
109・・・RAM
110・・・ホストI/F
111・・・誤り訂正部
112・・・メモリI/F
113・・・復号器
Claims (5)
- 下三角行列を含み、かつ、1以上の巡回行列または零行列からなるランク落ちの検査行列のうち前記下三角行列と同一行を除いた部分検査行列に対応する生成行列を用いて準組織符号化を行う符号化器において、
前記生成行列は、1以上の巡回行列を含む巡回行列部分と、前記部分検査行列のランク落ち数と同じ行数の非巡回行列部分とを含む、
符号化器。 - 前記非巡回行列部分に含まれる行ベクトルの0個以上を用いた少なくとも2つの行基本変形の中に前記巡回行列部分に含まれる任意の一行に適用すると非零要素の数を増大させるものが存在する、請求項1の符号化器。
- 1以上の巡回行列または零行列からなるランク落ちの検査行列に対応する生成行列を用いて準組織符号化を行う符号化器において、
前記生成行列は、1以上の巡回行列を含む巡回行列部分と、前記検査行列のランク落ち数と同じ行数の非巡回行列部分とを含み、
前記非巡回行列部分に含まれる行ベクトルの0個以上を用いた少なくとも2つの行基本変形の中に前記巡回行列部分に含まれる任意の一行に適用すると非零要素の数を増大させるものが存在する、
符号化器。 - 前記非巡回行列部分に含まれる行ベクトルの0個以上を用いた少なくとも2つの行基本変形の中に前記巡回行列部分に含まれる任意の一行に適用すると非零要素の数を減少させるものが存在しない、請求項2または請求項3記載の符号化器。
- 半導体メモリ部と、
前記生成行列を用いて符号語を生成する請求項1または請求項3記載の符号化器と、前記符号語を前記半導体メモリ部に送る書き込み部とを備えるコントローラと
を具備する、記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011059721A JP5269936B2 (ja) | 2011-03-17 | 2011-03-17 | 符号化器及び記憶装置 |
US13/363,667 US20120240008A1 (en) | 2011-03-17 | 2012-02-01 | Encoder and storage apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011059721A JP5269936B2 (ja) | 2011-03-17 | 2011-03-17 | 符号化器及び記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012195866A true JP2012195866A (ja) | 2012-10-11 |
JP5269936B2 JP5269936B2 (ja) | 2013-08-21 |
Family
ID=46829469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011059721A Expired - Fee Related JP5269936B2 (ja) | 2011-03-17 | 2011-03-17 | 符号化器及び記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20120240008A1 (ja) |
JP (1) | JP5269936B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130044694A (ko) * | 2011-10-24 | 2013-05-03 | 삼성전자주식회사 | 메모리 시스템 및 그 데이터 기록 재생 방법 |
RU2014104573A (ru) * | 2014-02-10 | 2015-08-20 | ЭлЭсАй Корпорейшн | Системы и способы для кодирования неполного ранга |
TWI602188B (zh) * | 2017-01-03 | 2017-10-11 | 慧榮科技股份有限公司 | 用來於記憶裝置中進行資料管理之方法以及記憶裝置及其控制器 |
TWI651730B (zh) * | 2017-01-03 | 2019-02-21 | 慧榮科技股份有限公司 | 用來於記憶裝置中進行資料管理之方法以及記憶裝置及其控制器 |
US11016844B2 (en) * | 2019-03-15 | 2021-05-25 | Toshiba Memory Corporation | Error correction code structure |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008086008A (ja) * | 2006-08-31 | 2008-04-10 | Matsushita Electric Ind Co Ltd | 符号化方法、符号化装置、及び送信装置 |
WO2008112625A1 (en) * | 2007-03-09 | 2008-09-18 | Qualcomm Incorporated | Encoding and decoding of low density parity check (ldpc ) codes |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7162684B2 (en) * | 2003-01-27 | 2007-01-09 | Texas Instruments Incorporated | Efficient encoder for low-density-parity-check codes |
US7499490B2 (en) * | 2005-06-24 | 2009-03-03 | California Institute Of Technology | Encoders for block-circulant LDPC codes |
US8397125B2 (en) * | 2008-12-31 | 2013-03-12 | Stmicroelectronics, Inc. | Encoding apparatus, system, and method using low density parity check (LDPC) codes |
US8839069B2 (en) * | 2011-04-08 | 2014-09-16 | Micron Technology, Inc. | Encoding and decoding techniques using low-density parity check codes |
-
2011
- 2011-03-17 JP JP2011059721A patent/JP5269936B2/ja not_active Expired - Fee Related
-
2012
- 2012-02-01 US US13/363,667 patent/US20120240008A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008086008A (ja) * | 2006-08-31 | 2008-04-10 | Matsushita Electric Ind Co Ltd | 符号化方法、符号化装置、及び送信装置 |
WO2008112625A1 (en) * | 2007-03-09 | 2008-09-18 | Qualcomm Incorporated | Encoding and decoding of low density parity check (ldpc ) codes |
Non-Patent Citations (3)
Title |
---|
JPN6013002989; 小畑 晴香 外1名: 'フルランクでない検査行列で定義されるQuasi-Cyclic LDPC符号の符号化演算量の削減' 電子情報通信学会技術研究報告 , 201109, pp.35-40 * |
JPN6013002990; Zongwang Li et al.: 'Efficient encoding of quasi-cyclic low-density parity-check codes' IEEE Transactions of Communications Vol.54, No.1, 200601, pp.71-81 * |
JPN6013002994; Aaron E. Cohen et al.: 'A low-complexity hybrid LDPC code encoder for IEEE 802.3an (10GBase-T) Ethernet' IEEE Transactions on Signal Processing Vol.57, No.10, 200910, pp.4085-4094 * |
Also Published As
Publication number | Publication date |
---|---|
JP5269936B2 (ja) | 2013-08-21 |
US20120240008A1 (en) | 2012-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101789959B1 (ko) | 구조적 ldpc의 인코딩 방법, 디코딩 방법, 인코딩 장치 및 디코딩 장치 | |
WO2016181980A1 (ja) | 秘密分散方法、秘密分散システム、分散装置、およびプログラム | |
JP5112468B2 (ja) | 誤り検出訂正回路、メモリコントローラ、および半導体メモリ装置 | |
US8739005B2 (en) | Error correction encoding apparatus, error correction decoding apparatus, nonvolatile semiconductor memory system, and parity check matrix generation method | |
JP5269936B2 (ja) | 符号化器及び記憶装置 | |
JP2012244305A (ja) | メモリコントローラ、半導体メモリ装置、および復号方法 | |
US8751895B2 (en) | Semiconductor memory device and decoding method | |
WO2019246527A1 (en) | Method and apparatus for improved data recovery in data storage systems | |
US10778251B2 (en) | Method and apparatus for encoding quasi-cyclic low-density parity check codes | |
JP5918884B1 (ja) | 復号装置、復号方法、およびプログラム | |
US9584158B2 (en) | Unified H-encoder for a class of multi-rate LDPC codes | |
JP5665725B2 (ja) | 符号化装置及びこれを用いた半導体メモリシステム | |
JP5488472B2 (ja) | 復号装置、この復号装置を有するデータ通信装置およびデータ記憶装置 | |
KR101923116B1 (ko) | 분산 저장 시스템에서 부분접속 복구 부호를 이용하는 부호화/복호화 장치 및 방법 | |
CN107534450B (zh) | 矩阵应用装置、矩阵应用方法、以及存储介质 | |
US11190220B2 (en) | Apparatus and method for managing parity check matrix | |
US20140258807A1 (en) | Decoding and Optimized Implementation of SECDED Codes over GF(q) | |
JP5510447B2 (ja) | 復号装置および復号方法 | |
CN115237662A (zh) | 一种分布式存储节点纠错方法及系统 | |
EP2951926B1 (en) | Ldpc code design and encoding apparatus for their application | |
Yang et al. | Hierarchical Hybrid Error Correction for Time-Sensitive Devices at the Edge | |
CN115549699A (zh) | 译码的方法、装置、电子设备及计算机可读存储介质 | |
CN113411087A (zh) | 解码q元LDPC的方法、电路及包括其的接收机 | |
JP2019057806A (ja) | メモリシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130416 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130508 |
|
LAPS | Cancellation because of no payment of annual fees |