CN108550570B - 集成垂直辐射天线的高频集成电路模块及其封装方法 - Google Patents

集成垂直辐射天线的高频集成电路模块及其封装方法 Download PDF

Info

Publication number
CN108550570B
CN108550570B CN201810377852.0A CN201810377852A CN108550570B CN 108550570 B CN108550570 B CN 108550570B CN 201810377852 A CN201810377852 A CN 201810377852A CN 108550570 B CN108550570 B CN 108550570B
Authority
CN
China
Prior art keywords
integrated circuit
frequency
circuit chip
radiation antenna
vertical radiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810377852.0A
Other languages
English (en)
Other versions
CN108550570A (zh
Inventor
唐海林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHENGDU ZHONGYU MICROCHIP TECHNOLOGY CO.,LTD.
Original Assignee
Chengdu Juli Zhongyu Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Juli Zhongyu Technology Co ltd filed Critical Chengdu Juli Zhongyu Technology Co ltd
Priority to CN201810377852.0A priority Critical patent/CN108550570B/zh
Publication of CN108550570A publication Critical patent/CN108550570A/zh
Application granted granted Critical
Publication of CN108550570B publication Critical patent/CN108550570B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明涉及高频集成电路芯片封装技术领域，具体涉及一种集成垂直辐射天线的高频集成电路模块及其封装方法，包括封装壳体和固定在封装壳体上的集成型高频集成电路芯片，其中集成型高频集成电路芯片上设置有功能电路和垂直辐射天线组件，功能电路的高频输出电极与垂直辐射天线组件的高频输入电极在集成型高频集成电路芯片内部互联。通过在芯片加工时将功能电路的高频输出电极与垂直辐射天线组件的高频输入电极直接在芯片内部互联，使从集成型高频集成电路芯片打线到封装壳体的焊盘的都是直流或是低频率的电信号，就可以利用商业化的低成本封装工艺进行封装，解决了高频集成电路芯片封装的瓶颈问题。

Description

集成垂直辐射天线的高频集成电路模块及其封装方法
技术领域
本发明涉及高频集成电路芯片封装技术领域，具体涉及一种集成垂直辐射天线的高频集成电路模块及其封装方法。
背景技术
随着社会发展及技术进步，高频集成电路越来越受到重视，成为当前研究及应用的热点，例如5G通讯、高速数据传输、汽车防撞雷达、甚至是太赫兹成像系统，其工作频率从24GHz、35GHz、77GHz，到140GHz甚至220GHz及以上频率都有相应的应用需求。
目前高频集成电路的大批量应用在设计及加工上，技术上已经获得了解决，不管是采用Ⅲ-Ⅴ族半导体还是硅基半导体设计加工的高频集成电路，其截止频率和最大震荡频率目前已经能够超过300GHz，且加工工艺已经商业化。
但高频集成电路的封装目前还存在着技术的瓶颈，目前应用的封装技术不是功率损耗大，就是工艺复杂，成本高，体积大、难以大规模商业化批量生产及应用。目前能够实现小批量封装的是频率低于Ka波段(26.5GHz-40GHz)高频集成电路，高频集成电路芯片上的输入输出信号通常采用微带线+玻璃绝缘子方式与封装壳体外部互联，这种封装方式只能小批量手工封装，封装精度要求及性能一致性都能得到保证，目前大批量商业化的集成电路封装工艺线都不能满足要求。而对于更高频率的(＞40GHz)的集成电路芯片，要想控制封装中互联引线带来的功率损耗，只能采用复杂且高成本的诸如倒装焊接、嵌入式芯片级阵列球焊等封装工艺，或是采用金属波导+石英探针封装方式，但这些方式都无法避免高成本、体积大、质量一致性不好等问题，从而限制了高频集成电路大规模批量生产及应用。
发明内容
有鉴于此，针对上述高频集成电路芯片封装的瓶颈问题，本申请提供一种集成垂直辐射天线的高频集成电路模块及其封装方法，可利用目前商业化的、成熟的、低成本的封装工艺线，完成高频集成电路芯片封装，并满足功率损耗要求。
为解决以上技术问题，本发明提供的技术方案是一种集成垂直辐射天线的高频集成电路模块，包括封装壳体和固定在所述封装壳体上的集成型高频集成电路芯片，所述集成型高频集成电路芯片的各电极通过金属丝引线键合到所述封装壳体的各对应焊盘上，所述集成型高频集成电路芯片和所述金属丝引线外部包覆有封装层，其中，所述集成型高频集成电路芯片上设置有功能电路和垂直辐射天线组件，所述功能电路的高频输出电极与所述垂直辐射天线组件的高频输入电极在所述集成型高频集成电路芯片内部互联，所述集成型高频集成电路芯片输出的高频电磁波通过所述垂直辐射天线辐射到空间。
更优的，所述封装壳体上设置有导热层，所述集成型高频集成电路芯片固定在所述导热层上。
更优的，所述导热层为金属导热层。
本发明还提供一种集成垂直辐射天线的高频集成电路模块，包括封装壳体、以及分别固定在所述封装壳体上的高频集成电路芯片和垂直辐射天线，所述高频集成电路芯片的高频输出电极与所述垂直辐射天线的高频输入电极相邻设置，所述高频集成电路芯片的高频输出电极通过金属丝引线键合到所述垂直辐射天线的高频输入电极上，所述高频集成电路芯片输出的高频电磁波通过所述垂直辐射天线辐射到空间，所述高频集成电路芯片的其余各电极通过金属丝引线键合到所述封装壳体的各对应焊盘上，所述高频集成电路芯片、所述垂直辐射天线和所述金属丝引线外部包覆有封装层。
更优的，所述封装壳体上设置有导热层，所述高频集成电路芯片和/或所述垂直辐射天线固定在所述导热层上。
更优的，所述导热层为金属导热层。
本发明还提供一种集成垂直辐射天线的高频集成电路模块的封装方法，包括：
S11：将集成型高频集成电路芯片固定在封装壳体上，所述集成型高频集成电路芯片上设置有功能电路和垂直辐射天线组件，所述功能电路的高频输出电极与所述垂直辐射天线组件的高频输入电极在所述集成型高频集成电路芯片内部互联；
S12：将所述集成型高频集成电路芯片的各电极通过金属丝引线键合到所述封装壳体的各对应焊盘上；
S13：在所述封装壳体内注入封装胶，将所述集成型高频集成电路芯片和所述金属丝引线包覆，形成集成垂直辐射天线的高频集成电路模块。
更优的，所述步骤S11中将集成型高频集成电路芯片固定在封装壳体上的方法，包括：
将集成型高频集成电路芯片固定在所述封装壳体的导热层上。
本发明还提供一种集成垂直辐射天线的高频集成电路模块的封装方法，包括：
S21：将高频集成电路芯片和垂直辐射天线分别固定在封装壳体上；
S22：将所述高频集成电路芯片的高频输出电极通过金属丝引线键合到所述垂直辐射天线的高频输入电极上，将所述高频集成电路芯片的其余各电极通过金属丝引线键合到所述封装壳体的各对应焊盘上；
S23：在所述封装壳体内注入封装胶，将所述高频集成电路芯片、所述垂直辐射天线和所述金属丝引线包覆，形成集成垂直辐射天线的高频集成电路模块。
更优的，所述步骤S21中将高频集成电路芯片和垂直辐射天线分别固定在封装壳体上的方法，包括：
将所述高频集成电路芯片和/或所述垂直辐射天线固定在所述封装壳体的导热层上。
本申请与现有技术相比，其有益效果详细说明如下：本发明提供的高频集成电路模块包括封装壳体和固定在封装壳体上的集成型高频集成电路芯片，其中集成型高频集成电路芯片上设置有功能电路和垂直辐射天线组件，功能电路的高频输出电极与垂直辐射天线组件的高频输入电极在集成型高频集成电路芯片内部互联，通过在芯片加工时将功能电路的高频输出电极与垂直辐射天线组件的高频输入电极直接在芯片内部互联，避免了后期封装过程中的打线环节，从而功率损耗很小且质量一致性好，从集成型高频集成电路芯片打线到封装壳体的焊盘的都是直流或是低频率的电信号，就可以利用商业化的低成本封装工艺进行封装，解决了高频集成电路芯片封装的瓶颈问题。
附图说明
图1为本发明实施例一提供的一种集成垂直辐射天线的高频集成电路模块的结构示意图；
图2为本发明实施例一提供的一种集成垂直辐射天线的高频集成电路模块的纵截面示意图；
图3为本发明实施例二提供的另一种集成垂直辐射天线的高频集成电路模块的结构示意图；
附图中标记为：11-封装壳体，111-封装壳体的焊盘，112-导热层，113-封装壳体的管脚，12-集成型高频集成电路芯片，121-功能电路，122-垂直辐射天线组件，1221-垂直辐射天线组件边缘，123-集成型高频集成电路芯片的电极，13-高频集成电路芯片，131-高频集成电路芯片的电极，14-垂直辐射天线，15-透镜，16-金属丝引线，17-封装层。
具体实施方式
为了使本领域的技术人员更好地理解本发明的技术方案，下面结合附图和具体实施例对本发明作进一步的详细说明。
如图1和图2所示，本发明实施例一提供一种集成垂直辐射天线的高频集成电路模块，包括封装壳体11和固定在封装壳体11上的集成型高频集成电路芯片12，集成型高频集成电路芯片的各电极123通过金属丝引线16键合到封装壳体的各对应焊盘111上，集成型高频集成电路芯片12和金属丝引线16外部包覆有封装层17，其中，集成型高频集成电路芯片12上设置有功能电路121和垂直辐射天线组件122，功能电路121的高频输出电极与垂直辐射天线组件122的高频输入电极在集成型高频集成电路芯片12内部互联，集成型高频集成电路芯片12输出的高频电磁波通过垂直辐射天线组件122辐射到空间。
需要说明的是，该实施例中的集成型高频集成电路芯片12分为两个部分，一部分为功能电路121，另一部分为垂直辐射天线组件122，这两部分形成一个整体，在集成电路加工中同时生产制造，功能电路121输出的高频信号直接在芯片内部与垂直辐射天线组件122互联，避免了后期封装过程中的打线环节，从而可把功率损耗控制得很小(芯片内的互联线很短)，且集成电路工艺加工的特点决定了其质量一致性非常好。高频电磁波由垂直辐射天线组件直接辐射到空间，垂直辐射天线组件是辐射方向垂直于芯片表面的垂直辐射天线。其中，垂直辐射天线组件122可以设置在集成型高频集成电路芯片12的一端，也可以设置在集成型高频集成电路芯片12的中间，可以根据具体的需求进行设计。
此外，集成型高频集成电路芯片需要封装打线到封装壳体的焊盘的都是直流或是低频率的电信号(频率＜1GHz)，这样就可以利用商业化的低成本塑封工艺进行封装。而高频的电信号全部在芯片内部完成互联，高频信号的输入由芯片自身震荡产生，再经过倍频到所需的频率，高频信号的输出直接由与芯片电路相连的垂直辐射天线组件辐射输出，整个封装工艺中无高频打线。
封装壳体11上还设置有导热层112，集成型高频集成电路芯片12固定在导热层112上，其中，导热层112可以为金属导热层。
本发明实施例还提供一种集成垂直辐射天线的高频集成电路模块的封装方法，包括：
S11：将集成型高频集成电路芯片固定在封装壳体上，集成型高频集成电路芯片上设置有功能电路和垂直辐射天线组件，功能电路的高频输出电极与垂直辐射天线组件的高频输入电极在集成型高频集成电路芯片内部互联；
S12：将集成型高频集成电路芯片的各电极通过金属丝引线键合到封装壳体的各对应焊盘上；
S13：在封装壳体内注入封装胶，将集成型高频集成电路芯片和金属丝引线包覆，形成集成垂直辐射天线的高频集成电路模块。
需要说明的是，步骤S11中将集成型高频集成电路芯片固定在封装壳体上的方法，包括：将集成型高频集成电路芯片固定在封装壳体的导热层上。其中，导热层可以为金属导热层。封装胶可以为塑胶。
具体的，集成型高频集成电路芯片12封装时，集成型高频集成电路芯片12粘接固定在封装壳体11上，封装壳体上设置有金属导热层112，粘接时可以将集成型高频集成电路芯片12的功能电路121和垂直辐射天线组件122都粘接固定在导热层上，其中，1221为垂直辐射天线组件边缘。再把集成型高频集成电路芯片12对应的电极通过金丝(或铝丝、或铜丝)引线键合到封装壳体11的焊盘111上，封装壳体11上的焊盘111与背面的管脚113相连，从而把集成型高频集成电路芯片12所需的输入输出电信号连接到封装壳体12外部。打线完成后在封装壳体12内进行注塑，把整个集成型高频集成电路芯片12以及金属丝引线16包覆，从而完成整个集成型高频集成电路芯片12封装流程，形成一个具有高频功能的集成垂直辐射天线的高频集成电路模块。
其中，注塑对垂直辐射天线组件性能的影响很小(介电常数与空气越接近，影响越小)。导热层可以采用其他的多种导热材料，但是实际使用中利用金属导热层导热是目前性价比最好的。
其中，垂直辐射天线组件既可以是单个垂直辐射天线，也可以是阵列垂直辐射天线，阵列垂直辐射天线可以为若干个并列的垂直辐射天线，其中，垂直辐射天线可以包括接收垂直辐射天线和/或发射垂直辐射天线。
如图3所示，本发明实施例二还提供另一种集成垂直辐射天线的高频集成电路模块，实施例二与实施例一的区别在于高频集成电路芯片和垂直辐射天线没有集成在同一块芯片上，该高频集成电路模块包括封装壳体11、以及分别固定在封装壳体11上的高频集成电路芯片13和垂直辐射天线14，高频集成电路芯片13的高频输出电极与垂直辐射天线14的高频输入电极相邻设置，高频集成电路芯片13的高频输出电极通过金属丝引线键合到垂直辐射天线14的高频输入电极上，高频集成电路芯片13输出的高频电磁波通过垂直辐射天线14辐射到空间，高频集成电路芯片13的其余的各电极131通过金属丝引线键合到封装壳体的各对应焊盘111上，高频集成电路芯片13、垂直辐射天线14和金属丝引线16外部包覆有封装层17。
其中，垂直辐射天线既可以是单个垂直辐射天线，也可以是阵列垂直辐射天线，阵列垂直辐射天线可以为若干个并列的垂直辐射天线，其中，垂直辐射天线可以包括接收垂直辐射天线和/或发射垂直辐射天线。
具体的，封装壳体11上设置有导热层112，高频集成电路芯片13和/或垂直辐射天线14固定在导热层112上。导热层112可以为金属导热层。
本发明实施例还提供一种集成垂直辐射天线的高频集成电路模块的封装方法，包括：
S21：将高频集成电路芯片和垂直辐射天线分别固定在封装壳体上，高频集成电路芯片的高频输出电极与垂直辐射天线的高频输入电极相邻设置；
S22：将高频集成电路芯片的高频输出电极通过金属丝引线键合到垂直辐射天线的高频输入电极上，将高频集成电路芯片的其余各电极通过金属丝引线键合到封装壳体的各对应焊盘上；
S23：在封装壳体内注入封装胶，将高频集成电路芯片、垂直辐射天线和金属丝引线包覆，形成集成垂直辐射天线的高频集成电路模块。
需要说明的是，步骤S21中将高频集成电路芯片和垂直辐射天线分别固定在封装壳体上的方法，包括：将高频集成电路芯片和/或垂直辐射天线固定在封装壳体的导热层上。封装胶可以为塑胶。
需要说明的是，将高频集成电路芯片与垂直辐射天线独立设计加工，再混合封装，此方案可获得更高的功率增益。这种情况下高频集成电路芯片的加工方式和材料与垂直辐射天线的加工方式和材料可以都不同，高频集成电路芯片的加工使用的大规模集成电路工艺技术加工制造，而垂直辐射天线的加工可以采用一些简单的印制电路板工艺进行加工，垂直辐射天线加工的材料可以有多种选择，例如陶瓷基板、玻璃基板、玻璃纤维基板等，这种方式的特点是芯片生产中的面积更多留给了功能电路，因为芯片面积很宝贵，垂直辐射天线如果占用了大量的面积，成本高于单独加工垂直辐射天线，这种方案在封装过程中将带来一次高频信号打线，功率损耗会大于集成方案。但因为单独加工垂直辐射天线可以有更多的材料及工艺选择，因此单独加工中设计的垂直辐射天线增益比集成垂直辐射天线增益大，其性能比集成芯片封装性能好，且垂直辐射天线尺寸也可以适当放大，这样就比原来与高频集成电路芯片集成的垂直辐射天线功率增益更大。另外，将垂直辐射天线独立加工可以比集成垂直辐射天线具有更高的功率增益，是因为集成垂直辐射天线下面的硅衬底是一种具有一定损耗的材料，而垂直辐射天线要与功能电路集成在一起，其衬底是无法选择的，只能是与功能电路一样的硅衬底，而如果独立加工垂直辐射天线，就可以选择损耗很低的衬底材料来加工天线，这样垂直辐射天线的功率增益就更高。
本发明通过把高频集成电路芯片进行低频化设计和封装，可以采用目前成熟可靠的商业封装线完成封装，成本低、体积小，损耗小，非常有利用高频集成电路芯片的大规模批量生产及应用。
以上仅是本发明的优选实施方式，应当指出的是，上述优选实施方式不应视为对本发明的限制，本发明的保护范围应当以权利要求所限定的范围为准。对于本技术领域的普通技术人员来说，在不脱离本发明的精神和范围内，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种集成垂直辐射天线的高频集成电路模块，其特征在于，包括封装壳体和固定在所述封装壳体上的集成型高频集成电路芯片，所述集成型高频集成电路芯片的各电极通过金属丝引线键合到所述封装壳体的各对应焊盘上，所述集成型高频集成电路芯片和所述金属丝引线外部包覆有封装层，其中，所述集成型高频集成电路芯片上设置有功能电路和垂直辐射天线组件，所述功能电路和所述垂直辐射天线组件位于同一平面，且所述功能电路和所述垂直辐射天线组件具有相同的衬底材料，所述功能电路的高频输出电极与所述垂直辐射天线组件的高频输入电极在所述集成型高频集成电路芯片内部互联，所述集成型高频集成电路芯片输出的高频电磁波通过所述垂直辐射天线辐射到空间。
2.根据权利要求1所述的集成垂直辐射天线的高频集成电路模块，其特征在于，所述封装壳体上设置有导热层，所述集成型高频集成电路芯片固定在所述导热层上。
3.根据权利要求2所述的集成垂直辐射天线的高频集成电路模块，其特征在于，所述导热层为金属导热层。
4.一种集成垂直辐射天线的高频集成电路模块，其特征在于，包括封装壳体、以及分别固定在所述封装壳体上的高频集成电路芯片和垂直辐射天线，所述高频集成电路芯片和所述垂直辐射天线位于同一平面，所述高频集成电路芯片的高频输出电极与所述垂直辐射天线的高频输入电极相邻设置，所述高频集成电路芯片的高频输出电极通过金属丝引线键合到所述垂直辐射天线的高频输入电极上，所述高频集成电路芯片输出的高频电磁波通过所述垂直辐射天线辐射到空间，所述高频集成电路芯片的其余各电极通过金属丝引线键合到所述封装壳体的各对应焊盘上，所述高频集成电路芯片、所述垂直辐射天线和所述金属丝引线外部包覆有封装层。
5.根据权利要求4所述的集成垂直辐射天线的高频集成电路模块，其特征在于，所述封装壳体上设置有导热层，所述高频集成电路芯片和/或所述垂直辐射天线固定在所述导热层上。
6.根据权利要求5所述的集成垂直辐射天线的高频集成电路模块，其特征在于，所述导热层为金属导热层。
7.一种集成垂直辐射天线的高频集成电路模块的封装方法，其特征在于，包括：
S11：将集成型高频集成电路芯片固定在封装壳体上，所述集成型高频集成电路芯片上设置有功能电路和垂直辐射天线组件，所述功能电路和所述垂直辐射天线组件位于同一平面，且所述功能电路和所述垂直辐射天线组件具有相同的衬底材料，所述功能电路的高频输出电极与所述垂直辐射天线组件的高频输入电极在所述集成型高频集成电路芯片内部互联；
S12：将所述集成型高频集成电路芯片的各电极通过金属丝引线键合到所述封装壳体的各对应焊盘上；
S13：在所述封装壳体内注入封装胶，将所述集成型高频集成电路芯片和所述金属丝引线包覆，形成集成垂直辐射天线的高频集成电路模块。
8.根据权利要求7所述的集成垂直辐射天线的高频集成电路模块的封装方法，其特征在于，所述步骤S11中将集成型高频集成电路芯片固定在封装壳体上的方法，包括：
将集成型高频集成电路芯片固定在所述封装壳体的导热层上。
9.一种集成垂直辐射天线的高频集成电路模块的封装方法，其特征在于，包括：
S21：将高频集成电路芯片和垂直辐射天线分别固定在封装壳体上，所述高频集成电路芯片和所述垂直辐射天线位于同一平面；
S22：将所述高频集成电路芯片的高频输出电极通过金属丝引线键合到所述垂直辐射天线的高频输入电极上，将所述高频集成电路芯片的其余各电极通过金属丝引线键合到所述封装壳体的各对应焊盘上；
S23：在所述封装壳体内注入封装胶，将所述高频集成电路芯片、所述垂直辐射天线和所述金属丝引线包覆，形成集成垂直辐射天线的高频集成电路模块。
10.根据权利要求9所述的集成垂直辐射天线的高频集成电路模块的封装方法，其特征在于，所述步骤S21中将高频集成电路芯片和垂直辐射天线分别固定在封装壳体上的方法，包括：
将所述高频集成电路芯片和/或所述垂直辐射天线固定在所述封装壳体的导热层上。
CN201810377852.0A 2018-04-25 2018-04-25 集成垂直辐射天线的高频集成电路模块及其封装方法 Active CN108550570B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810377852.0A CN108550570B (zh) 2018-04-25 2018-04-25 集成垂直辐射天线的高频集成电路模块及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810377852.0A CN108550570B (zh) 2018-04-25 2018-04-25 集成垂直辐射天线的高频集成电路模块及其封装方法

Publications (2)

Publication Number Publication Date
CN108550570A CN108550570A (zh) 2018-09-18
CN108550570B true CN108550570B (zh) 2020-04-03

Family

ID=63512359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810377852.0A Active CN108550570B (zh) 2018-04-25 2018-04-25 集成垂直辐射天线的高频集成电路模块及其封装方法

Country Status (1)

Country Link
CN (1) CN108550570B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048477A (zh) * 2018-10-12 2020-04-21 陈彭 一种带有天线的集成电路封装

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060276157A1 (en) * 2005-06-03 2006-12-07 Chen Zhi N Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications
US7504721B2 (en) * 2006-01-19 2009-03-17 International Business Machines Corporation Apparatus and methods for packaging dielectric resonator antennas with integrated circuit chips
CN101924176B (zh) * 2010-07-12 2013-10-23 深圳大学 一种发光二极管封装结构及其封装方法
US8648454B2 (en) * 2012-02-14 2014-02-11 International Business Machines Corporation Wafer-scale package structures with integrated antennas

Also Published As

Publication number Publication date
CN108550570A (zh) 2018-09-18

Similar Documents

Publication Publication Date Title
US7342299B2 (en) Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications
US9705202B2 (en) Semiconductor device, method of manufacturing the same, in-millimeter-wave dielectric transmission device, method of manufacturing the same, and in-millimeter-wave dielectric transmission system
CA2637038C (en) Apparatus and methods for packaging integrated cirguit chips with antennas formed from package lead wires
US6770955B1 (en) Shielded antenna in a semiconductor package
JP4608547B2 (ja) ワイヤ・ボンドを放射素子として使用してアンテナを構築する装置および方法
JP4588073B2 (ja) マイクロ波用途のための小型電子部品
CN102881986A (zh) 半导体封装
JP2015537188A (ja) 高周波モジュール
JPH10125830A (ja) 高周波モジュールおよびその製造方法
CN108550570B (zh) 集成垂直辐射天线的高频集成电路模块及其封装方法
CN108550571B (zh) 集成端射天线的高频集成电路模块及其封装方法
CN104409447A (zh) 包含嵌入式电容器的半导体封装件及其制备方法
JP2580604B2 (ja) アンテナ一体化マイクロ波集積回路
JP7298265B2 (ja) 集積回路パッケージ
WO2020115830A1 (ja) 半導体装置及びアンテナ装置
KR20200097113A (ko) 반도체 칩 패키지 및 반도체 칩 패키징 방법
JP4127589B2 (ja) 高周波半導体装置用パッケージおよび高周波半導体装置
JP2006067375A (ja) アンテナモジュール
JP7457747B2 (ja) パッケージ用放熱構造体
US7105924B2 (en) Integrated circuit housing
JP2000323907A (ja) マイクロ波ｉｃ接続線路
JPH03120736A (ja) 半導体装置
US20240072512A1 (en) Optical semiconductor device
JP2001144512A (ja) 配線基板およびその導波管との接続構造
TWI602347B (zh) 具有空穴波導結構之毫米波天線結構以及其陣列天線

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220215

Address after: 1 / F, 144 Tianshun Road, hi tech Zone, Chengdu, Sichuan 610000

Patentee after: CHENGDU ZHONGYU MICROCHIP TECHNOLOGY CO.,LTD.

Address before: Building 23, Science Park, University of Electronic Science and technology, No.1 Gongxing Avenue, Gongxing Town, Shuangliu District, Chengdu, Sichuan 610213

Patentee before: CHENGDU JULI ZHONGYU TECHNOLOGY CO.,LTD.

TR01 Transfer of patent right