CN108549279A - 一种防止服务器主板核心电压漏电的方法与装置 - Google Patents

一种防止服务器主板核心电压漏电的方法与装置 Download PDF

Info

Publication number
CN108549279A
CN108549279A CN201810282455.5A CN201810282455A CN108549279A CN 108549279 A CN108549279 A CN 108549279A CN 201810282455 A CN201810282455 A CN 201810282455A CN 108549279 A CN108549279 A CN 108549279A
Authority
CN
China
Prior art keywords
output signal
signal out
hardware circuit
core voltage
level state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810282455.5A
Other languages
English (en)
Inventor
岳远斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201810282455.5A priority Critical patent/CN108549279A/zh
Publication of CN108549279A publication Critical patent/CN108549279A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)

Abstract

本发明提供一种防止服务器主板核心电压漏电的方法与装置，所述方法包括：S1、在CPLD内部定义一个输出信号OUT，连接主板硬件线路的输入端；S2、结合开机时序控制过程，定义输出信号OUT在不同条件下的电平状态；S3、通过设定输出信号OUT的电平状态，控制硬件线路的开启或关闭。通过设置输出信号在不同条件下的电平状态，从而控制主板硬件线路，实现对主板核心电压漏电控制的目的，解决了现有技术中当发生漏电现象时，机器开机时序发生混乱，从而导致服务器无法开机使用的问题，实现防止服务器主板核心电压漏电。

Description

一种防止服务器主板核心电压漏电的方法与装置
技术领域
本发明涉及服务器数据中心技术领域，特别是一种防止服务器主板核心电压漏电的方法与装置。
背景技术
随着大数据、云计算、人工智能时代的到来，互联网业务量出现猛烈增长，计算量及计算频率随之增大，在服务器系统中，业务计算量的增加，使得服务器的运载压力变大，服务器的整体功耗增大，散热量随之增加，长期在相对较高的环境中运行，元器件的寿命会随着时间的推移而降低，在服务器启动及运行过程中，如果发生电压异常，则会导致服务器工作异常，严重的会导致服务器出现无法开机或者运行过程中异常关机现象，对主板供电设计提出了较高的要求。
服务器系统中，主板使用的核心电压主要包含P12V、P5V和P3V3；其中P12V是由PSU(Power Supply Unit，电压供应单元)输出给主板使用的，P5V和P3V3则是由P12V电压通过DC-to-DC芯片转化生成，CPU和内存等其他的核心部件所需要的电压均是由这三个电压转化而来。服务器的启动过程是通过主板上的CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)器件来控制的，主板上的核心电压会根据CPLD内部程序设定的顺序一步一步的生成。正常情况下，当服务器处于S5状态(包括电源在内的所有设备全部关闭)时，只有AC(Alternating Current，交流电)供电，P12V、P5V和P3V3均不存在，其他电压也不存在，但是如果芯片发生漏电现象，则会在机器处于S5时P12V或P5V或P3V3存在一定的电压，会导致开机时序的混乱，进而导致服务器无法开机使用。
发明内容
本发明的目的是提供一种防止服务器主板核心电压漏电的方法与装置，旨在解决现有技术中当发生漏电现象时，机器开机时序发生混乱，从而导致服务器无法开机使用的问题，实现防止服务器主板核心电压漏电。
为达到上述技术目的，本发明提供了一种防止服务器主板核心电压漏电的方法，包括以下步骤：
S1、在CPLD内部定义一个输出信号OUT，连接主板硬件线路的输入端；
S2、结合开机时序控制过程，定义输出信号OUT在不同条件下的电平状态；
S3、通过设定输出信号OUT的电平状态，控制硬件线路的开启或关闭。
优选地，所述定义输出信号OUT在不同条件下的电平状态具体操作为：
当主板上核心电压P12V、P5V和P3V3还未生成时，设定输出信号OUT为高电平；
当主板上核心电压P12V、P5V和P3V3生成之后，设定输出信号OUT为低电平。
优选地，所述通过设定输出信号OUT的电平状态，控制硬件线路的开启或关闭具体操作为：
当输出信号OUT为高电平时，连接P12V、P5V和P3V3的NMOS管的栅极电压为高电平状态，漏极与源极电路导通，从而主板硬件线路打开，P12V、P5V和P3V3对地短接，从而实现核心电压P12V、P5V和P3V3的放电；当输出信号OUT为低电平时，连接P12V、P5V和P3V3的NMOS管的栅极电压为低电平状态，漏极与源极电路导通，主板硬件线路关闭，主板正常开机。
优选地，所述CPLD与主板硬件线路之间采用NMOS管进行连接。
本发明还提供了一种防止服务器主板核心电压漏电的装置，包括：
CPLD输出信号定义模块，用于在CPLD内部定义一个输出信号OUT，连接主板硬件线路的输入端；
输出信号电平状态定义模块，用于结合开机时序控制过程，定义输出信号OUT在不同条件下的电平状态；
硬件线路开闭模块，用于通过设定输出信号OUT的电平状态，控制硬件线路的开启或关闭。
优选地，所述输出信号电平状态定义模块包括：
高电平设置单元，用于当主板上核心电压P12V、P5V和P3V3还未生成时，设定输出信号OUT为高电平；
低电平设置单元，用于当主板上核心电压P12V、P5V和P3V3生成之后，设定输出信号OUT为低电平。
优选地，所述硬件线路开闭模块包括：
硬件线路开启单元，用于当输出信号OUT为高电平时，连接P12V、P5V和P3V3的NMOS管的栅极电压为高电平状态，漏极与源极电路导通，从而主板硬件线路打开，P12V、P5V和P3V3对地短接，从而实现核心电压P12V、P5V和P3V3的放电；
硬件线路关闭单元，用于当输出信号OUT为低电平时，连接P12V、P5V和P3V3的NMOS管的栅极电压为低电平状态，漏极与源极电路导通，主板硬件线路关闭，主板正常开机。
优选地，所述CPLD与主板硬件线路之间采用NMOS管进行连接。
发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
与现有技术相比，本发明通过采用CPLD软件程序设计和主板硬件线路设计相结合的方式，充分利用CPLD已有的资源，对CPLD内部定义一个输出信号OUT，连接主板硬件线路，配合开关机时序关系，通过设置输出信号在不同条件下的电平状态，从而控制主板硬件线路，实现对主板核心电压漏电控制的目的，解决了现有技术中当发生漏电现象时，机器开机时序发生混乱，从而导致服务器无法开机使用的问题，实现防止服务器主板核心电压漏电。由于是基于CPLD现有的资源进行设计，因此有效节约了设计成本，此外，还可提高产品的可靠性和竞争力。
附图说明
图1为本发明实施例中所提供的一种防止服务器主板核心电压漏电的方法流程图；
图2为本发明实施例中所提供的一种防漏电控制线路架构示意图；
图3为本发明实施例中所提供的一种防止服务器主板核心电压漏电的装置结构框图。
具体实施方式
为了能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
下面结合附图对本发明实施例所提供的一种防止服务器主板核心电压漏电的方法与装置进行详细说明。
如图1所示，本发明实施例公开了一种防止服务器主板核心电压漏电的方法，包括以下步骤：
S1、在CPLD内部定义一个输出信号OUT，连接主板硬件线路的输入端；
S2、结合开机时序控制过程，定义输出信号OUT在不同条件下的电平状态；
S3、通过设定输出信号OUT的电平状态，控制硬件线路的开启或关闭。
首先在CPLD芯片设计中，在CPLD内部定义个输出信号OUT，用于连接主板硬件线路，以实现对硬件线路的控制，以此完成CPLD的芯片设计。
其次在主板硬件线路设计中，所述CPLD与主板硬件线路之间采用NMOS管进行连接，通过NMOS管实现对P12V、P5V和P3V3的放电线路，通过CPLD输出信号OUT连接至P12V、P5V和P3V3的放电线路的输入端，通过控制NMOS管的栅极电平状态，即可控制电路是否导通，从而实现对主板硬件线路的控制。
通过硬件描述语言，结合开机时序控制过程，在核心电压P12V、P5V和P3V3生成前后，分别设置输出信号OUT的电平状态，具体为：
当主板上核心电压P12V、P5V和P3V3还未生成时，设定输出信号OUT为高电平；
当主板上核心电压P12V、P5V和P3V3生成之后，设定输出信号OUT为低电平。
如图2所示，当输出信号OUT为高电平时，连接P12V、P5V和P3V3的NMOS管的栅极电压为高电平状态，漏极与源极电路导通，从而主板硬件线路打开，P12V、P5V和P3V3对地短接，从而实现核心电压P12V、P5V和P3V3的放电；当输出信号OUT为低电平时，连接P12V、P5V和P3V3的NMOS管的栅极电压为低电平状态，漏极与源极电路导通，主板硬件线路关闭，主板正常开机。
本发明实施例通过采用CPLD软件程序设计和主板硬件线路设计相结合的方式，充分利用CPLD已有的资源，对CPLD内部定义一个输出信号OUT，连接主板硬件线路，配合开关机时序关系，通过设置输出信号在不同条件下的电平状态，从而控制主板硬件线路，实现对主板核心电压漏电控制的目的，解决了现有技术中当发生漏电现象时，机器开机时序发生混乱，从而导致服务器无法开机使用的问题，实现防止服务器主板核心电压漏电。由于是基于CPLD现有的资源，因此有效节约了设计成本，此外，还可提高产品的可靠性和竞争力。
如图3所示，本发明实施例还公开了一种防止服务器主板核心电压漏电的装置，包括：
CPLD输出信号定义模块，用于在CPLD内部定义一个输出信号OUT，连接主板硬件线路的输入端；
输出信号电平状态定义模块，用于结合开机时序控制过程，定义输出信号OUT在不同条件下的电平状态；
硬件线路开闭模块，用于通过设定输出信号OUT的电平状态，控制硬件线路的开启或关闭。
所述输出信号电平状态定义模块包括：
高电平设置单元，用于当主板上核心电压P12V、P5V和P3V3还未生成时，设定输出信号OUT为高电平；
低电平设置单元，用于当主板上核心电压P12V、P5V和P3V3生成之后，设定输出信号OUT为低电平。
所述硬件线路开闭模块包括：
硬件线路开启单元，用于当输出信号OUT为高电平时，连接P12V、P5V和P3V3的NMOS管的栅极电压为高电平状态，漏极与源极电路导通，从而主板硬件线路打开，P12V、P5V和P3V3对地短接，从而实现核心电压P12V、P5V和P3V3的放电；
硬件线路关闭单元，用于当输出信号OUT为低电平时，连接P12V、P5V和P3V3的NMOS管的栅极电压为低电平状态，漏极与源极电路导通，主板硬件线路关闭，主板正常开机。
所述CPLD与主板硬件线路之间采用NMOS管进行连接。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种防止服务器主板核心电压漏电的方法，其特征在于，包括以下步骤：
S1、在CPLD内部定义一个输出信号OUT，连接主板硬件线路的输入端；
S2、结合开机时序控制过程，定义输出信号OUT在不同条件下的电平状态；
S3、通过设定输出信号OUT的电平状态，控制硬件线路的开启或关闭。
2.根据权利要求1所述的一种防止服务器主板核心电压漏电的方法，其特征在于，所述定义输出信号OUT在不同条件下的电平状态具体操作为：
当主板上核心电压P12V、P5V和P3V3还未生成时，设定输出信号OUT为高电平；
当主板上核心电压P12V、P5V和P3V3生成之后，设定输出信号OUT为低电平。
3.根据权利要求2所述的一种防止服务器主板核心电压漏电的方法，其特征在于，所述通过设定输出信号OUT的电平状态，控制硬件线路的开启或关闭具体操作为：
当输出信号OUT为高电平时，连接P12V、P5V和P3V3的NMOS管的栅极电压为高电平状态，漏极与源极电路导通，从而主板硬件线路打开，P12V、P5V和P3V3对地短接，从而实现核心电压P12V、P5V和P3V3的放电；当输出信号OUT为低电平时，连接P12V、P5V和P3V3的NMOS管的栅极电压为低电平状态，漏极与源极电路导通，主板硬件线路关闭，主板正常开机。
4.根据权利要求1-3任意一项所述的一种防止服务器主板核心电压漏电的方法，其特征在于，所述CPLD与主板硬件线路之间采用NMOS管进行连接。
5.一种防止服务器主板核心电压漏电的装置，其特征在于，包括：
CPLD输出信号定义模块，用于在CPLD内部定义一个输出信号OUT，连接主板硬件线路的输入端；
输出信号电平状态定义模块，用于结合开机时序控制过程，定义输出信号OUT在不同条件下的电平状态；
硬件线路开闭模块，用于通过设定输出信号OUT的电平状态，控制硬件线路的开启或关闭。
6.根据权利要求5所述的一种防止服务器主板核心电压漏电的装置，其特征在于，所述输出信号电平状态定义模块包括：
高电平设置单元，用于当主板上核心电压P12V、P5V和P3V3还未生成时，设定输出信号OUT为高电平；
低电平设置单元，用于当主板上核心电压P12V、P5V和P3V3生成之后，设定输出信号OUT为低电平。
7.根据权利要求6所述的一种防止服务器主板核心电压漏电的装置，其特征在于，所述硬件线路开闭模块包括：
硬件线路开启单元，用于当输出信号OUT为高电平时，连接P12V、P5V和P3V3的NMOS管的栅极电压为高电平状态，漏极与源极电路导通，从而主板硬件线路打开，P12V、P5V和P3V3对地短接，从而实现核心电压P12V、P5V和P3V3的放电；
硬件线路关闭单元，用于当输出信号OUT为低电平时，连接P12V、P5V和P3V3的NMOS管的栅极电压为低电平状态，漏极与源极电路导通，主板硬件线路关闭，主板正常开机。
8.根据权利要求5-7任意一项所述的一种防止服务器主板核心电压漏电的装置，其特征在于，所述CPLD与主板硬件线路之间采用NMOS管进行连接。
CN201810282455.5A 2018-04-02 2018-04-02 一种防止服务器主板核心电压漏电的方法与装置 Pending CN108549279A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810282455.5A CN108549279A (zh) 2018-04-02 2018-04-02 一种防止服务器主板核心电压漏电的方法与装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810282455.5A CN108549279A (zh) 2018-04-02 2018-04-02 一种防止服务器主板核心电压漏电的方法与装置

Publications (1)

Publication Number Publication Date
CN108549279A true CN108549279A (zh) 2018-09-18

Family

ID=63513786

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810282455.5A Pending CN108549279A (zh) 2018-04-02 2018-04-02 一种防止服务器主板核心电压漏电的方法与装置

Country Status (1)

Country Link
CN (1) CN108549279A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021238276A1 (zh) * 2020-05-27 2021-12-02 苏州浪潮智能科技有限公司 一种cpld的漏电检测方法及装置
CN114860057A (zh) * 2022-05-31 2022-08-05 苏州浪潮智能科技有限公司 一种服务器供电单元优化装置及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101000748A (zh) * 2006-01-10 2007-07-18 立锜科技股份有限公司 薄膜晶体管液晶显示器面板栅极驱动电路的电源电路
CN102968082A (zh) * 2012-11-21 2013-03-13 成都金亚科技股份有限公司 用于单片机单线通讯的实现方法
CN104375908A (zh) * 2014-08-04 2015-02-25 浪潮(北京)电子信息产业有限公司 一种侦测服务器漏电的方法及设备
CN107462793A (zh) * 2017-08-18 2017-12-12 郑州云海信息技术有限公司 一种服务器电压相关信号监测装置及监测方法
CN107478942A (zh) * 2017-08-03 2017-12-15 郑州云海信息技术有限公司 一种快速定位主板漏电电源的方法及系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101000748A (zh) * 2006-01-10 2007-07-18 立锜科技股份有限公司 薄膜晶体管液晶显示器面板栅极驱动电路的电源电路
CN102968082A (zh) * 2012-11-21 2013-03-13 成都金亚科技股份有限公司 用于单片机单线通讯的实现方法
CN104375908A (zh) * 2014-08-04 2015-02-25 浪潮(北京)电子信息产业有限公司 一种侦测服务器漏电的方法及设备
CN107478942A (zh) * 2017-08-03 2017-12-15 郑州云海信息技术有限公司 一种快速定位主板漏电电源的方法及系统
CN107462793A (zh) * 2017-08-18 2017-12-12 郑州云海信息技术有限公司 一种服务器电压相关信号监测装置及监测方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021238276A1 (zh) * 2020-05-27 2021-12-02 苏州浪潮智能科技有限公司 一种cpld的漏电检测方法及装置
CN114860057A (zh) * 2022-05-31 2022-08-05 苏州浪潮智能科技有限公司 一种服务器供电单元优化装置及方法
CN114860057B (zh) * 2022-05-31 2023-07-14 苏州浪潮智能科技有限公司 一种服务器供电单元优化装置及方法

Similar Documents

Publication Publication Date Title
US20210224214A1 (en) System and method for improving switching efficiency of double network card ncsi management system
CN107783882B (zh) 一种服务器功耗管理方法及设备
US9423865B2 (en) Accelerating microprocessor core wake up via charge from capacitance tank without introducing noise on power grid of running microprocessor cores
CN108549279A (zh) 一种防止服务器主板核心电压漏电的方法与装置
CN111090325B (zh) 一种基于存储系统的热备电切换系统
CN105468122A (zh) 节点错峰开机的方法及装置、整机柜服务器
CN110413041B (zh) 一种芯片时钟电路及其控制方法
CN109062392A (zh) 一种自动切换服务器板卡供电的设备、方法及系统
CN109062391A (zh) 一种上电时序控制电路及电子设备
US10326446B2 (en) Semiconductor apparatus including a power gating circuit and a repair method of the semiconductor apparatus
CN109614153A (zh) 多核芯片及系统
CN103890713B (zh) 用于管理处理系统内的寄存器信息的装置及方法
CN109491491A (zh) 一种服务器时序控制与信号监控板卡
US10186869B2 (en) Method for testing electric system and electric system
CN107731260B (zh) 一种ssd的供电方法、系统及ssd
CN113204279B (zh) 基于冗余电源提高服务器效能的方法、系统、设备及介质
CN105515555B (zh) 采用脉冲触发方式实现主电路上电的启动电路
US9438038B1 (en) Power supply fast turn-on and increased hold-up time within an electrical device
CN110011654A (zh) 一种电源域开关控制电路、方法及芯片
CN104539272A (zh) 具有唤醒电路的计算器系统
CN104571434A (zh) 服务器及其重新开机方法
US20120139603A1 (en) Tunable delay cell apparatus
TWI744581B (zh) 電子裝置以及供電方法
CN102722232A (zh) 一种atca刀片上电的控制系统和方法
CN105468363A (zh) 一种增强服务器主板与不同网卡兼容性的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180918