CN108538778A - 承载环 - Google Patents

承载环 Download PDF

Info

Publication number
CN108538778A
CN108538778A CN201810305471.1A CN201810305471A CN108538778A CN 108538778 A CN108538778 A CN 108538778A CN 201810305471 A CN201810305471 A CN 201810305471A CN 108538778 A CN108538778 A CN 108538778A
Authority
CN
China
Prior art keywords
load
carrying ring
support construction
chip
edge side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810305471.1A
Other languages
English (en)
Inventor
伊莱·乔恩
尼克·拉伊·小林百格
西丽斯·雷迪
爱丽丝·霍利斯特
隆格蒂瓦·梅塔帕浓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN108538778A publication Critical patent/CN108538778A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明涉及承载环，提供了用在被实施用于沉积膜的室中的承载环。承载环具有环形盘形状，具有外边缘侧和晶片边缘侧。承载环具有在外边缘侧和晶片边缘侧之间延伸的顶侧。晶片边缘侧包括低于承载环上表面的较低的承载环表面。晶片边缘侧还包括多个接触支撑结构。每个接触支撑结构位于较低的承载环表面的边缘且具有在较低的承载环表面上方延伸并且低于所述承载环上表面之间的高度，且接触支撑结构具有渐变的边缘和拐角。台阶被限定在承载环上表面和较低的承载环表面之间。所述接触支撑结构中的每一个的顶部被配置用于与晶片的下边缘表面接触以抬升和降低以及移动所述晶片。

Description

承载环
本申请是申请号为201510929329.0、申请日为2015年12月14日、发明名称为“承载环结构及包含该承载环结构的室系统”的申请的分案申请。
技术领域
本文的实施方式涉及半导体晶片处理设备工具，且更具体地涉及用在室中的承载环。所述室用于晶片的处理和传送。
背景技术
等离子体增强化学气相沉积(PECVD)是用于在诸如晶片之类的衬底上沉积从气态(即蒸汽)到固态的薄膜的等离子体沉积的一种类型。PECVD系统将液态前体转化成输送给室的蒸汽前体。PECVD系统可包括以受控方式蒸发液态前体从而产生蒸汽前体的汽化器。
用于PECVD的室在处理期间使用陶瓷基架来支撑晶片，这使处理能够在高温下进行。一种应用是可灰化硬掩模(AHM)的沉积。AHM是用在半导体处理中的膜，其可通过被称为“灰化”的技术去除。特别地，AHM往往被用作蚀刻停止层。193nm或更低的光刻方案需要这些AHM相对于底下介电层或金属阻隔层具有高的蚀刻选择性。
此外，用于沉积AHM材料的一些室使用承载环来实现处理站之间的晶片移动。如果承载环不是用考虑了对沉积材料的暴露的几何结构限定，则室中的该承载环会在使用(例如，晶片升降)过程中产生颗粒，且会在在线处理期间和/或因更多清洁而停工期间需要更多的问题排查。
相信消除或减少颗粒源的现有方法“优化”了穿过处理模块的晶片传送。“优化”晶片传送包括诸如减慢晶片移动，还有确保承载环在它们通过对齐销与基架对齐时不会发出声响(所谓的“定时”方法)等方法。对基架“定时”是一项艰苦的任务且可导致基架损坏，减慢晶片速度对终端用户而言是一种对生产能力的打击。
具体而言，本发明的一些方面可以阐述如下：
1.一种用在被实施用于沉积膜的室中的承载环，其包括，
具有环形盘形状的、有外边缘侧和晶片边缘侧的所述承载环，所述承载环具有在所述外边缘侧和所述晶片边缘侧之间延伸的顶侧，所述晶片边缘侧包括，
低于承载环上表面的较低的承载环表面；
多个接触支撑结构，每个接触支撑结构位于所述较低的承载环表面的边缘且具有在所述较低的承载环表面上方延伸并且低于所述承载环上表面的高度，每个接触支撑结构具有渐变的边缘和拐角；
在所述承载环上表面和所述较低的承载环表面之间的台阶；
其中所述接触支撑结构中的每一个的顶部被配置用于与晶片的下边缘表面接触以抬升和降低以及移动所述晶片。
2.如条款1所述的承载环，其中所述晶片边缘侧还包括，
在所述较低的承载环表面和所述接触支撑结构的每一个之间的每一个过渡处的内接触边缘。
3.如条款1所述的承载环，其中所述接触支撑结构的所述渐变的边缘和拐角具有没有锐利拐角的大体上为曲面的表面。
4.如条款1所述的承载环，其中用于沉积膜的所述室包括，
基架，其具有晶片支撑区域和围绕所述晶片支撑区域的承载件支撑表面，所述承载件支撑表面是从所述晶片支撑区域下来的台阶；
叉，其具有围绕所述基架的第一侧部分布置的第一臂和围绕所述基架的第二侧部分布置的第二臂，
其中所述第一和第二臂中的每一个在处于不接触所述承载环的下表面的非啮合状态时位于所述承载件支撑表面下方，而在处于啮合状态时，所述第一和第二臂中的每一个接触所述承载环的所述下表面以抬升所述晶片。
5.如条款4所述的承载环，其中所述晶片在被置于所述晶片支撑区域上时被配置为悬于所述承载件支撑表面的一部分之上，且每个接触支撑结构被配置为位于所述晶片的悬空部分下面。
6.如条款5所述的承载环，其中处于所述非啮合状态时，不接触分隔距离被限定在所述晶片的所述下边缘表面和每个接触支撑结构的所述顶部之间。
7.如条款6所述的承载环，其中处于所述啮合状态时，在所述晶片的所述下边缘表面和每个所述接触支撑结构的所述顶部之间形成接触，其中当在所述啮合状态形成接触时，存在于每个接触支撑结构的所述顶部上的沉积材料被大体上维持在每个接触支撑结构的所述顶部上。
8.如条款1所述的承载环，其中所述室还包括，
喷头，其被配置为在操作过程中位于基架上方，所述喷头被配置来提供工艺气体以实现膜在所述晶片上的沉积；
射频(RF)电源，其经由匹配网络连接到所述基架，其中在操作过程中，所述RF电源还能实现所述膜在所述晶片上的沉积。
9.如条款8所述的承载环，其中所沉积的所述膜是在后续蚀刻操作中用作蚀刻停止层的可灰化硬掩模(AHM)。
10.如条款8所述的承载环，其中所述室还包括，
在所述室中定义的成组的站，每个站包括基架、叉和承载环；
被配置来同时控制所述站中的每一个站的所述叉中的每一个叉的活动的机构，其中所述活动包括，
抬升或降低所述承载环中的每一个；和
转动所述承载环中的每一个到所述成组的站中的另一个。
11.一种用在被实施用于沉积膜的室中的承载环，所述承载环具有环形盘形状的、有外边缘侧和晶片边缘侧，所述承载环具有在所述外边缘侧和所述晶片边缘侧之间延伸的顶侧，所述晶片边缘侧包括，
设置为接近所述承载环的所述晶片边缘侧的较低的承载环表面，所述较低的承载环表面低于设置为接近所述承载环的所述外边缘侧的承载环上表面；和
多个接触支撑结构，所述多个接触支撑结构由所述承载环形成并沿所述承载环的所述晶片边缘侧的边缘设置，所述多个接触支撑结构中的每一个具有在所述较低的承载环表面上方延伸并且位于所述承载环上表面下方的高度，并且每个接触支撑结构具有渐变的边缘和拐角。
12.如条款11所述的承载环，还包括，
在所述承载环上表面和所述较低的承载环表面之间的台阶。
13.如条款12所述的承载环，其中所述接触支撑结构中的每一个的顶部被配置用于与晶片的下边缘表面接触,所述接触支撑结构用于升高、降低和移动所述晶片。
14.如条款11所述的承载环，其中所述晶片边缘侧还包括，
在所述较低的承载环表面和所述接触支撑结构的每一个之间的每一个过渡处的内接触边缘。
15.如条款11所述的承载环，其中所述接触支撑结构的所述渐变的边缘和拐角具有没有锐利拐角的大体上为曲面的表面。
16.如条款11所述的承载环，其中所述承载环具有下表面，所述下表面具有多个延伸部，所述多个延伸部配置为与围绕所述室的晶片支撑件的承载件支撑表面配合。
17.如条款11所述的承载环，其中所述承载环的所述顶侧包括所述承载环上表面和至少所述较低的承载环表面；
其中所述承载环的所述顶侧包括所述多个接触支撑结构的顶部。
18.如条款11所述的承载环，其中用于沉积膜的所述室包括，
基架，其具有晶片支撑区域和围绕所述晶片支撑区域的承载件支撑表面，所述承载件支撑表面是从所述晶片支撑区域下来的台阶；
所述承载环具有下表面，所述下表面具有多个延伸部，所述多个延伸部配置为与沿所述承载件支撑表面设置的啮合部位配合。
19.如条款18所述的承载环，其中晶片在被置于所述晶片支撑区域上时被配置为悬于所述承载件支撑表面的一部分之上，且每个接触支撑结构被配置为位于所述晶片的悬空部分下面。
20.如条款19所述的承载环，其中处于非啮合状态时，不接触分隔距离被限定在所述晶片的下边缘表面和每个接触支撑结构的所述顶部之间，以及处于啮合状态时，在所述晶片的所述下边缘表面和每个所述接触支撑结构的所述顶部之间形成接触。
本发明在这种背景下提出。
发明内容
本公开的实施方式提供用于处理半导体晶片的处理室的实施方式。在一实施方式中，提供了用在沉积室中的承载环，其中这样的承载环包括用于将晶片从边缘附近的下表面抬升的接触支撑结构。在一构造中，接触支撑结构具有渐变的(tapered)边缘和拐角，使得在接触支撑结构的顶部上形成的任何材料膜均不暴露于锐利边缘，否则会在这种材料膜上施加额外的应力。接触支撑结构的顶部是当晶片被抬升时与晶片的下表面接触的表面，且相信具有渐变的边缘和拐角可在使用(例如，接触支撑结构和晶片的下表面之间的物理接触)过程中减少剥落和/或减少颗粒产生。
AHM系统的一个长期存在的问题是映射到最小接触面积(MCA)特征(其是接触支撑结构)的位置的颗粒。在实验和研究的基础上，相信一旦承载环(在上面，晶片被传送通过工艺模块)上有底涂层/预涂层膜便会出现颗粒。已知颗粒映射到承载环的MCA位置且颗粒在有底涂层/预涂层膜时发生，会发现膜中的至少一些从MCA特征剥落。
膜的预涂层和底涂层在处理室中在晶片被处理之前被沉积。这种预涂层和底涂层膜本身还在与晶片接触的承载环上。如果所述膜在机械上不稳定，则这种预涂层和底涂层会例如由于膜的应力、剥离和/或剥落而变成颗粒源。这在接触支撑结构的表面(例如MCA)具有锐利的边缘、点、拐角、不圆的或曲面的表面界面等时尤其正确。这亦可适用于无需预涂层或底涂层的其他膜或材料。
在一实施方式中，接触支撑结构被设计为具有圆的拐角、柔软的边缘或者没有锐利的边缘或表面过渡。通过将接触支撑结构构造为具有这种限定的表面特征，相信膜可更好地附着于MCA。更好的附着降低了膜一旦与晶片接触(例如与形成于MCA上的膜形成机械接触时)便剥离的倾向。
在一实施方式中，公开了一种用在被实施用于沉积膜的室中的承载环。承载环具有环形盘形状，具有外边缘侧和晶片边缘侧。承载环具有在外边缘侧和晶片边缘侧之间延伸的承载环上表面。晶片边缘侧包括低于承载环上表面的较低的承载环表面。晶片边缘侧还包括多个接触支撑结构。每个接触支撑结构位于较低的承载环表面的边缘且具有介于较低的承载环表面和承载环上表面之间的高度，且接触支撑结构具有渐变的边缘和拐角。台阶被限定在承载环上表面和较低的承载环表面之间，使得顶面边缘被设置在该台阶的顶部而较低的内边缘被设置在该台阶的底部。顶面边缘和较低的内边缘中的每一个都具有圆的不锐利的边缘且接触支撑结构中的每一个的顶部被配置用于与晶片的下边缘表面接触以抬升和降低以及移动晶片。
在一实施方式中，晶片边缘侧还包括在较低的承载环表面和接触支撑结构之间的过渡处的内接触边缘。
在一实施方式中，接触支撑结构的渐变的边缘和拐角具有没有锐利拐角的大体上为曲面的表面。在一些实施方式中，所述没有锐利拐角包括部分地圆的、覆盖的、波状的表面，在平面或点之间的过渡处具有至少一些倒圆(radius)，且没有坚硬的或陡峭的边缘、拐角、点和表面改变。
在一实施方式中，承载环在用于沉积膜的室中被执行。该室包括具有晶片支撑区域和围绕所述晶片支撑区域的承载件支撑表面的基架。承载件支撑表面是从晶片支撑区域下来的台阶。该室包括叉，所述叉具有围绕所述基架的第一侧部分布置的第一臂和围绕所述基架的第二侧部分布置的第二臂。在一构造中，所述第一和第二臂中的每一个在处于不接触承载环的下表面的非啮合状态时位于承载件支撑表面下方，而在处于啮合状态时，所述第一和第二臂中的每一个接触承载环的下表面以同时抬升承载环和坐落在承载环上的晶片。
在另一实施方式中，晶片在被置于晶片支撑区域上时被配置为悬于承载件支撑表面的一部分之上，且每个接触支撑结构被配置为位于所述晶片的悬空部分下面。
在一实施方式中，在处于非啮合状态时，不接触分隔距离被限定在晶片的下边缘表面和每个接触支撑结构的顶部之间。
在一实施方式中，在处于啮合状态时，在晶片的下边缘表面和每个接触支撑结构的顶部之间形成接触，且当在所述啮合状态形成接触时，存在于每个接触支撑结构的顶部上的沉积材料被大体上维持在每个接触支撑结构的顶部上。
在一构造中，该室还包括喷头，所述喷头被配置为在操作过程中位于基架上方，且所述喷头被配置来提供工艺气体以实现膜在晶片上的沉积。射频(RF)电源经由匹配网络连接到所述基架，其中在操作过程中，所述RF电源还能实现所述膜在所述晶片上的沉积。
在另一实施方式中，提供了一种用于处理晶片上的沉积的室。该室包括具有晶片支撑区域和围绕所述晶片支撑区域的承载件支撑表面的基架。承载件支撑表面是从晶片支撑区域下来的台阶。还提供了叉，所述叉具有围绕基架的第一侧部分布置的第一臂和围绕基架的第二侧部分布置的第二臂，使得所述第一和第二臂中的每一个在处于非啮合状态时位于承载件支撑表面下方。所述叉的第一和第二臂被配置为在处于啮合状态时升高超过承载件支撑表面。所述室还包括具有环形盘形状的、有外边缘侧和晶片边缘侧的承载环。承载环具有在外边缘侧和晶片边缘侧之间延伸的承载环上表面。晶片边缘侧包括低于承载环上表面的较低的承载环表面。晶片边缘侧还包括多个接触支撑结构，每个接触支撑结构位于较低的承载环表面的边缘且具有介于较低的承载环表面和承载环上表面之间的高度。每个接触支撑结构具有渐变的边缘和拐角。所述接触支撑结构中的每一个的顶部被配置用于在所述叉抬升承载环时与晶片的下边缘表面接触以升高和移动所述晶片。其中抬升承载环也抬升坐落在所述接触支撑结构中的每一个的顶部上的晶片。
附图说明
图1示出了衬底处理系统，其被用于处理晶片，例如，以在晶片上形成膜。
图2示出了根据一实施方式的多站处理工具的顶视图，其中四个处理站被提供。
图3示出了根据一实施方式的具有入站装载锁和出站装载锁的多站处理工具的实施方式的示意图。
图4A示出了根据一实施方式的基架和蜘蛛叉的臂的顶视图。
图4B示出了根据一实施方式的基架边缘的放大剖视图。
图4C示出了根据一实施方式的坐落在中心柱上且被连接到基座的基架的三维视图，基座被构造为连接到下室部分。
图5A-5C示出了根据一实施方式的基架的剖视图，其中有基架和承载环的边缘的放大部分。
图6A-6C示出了根据一实施方式的示例性的膜形成工艺。
图7A-7C示出了根据一实施方式的承载环和接触支撑结构的另一剖视图。
图8示出了根据一实施方式的用于控制系统的控制模块。
具体实施方式
本公开的实施方式提供用于处理半导体晶片的处理室的实施方式。在一实施方式中，提供了用在沉积室中的承载环，其中这样的承载环包括用于从边缘附近的下表面抬升晶片的接触支撑结构。在一构造中，接触支撑结构具有渐变的边缘和拐角以减轻在接触支撑结构上沉积或形成的任何膜上的点应力。
在一示例构造中，使用具有成对臂或其他抬升机构的蜘蛛叉从下表面抬升承载环。当承载环被抬升时，承载环升高到使置于承载环上的接触支撑结构与晶片的下表面物理接触，从而连同承载环一起抬升晶片的位点。然后，蜘蛛叉可将晶片移动到另一个站，其中承载环和晶片被降低。
在一构造中，室包括多个站，例如，比如四个站。然后，室可包括四个蜘蛛叉且承载环可围绕每个站的相应的基架设置。在该构造中，蜘蛛叉可同时抬升四个承载环中的每一个(以及置于其上的任何晶片)，并将所有承载环和晶片转动到下一个站(例如，以进行额外或不同的处理)。在一构造中，当一次装载一个晶片时，室具有装载站和卸载站，或者当一次装载和卸载两个晶片时，室可包括平行的装载站和卸载站。
应当理解，本实施方式可用许多途径实现，比如工艺、装置、系统、设备或方法。下面描述若干实施方式。
在半导体处理中，硬掩模被用作蚀刻停止层。可灰化硬掩模(AHM)具有使得一旦它们达到了它们的目的便能通过被称为灰化的技术将它们去除的化学成分。可灰化硬掩模(AHM)通常由具有痕量的一或多种掺杂物(例如，氮、氟、硼、硅)的碳和氢组成。这些硬掩模中的结合结构可从sp2(石墨类)变化到sp3(金钢石类)或者二者的组合，具体取决于沉积条件。在典型应用中，在蚀刻后，硬掩模已达到其目的，它必须从底下的介电氧化物(例如，SiO2)去除。这通常，至少部分地，通过灰化(亦称为“等离子体灰化”或“干燥剥离”)完成。具有待灰化的硬掩模的衬底(通常部分地制成的半导体晶片)被置于处于真空下的室中，且氧气被引入并经受射频功率，从而产生氧自由基(等离子体)。所述自由基与所述硬掩模反应以将它氧化成水、一氧化碳和二氧化碳。在一些示例中，硬掩模的完全去除可通过在灰化之后利用额外的湿法或干法蚀刻工艺来完成，例如当可灰化硬掩模遗留了任何不能通过仅仅灰化便去除的残留物时。
膜的沉积优选在等离子体增强化学气相沉积(PECVD)系统中执行。PECVD系统可采用多种不同形式。PECVD系统包括容纳一或多个晶片且适合用于晶片处理的一或多个室或“反应器”(有时包括多个站)。每个室可容纳一或多个晶片以进行处理。一或多个室维持晶片在限定的一或多个位置(在该位置中能移动或不能移动，例如，转动、振动或其他摇动)。在工艺期间，进行沉积的晶片可在反应器室内从一个站被传送到另一个。当然，膜沉积可全部发生在单个站或者膜的任何部分可在任意数量的站被沉积。
在工艺中，每个晶片被基架、晶片卡盘和/或其他晶片保持装置保持在位置上。对某些操作而言，该装置可包括加热器，比如加热板，以加热晶片。
图1示出了衬底处理系统100，其被用于处理晶片101。该系统包括具有下室部分102b和上室部分102a的室102。中心柱被配置来支撑基架140，其在一实施方式中是加电电极。基架140经由匹配网络106被电耦合到电源104。电源由控制模块110(例如控制器)控制。控制模块110被配置为通过执行工艺输入和控制108来操作衬底处理系统100。工艺输入和控制108可包括工艺配方(比如功率电平、定时参数、工艺气体、晶片101的机械运动等)以例如在晶片101上沉积或形成膜。如前所述，能在晶片101上形成的一种这样的膜是可灰化硬掩模(AHM)。
此外，中心柱被示出为包括升降销120，其可由升降销控制122控制。升降销120被用于从基架140抬升晶片101以允许末端执行器拾取晶片并在被末端执行器放置后降低晶片101。衬底处理系统100还包括连接到工艺气体114(例如，来自一设施的气体化学品供应)的气体供应歧管112。根据被执行的处理，控制模块110通过气体供应歧管112控制工艺气体114的输送。然后，选定的气体流入喷头150并被分配在限定于喷头150面向晶片101的面和停留在基架140上的晶片101之间的空间容积中。
此外，所述气体可被预先混合或不预先混合。合适的阀和质量流量控制机构可被用来确保在工艺的沉积和等离子体处理阶段中输送正确的气体。工艺气体经由出口排出室。真空泵(例如，一或二阶机械干式泵和/或涡轮分子泵)将工艺气体抽出并通过闭环控制的限流设备(比如节流阀或摆阀)在反应器内维持合适的低压。
此外还示出了围绕基架140外部区域的承载环200。承载环200被配置为坐落在承载环支撑区域上，承载环支撑区域是从在基架140中心的晶片支撑区域下来的台阶。承载环包括其盘结构的外边缘侧(例如，外径)和其盘结构最靠近晶片101所在处的晶片边缘侧(例如，内径)。承载环的晶片边缘侧包括多个接触支撑结构，多个接触支撑结构被配置来在承载环200被蜘蛛叉180抬升时抬升晶片101。因此，承载环200与晶片101一起被抬升且可被转动到另一个站(例如，在多站系统中)。下面参考图5A-7C提供与承载环200有关的更多细节。
图2示出了多站处理工具的顶视图，其中四个处理站被提供。该顶视图是下室部分102b的(例如，为了图示去除了上室部分102a)，其中四个站可被蜘蛛叉226访问。每个蜘蛛叉或叉包括第一臂和第二臂，每个臂围绕基架140的每一侧的一部分被设置。在该视图中，蜘蛛叉226用虚线画出以表达它们在承载环200下面。使用啮合和旋转机构220的蜘蛛叉226被配置来同时从站升高和抬起承载环200(即，从承载环200的下表面)，接着在降低承载环200(其中承载环中的至少一个支撑晶片101)之前将至少一或多个站转动到下一位置以便进一步的等离子体加工、处理和/或膜沉积可在各晶片101上进行。
图3示出了具有入站装载锁302和出站装载锁304的多站处理工具300的实施方式的示意图。机械手306在大气压下被配置来经由大气端口310将衬底从通过舱308(pod)装载的晶舟移动到入站装载锁302。入站装载锁302被耦合到真空源(未图示)，使得当大气端口310被关闭时，入站装载锁302可被抽空。入站装载锁302还包括与处理室102b接口的室传送端口316。因此，当室传送端口316被打开时，另一机械手(未图示)可将衬底从入站装载锁302移动到第一处理站的基架140以进行处理。
所述处理室102b包括四个处理站，在图3所示实施方式中从1到4进行编号。在一些实施方式中，处理室102b可被配置为维持低压环境使得可用承载环200在处理站之间传送衬底而不经历真空打破和/或空气暴露。图3中所示的每个处理站包括处理站衬底保持器(就站1而言示出在318处)和工艺气体输送管线入口。
图3还描绘了用于在处理室102b内传送衬底的蜘蛛叉226。如下面将更详细描述的，蜘蛛叉226旋转并使晶片能够从一个站传送到另一个。所述传送通过使蜘蛛叉226能够从外部下表面抬升承载环200(从而抬升晶片)并将晶片和承载环一起转动到下一个站而发生。在一构造中，蜘蛛叉226由陶瓷材料制成以在处理过程中禁得起高水平的热。
图4A示出了基架140和蜘蛛叉126的臂的顶视图400。虚线示出了承载环200在它作为环形环坐落于基架140上、围绕基架的外围时的位置。每个臂被配置为坐落在基架140侧主体的相对侧区域，其中基架140侧主体具有凹陷区域以使蜘蛛叉126的臂能够坐落。这种取向考虑到了承载环200要被放置在基架140上以及在放置于其上时蜘蛛叉126的臂要坐落在承载环200下面。在该示例图示中，基架140具有晶片支撑区域140a、承载件支撑表面140b和啮合台阶140c，如图4B所示。承载件支撑表面140b存在于在晶片支撑区域140a表面下面的台阶。这允许承载件支撑表面140b接收承载环200，且使得承载环200通过承载环200的延伸部安装到啮合部位410而被保持在适当位置上。
承载件支撑表面140b形状被设定为环形盘表面，在较低的台阶层面包围晶片支撑区域140a。在非啮合状态(即，蜘蛛叉不与承载环200的底面物理接触)时，蜘蛛叉126的臂通常会刚好存驻于承载件支撑表面140b的水平面的下方。当蜘蛛叉126的臂处于啮合状态时，臂被升高使得蜘蛛叉126的第一和第二臂与承载环126的底面接触。这允许承载环200被蜘蛛叉126的臂抬升并接着被移动，例如被机构220转动到另一个站。
图4C示出了坐落在中心柱上且被连接到基座404的基架140的三维视图402，基座404被构造为连接到下室部分102b。该视图示出了承载环200如何被放置在承载件支撑表面140b上并悬于基架140的侧边凹陷区域之上，如图4A所示。
图5A示出了基架140的剖视图500，其中有基架140的边缘的放大部分502。如图所示，晶片101被放置在基架140上并延伸靠近边缘放大部分502。承载环200坐落在基架140的外部区域中、在承载件支撑表面140b上，这在图4B中已有描述。承载环200包括多个延伸部244，多个延伸部244固定承载环200以防止承载环200在处理过程中移位。延伸部242被构造为坐落在啮合部位410中，如图4A所示。
图5B示出了边缘放大部分502的更多细节。延伸部242被示出为坐落在啮合部位410中、在啮合台阶140c处，且也坐落在承载件支撑区域140b上。在一实施方式中，承载环200可坐落在位于承载件支撑区域140b上的多个接触支撑件上以实现承载件支撑区域140b上的接触的精确定位。承载环200是具有开始于外边缘侧244的外径并延伸到位于晶片边缘侧240的内径的盘。在该示例中，晶片101的上表面接近承载环200的上表面246的水平面。在晶片边缘侧240，承载环200可包括接触支撑结构，所述接触支撑结构被置于低于承载环上表面246的高度使得接触支撑结构可位于晶片101下面，晶片101被配置为悬于晶片支撑区域140a之上。通过这种方式，当承载环200被抬升时，在晶片边缘侧240处的承载环200的尖端处的接触支撑结构可在抬升承载环200的同时抬升晶片101。
图5C更详细地示出晶片边缘侧240及其相对于于晶片支撑区域140a和晶片101(当存在时)的相对位置。还示出了承载环200因形成于承载件支撑区域140b上以实现与承载环200的下表面的精确接触的接触支撑结构(未图示)而坐落在与承载件支撑区域140b隔开的方位。在该图示中，接触支撑结构506还被提供在晶片支撑区域140a上，这限定了晶片101的下表面和晶片支撑区域140a之间的轻微分离。接触支撑结构506是最小接触面积(MCA)，其被用来实现晶片底与晶片支撑区域140a的精确(例如，有较高的公差)接触。在一些实施方式中，接触支撑结构可被称为具有圆的或柔软的边缘表面的突起。承载环200包括承载环上表面246和较低的承载环表面254之间的过渡。
该过渡包括248处的顶面边缘和较低的内边缘252以及上垂直壁250。这限定了承载环上表面246和较低的承载环表面254之间的台阶式过渡。注意，顶面边缘248具有圆的不锐利的边缘，而较低的内边缘252被明显弯曲以避免具有税利的拐角。因此，顶面边缘248和较低边缘252二者均大体上是圆的、曲面的、平滑的且基本上没有锐利的拐角、边缘或点。通过在这些过渡点避免税利的边缘，任何沉积的或形成的膜和材料更容易粘附且不会受到可由产生对材料的应力的锐利边缘或点给予的机械应力。当应力被施加给材料或膜时，材料或膜在处理过程中更可能剥落、碎裂或产生颗粒。
在系统中减少颗粒可避免在晶片的表面上带来缺陷，且还可减少识别缺陷所需的排查和/或解决产品缺陷的方案。可以理解，这些排查程序会减少该工具的吞吐量和/或在晶片批次之间或在若干晶片被处理之后需要过多的清洁。还示出了紧挨着接触支撑结构258限定的内接触边缘256。接触支撑结构258被构造为具有圆顶区域且该圆顶区域向内接触边缘256延伸且此外朝在承载环200的下垂直壁259处的内径向下延伸。
因此，接触支撑结构258会具有没有锐利边缘、锐利拐角、锐利点或者平面或表面之间的锐利过渡的渐变的边缘和拐角。通过这种方式，如果膜被形成在接触支撑结构258和/或晶片边缘侧240区域上，所形成的材料会更好地粘附于该表面，甚至在这些表面比如在抬升操作中与晶片的底面物理接触时亦是。通过消除承载环上邻近晶片边缘侧240的锐利边缘、锐利拐角、外拐角、内拐角、锐利点、平面之间的锐利过渡等，可在操作过程中引发颗粒的应力点会被减少或消除。在其他实施方式中，相信以不锐利边缘限定接触支撑结构258和围绕该接触支撑结构的表面亦会扩展系统和/或承载环200的清洁之间的时长，从而可提吞吐量(例如，由于减少了排查或清洁的时间)。
在图5C的实施例中，接触支撑结构258被示出为承载环200的在与晶片101的下部物理接触的尖端处的延伸部。在一实施方式中，接触支撑结构258由多个离散的接触支撑结构258限定。例如，该多个离散的接触支撑结构258可围绕承载环200的晶片边缘侧240均匀地分布。在一实施方式中，六个接触支撑结构258围绕边缘侧240均匀地分布。在一实施例中，均匀分布的六个接触支撑结构可每60度径向偏移放置一个(从该六个中的每一个的中心线测量)(即，360/6＝60)。因此，图5C所示的剖视图是在接触支撑结构258之一处截取的。单个接触支撑结构258的示例在下面的图7C中示出，其坐落在较低的承载环表面254上。
图6A示出了基架140和承载环200在示例处理步骤(其中执行可灰化硬掩模(AHM)沉积操作)中的剖视图。在一操作中，底涂层和预涂层膜602被形成在基架140和承载环200上。相信用与将在晶片上形成的膜类似的膜预涂布承载环200会改善晶片上的膜形成。因此，通常在晶片101被引入到基架140上之前形成膜602。此外，晶片处理环境的预涂层和底涂层结合起来用于改善晶片膜的均匀性。典型的底涂层厚度是3微米而预涂层是0.5微米(具体取决于工艺)。AHM膜(即，碳)被沉积到氧化物膜(在其他时候，氮化物膜)上。应当理解，所述涂层或膜可以是任何沉积材料的且无需与AHM膜有关。当承载环200抬升晶片的底面时，所采用的或落在或形成在接触支撑结构上的其他膜将从本文定义的圆的、曲面的或平滑的几何结构获益。
膜602被示出为只在承载环200的上表面上和基架140的上表面140a上以及基架140靠近承载件支撑表面140b的一些拐角处共形。在一实施方式中，承载环200由氧化铝(AlO2)制成，因此氧化铝承载环200上的沉积相较于裸露的承载环200在膜形成过程中坐落于晶片101之侧会改善在晶片上的硬掩模形成。
图6B示出了可灰化硬掩模(AHM)604在承载环200的膜602以及晶片101的上表面上的形成。AHM 604与上面沉积有该AHM 604的表面共形并覆盖承载环200的暴露上表面(包括顶面边缘248和较低的内边缘252以及上垂直壁250)。在图6C中示出了在膜形成操作完成之后，蜘蛛叉226的臂会抬升承载环200垂直向上到接触支撑结构258和晶片101的在晶片边缘附近的下表面之间的接触被形成的点。
虽然接触在物理上被形成在承载环200和晶片101之间，但形成在接触支撑结构258上的材料被配置为禁得起多次抬升并与晶片101的底部接触的力而不会对接触支撑结构258上所形成的膜造成过多的应力。接触支撑结构258的圆形部分的不锐利边缘确保较少应力被置于接触支撑结构258的形成与晶片101的底部的接触的顶上。如上所述，不锐利边缘(优选圆的、曲面的、大体上曲面的且没有锐利的过渡或点)可确保承载环200的较长时间的使用却不需要清洁操作或引起将需要对晶片101的表面上的缺陷的进一步的检查的颗粒。
图7A示出了承载环200和外边缘侧244以及晶片边缘侧240的剖视图。还示出了承载环200的外边缘侧附近的延伸部242。承载环200的上表面246作为限定承载环200的盘的上表面环状延伸，是与晶片的上表面大体上平面的(当晶片被置于基架140的晶片支撑区域上时)或者在另一实施方式中稍稍低于晶片的上表面的上表面，如所示。晶片边缘侧240在图7B中被更详细地示出，该图示出了形成于其上的底涂层和预涂层膜602。
在一实施方式中，承载环200被设计用于300mm晶片。就这点而言，此处所提供的尺寸应当被视为可伸缩为其他尺寸的晶片，较小的例如200mm，或者较大的例如450mm。此外，此处所提供的尺寸应当被理解为在公差范围内(例如达到或约+/-10％)或者在被认为可应用于其中使用承载环200的环境以及很可能在执行承载环200时使用的工具和工艺参数的一些减小或增大的公差范围内可调整。在此理解的基础上，接下来的尺寸应当被视为一种示例而非对任何具体配置的限制。在一实施例中，承载环200具有环形横截面约41.5mm的环形尺寸D1(即，内径-外径)。较低的承载环表面254和承载环上表面246之间的距离D4为约1.17mm。距离D5或者接触支撑结构258的高度(从较低的承载环表面254向上测量)为约0.356mm。从下垂直壁259到内接触边缘256的大概距离D3为约1.24mm。较低的内边缘252和内接触边缘256之间沿着较低的承载环表面的距离D2为约2.54mm。在一实施方式中，接触支撑结构258的圆的上表面258a和258b各自具有约0.254mm的圆边半径。
膜602在承载环200的晶片边缘侧240中的不锐利边缘上共形地形成。如上所述，接触支撑结构258优选地具有圆表面以避免在承载环200被抬升并与晶片101的底面接触时与晶片形成物理接触的位置附近引入锐利边缘。在该实施例中，接触支撑结构258被示出为具有低于承载环上表面246的自较低的承载环表面254延伸的高度。在比承载环上表面246低的高度具有接触支撑结构258使接触支撑结构258能够被置于悬空的晶片101下面。
图7C更详细地示出了可在较低的承载环表面254上围绕承载环200的内径对称或不对称地分布放置的多个接触支撑结构258中的一个。图7A和7B的视图是在接触支撑结构258之单一一个的横截面处截取的视图。如上所述，一示例实施方式将使用六个接触支撑结构258。其他实施方式可使用更多或更少的接触支撑结构258。
在接触支撑结构258的该详细视图中，示出了与晶片101发生接触的上表面可沿接触长度258c延伸，接触支撑结构258的圆顶表面258d还限定了接触会在哪里发生。该图示示出了承载环表面254会延伸到承载环200的没有接触支撑结构258存在的边缘。在接触支撑结构258存在的地方，壁259会从承载环200的边缘向上朝接触支撑结构258的圆的或曲面的上表面延伸。虽然接触支撑结构258被示出为具有丸状或胶囊状圆顶结构，但在其他实施方式中，接触支撑结构258亦可具有减小的长度258c，比如在接触支撑结构是圆球或球形延展(即，不是丸状或胶囊状)的情况下。
在一些实施方式中，每个接触支撑结构258被称为最小接触面积(MCA)，MCA在需要高的精度或公差时被用于改善表面之间的精确匹配。在这些实施方式的上下文中，精度被需要以便与晶片的底面形成接触的承载环200会与接触支撑结构258中的每一个形成精确接触。如上所述，系统中的其他区域可使用MCA，比如在基架140的承载件支撑表面140b上和晶片支撑区域140a上。出于该原因，图5C中示出了承载环200和承载件支撑表面140b之间的间隔，还示出了晶片101和晶片支撑区域140a之间的间隔(例如，通过所示的MCA506和分布在其上的其他)。
图8示出了用于控制上述系统的控制模块800。在一实施方式中，图1的控制模块110可包括示例部件中的一些。例如，控制模块800可包括处理器、存储器和一或多个接口。控制模块800可被用于部分地基于感测值来控制系统中的设备。仅仅作为示例，控制模块800可基于感测值和其他控制参数来控制一或多个阀802、过滤器加热器804、泵806以及其他设备808。控制模块800从仅作为示例的压力计810、流量计812、温度传感器814和/或其他传感器816接收感测值。控制模块800还可被用于在前体输送和膜沉积的过程中控制工艺条件。控制模块800通常可包括一或多个存储器设备和一或多个处理器。
控制模块800可控制前体输送系统和沉积装置的活动。控制模块800执行包括指令集的计算机程序，所述指令集用于控制工艺时序、输送系统温度、跨越过滤器的压差、阀位置、气体混合物、室压、室温、晶片温度、RF功率电平、晶片卡盘或基架位置以及特定工艺的其他参数。控制模块800还可监控压差以及将气相前体输送从一或多个路径自动切换到一或多个其他路径。存储在与控制模块800相关联的存储器设备上的其他计算机程序可在一些实施方式中被采用。
通常会有与控制模块800相关联的用户界面。用户界面可包括显示器818(例如显示屏和/或该装置和/或工艺条件的图形软件显示器)以及诸如指点设备、键盘、触摸屏、话筒等用户输入设备820。
用于控制前体输送、沉积和工艺序列中的其他工艺的计算机程序可以任何常用计算机可读编程语言编写：例如，汇编语言、C、C++、Pascal、Fortran或其他。编译的目标代码或脚本由处理器执行以完成程序中所识别的任务。
控制模块参数与工艺条件有关，比如，例如过滤器压差、工艺气体组分和流率、温度、压强、等离子体条件(比如RF功率电平和低频RF频率)、冷却气压、以及室壁温度。
系统软件可以许多不同方式被设计或配置。例如，种种室部件子例程或控制对象可被编写来控制执行创造性的沉积工艺所需要的室部件的操作。用于此目的的程序或程序段的示例包括衬底放置代码、工艺气体控制代码、压强控制代码、加热器控制代码和等离子体控制代码。
衬底放置程序可包括用于控制用来将衬底装载到基架或卡盘上以及用来控制衬底和其他室部件(比如气体入口和/或标靶)之间的间隔的室部件的程序代码。工艺气体控制程序可包括用于控制气体组分和流率以及可选地用于在沉积之前使气体流入室中以便稳定室中的压强的代码。过滤器监控程序包括将测定的差与预定值进行比较的代码和/或用于切换路径的代码。压强控制程序可包括用于通过调整例如室的排放系统中的节流阀来控制室中的压强的代码。加热器控制程序可包括用于控制给用于加热前体输送系统中的部件、衬底和/或该系统的其他部分的加热单元的电流的代码。替代地，加热器控制程序可控制传热气体(比如氦)到晶片卡盘的输送。
在沉积过程中可被监控的传感器的示例包括但不限于质量流量控制模块、压力传感器(比如压力计810)和位于输送系统、基架或卡盘中的热电耦(例如温度传感器814)。经恰当编程的反馈和控制算法可与来自这些传感器的数据一起用来维持希望的工艺条件。前述内容描述了本发明的实施方式在单或多室半导体处理工具中的实施。
出于阐释和描述的目的已经提供了实施方式的上述记载。它无意于穷尽或限制本发明。特定实施方式的单个元素或特征一般并不受限于该特定实施方式，而是在适用的情况下可以互换以及可被用在选定的实施方式中，即使没有特别示出或描述。同样也可以多种方式变化。这样的变化不被认为是对本发明的背离，且所有这样的修改意在被包括在本发明的范围内。
虽然出于清楚理解的目的对前述实施方式进行了一定程度的详细描述，但应当理解，某些改变和修改可在所附权利要求的范围内进行。据此，所呈现的实施方式应当被视为说明性的而非限制性的，且这些实施方式并不受限于此处给出的细节，而是可在权利要求的范围和等同方案内被修改。

Claims (10)

1.一种用在被实施用于沉积膜的室中的承载环，其包括，
具有环形盘形状的、有外边缘侧和晶片边缘侧的所述承载环，所述承载环具有在所述外边缘侧和所述晶片边缘侧之间延伸的顶侧，所述晶片边缘侧包括，
低于承载环上表面的较低的承载环表面；
多个接触支撑结构，每个接触支撑结构位于所述较低的承载环表面的边缘且具有在所述较低的承载环表面上方延伸并且低于所述承载环上表面的高度，每个接触支撑结构具有渐变的边缘和拐角；
在所述承载环上表面和所述较低的承载环表面之间的台阶；
其中所述接触支撑结构中的每一个的顶部被配置用于与晶片的下边缘表面接触以抬升和降低以及移动所述晶片。
2.如权利要求1所述的承载环，其中所述晶片边缘侧还包括，
在所述较低的承载环表面和所述接触支撑结构的每一个之间的每一个过渡处的内接触边缘。
3.如权利要求1所述的承载环，其中所述接触支撑结构的所述渐变的边缘和拐角具有没有锐利拐角的大体上为曲面的表面。
4.如权利要求1所述的承载环，其中用于沉积膜的所述室包括，
基架，其具有晶片支撑区域和围绕所述晶片支撑区域的承载件支撑表面，所述承载件支撑表面是从所述晶片支撑区域下来的台阶；
叉，其具有围绕所述基架的第一侧部分布置的第一臂和围绕所述基架的第二侧部分布置的第二臂，
其中所述第一和第二臂中的每一个在处于不接触所述承载环的下表面的非啮合状态时位于所述承载件支撑表面下方，而在处于啮合状态时，所述第一和第二臂中的每一个接触所述承载环的所述下表面以抬升所述晶片。
5.如权利要求4所述的承载环，其中所述晶片在被置于所述晶片支撑区域上时被配置为悬于所述承载件支撑表面的一部分之上，且每个接触支撑结构被配置为位于所述晶片的悬空部分下面。
6.一种用在被实施用于沉积膜的室中的承载环，所述承载环具有环形盘形状的、有外边缘侧和晶片边缘侧，所述承载环具有在所述外边缘侧和所述晶片边缘侧之间延伸的顶侧，所述晶片边缘侧包括，
设置为接近所述承载环的所述晶片边缘侧的较低的承载环表面，所述较低的承载环表面低于设置为接近所述承载环的所述外边缘侧的承载环上表面；和
多个接触支撑结构，所述多个接触支撑结构由所述承载环形成并沿所述承载环的所述晶片边缘侧的边缘设置，所述多个接触支撑结构中的每一个具有在所述较低的承载环表面上方延伸并且位于所述承载环上表面下方的高度，并且每个接触支撑结构具有渐变的边缘和拐角。
7.如权利要求6所述的承载环，还包括，
在所述承载环上表面和所述较低的承载环表面之间的台阶。
8.如权利要求7所述的承载环，其中所述接触支撑结构中的每一个的顶部被配置用于与晶片的下边缘表面接触,所述接触支撑结构用于升高、降低和移动所述晶片。
9.如权利要求6所述的承载环，其中所述晶片边缘侧还包括，
在所述较低的承载环表面和所述接触支撑结构的每一个之间的每一个过渡处的内接触边缘。
10.如权利要求6所述的承载环，其中所述接触支撑结构的所述渐变的边缘和拐角具有没有锐利拐角的大体上为曲面的表面。
CN201810305471.1A 2014-12-12 2015-12-14 承载环 Pending CN108538778A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/568,608 2014-12-12
US14/568,608 US10242848B2 (en) 2014-12-12 2014-12-12 Carrier ring structure and chamber systems including the same
CN201510929329.0A CN105702617B (zh) 2014-12-12 2015-12-14 承载环结构及包含该承载环结构的室系统

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201510929329.0A Division CN105702617B (zh) 2014-12-12 2015-12-14 承载环结构及包含该承载环结构的室系统

Publications (1)

Publication Number Publication Date
CN108538778A true CN108538778A (zh) 2018-09-14

Family

ID=56111850

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510929329.0A Active CN105702617B (zh) 2014-12-12 2015-12-14 承载环结构及包含该承载环结构的室系统
CN201810305471.1A Pending CN108538778A (zh) 2014-12-12 2015-12-14 承载环

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510929329.0A Active CN105702617B (zh) 2014-12-12 2015-12-14 承载环结构及包含该承载环结构的室系统

Country Status (5)

Country Link
US (1) US10242848B2 (zh)
JP (1) JP6619639B2 (zh)
KR (2) KR20160072056A (zh)
CN (2) CN105702617B (zh)
TW (1) TWI671781B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658222B2 (en) 2015-01-16 2020-05-19 Lam Research Corporation Moveable edge coupling ring for edge process control during semiconductor wafer processing
US9870917B2 (en) 2015-12-17 2018-01-16 Lam Research Corporation Variable temperature hardware and methods for reduction of wafer backside deposition
US10651015B2 (en) * 2016-02-12 2020-05-12 Lam Research Corporation Variable depth edge ring for etch uniformity control
US11008655B2 (en) * 2016-03-03 2021-05-18 Lam Research Corporation Components such as edge rings including chemical vapor deposition (CVD) diamond coating with high purity SP3 bonds for plasma processing systems
US9698042B1 (en) * 2016-07-22 2017-07-04 Lam Research Corporation Wafer centering in pocket to improve azimuthal thickness uniformity at wafer edge
US10109478B2 (en) * 2016-09-09 2018-10-23 Lam Research Corporation Systems and methods for UV-based suppression of plasma instability
US9892956B1 (en) * 2016-10-12 2018-02-13 Lam Research Corporation Wafer positioning pedestal for semiconductor processing
US10622243B2 (en) 2016-10-28 2020-04-14 Lam Research Corporation Planar substrate edge contact with open volume equalization pathways and side containment
US10923385B2 (en) * 2016-11-03 2021-02-16 Lam Research Corporation Carrier plate for use in plasma processing systems
US11702748B2 (en) 2017-03-03 2023-07-18 Lam Research Corporation Wafer level uniformity control in remote plasma film deposition
US10851457B2 (en) 2017-08-31 2020-12-01 Lam Research Corporation PECVD deposition system for deposition on selective side of the substrate
JP6714562B2 (ja) 2017-09-20 2020-06-24 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法およびプログラム
KR102538177B1 (ko) 2017-11-16 2023-05-31 삼성전자주식회사 상부 샤워 헤드 및 하부 샤워 헤드를 포함하는 증착 장치
KR102404061B1 (ko) 2017-11-16 2022-05-31 삼성전자주식회사 상부 샤워 헤드 및 하부 샤워 헤드를 포함하는 증착 장치
KR102465538B1 (ko) * 2018-01-04 2022-11-11 삼성전자주식회사 기판 지지 유닛 및 이를 포함하는 증착 장치
CN110373654B (zh) * 2018-04-13 2021-09-17 北京北方华创微电子装备有限公司 叉指结构、下电极装置和工艺腔室
CN110373655B (zh) * 2018-04-13 2021-12-17 北京北方华创微电子装备有限公司 叉指结构、下电极装置和工艺腔室
DE102018113400A1 (de) * 2018-06-06 2019-12-12 Aixtron Se CVD Reaktor mit Tragring zum Substrathandhaben
US11404302B2 (en) * 2019-05-22 2022-08-02 Asm Ip Holding B.V. Substrate susceptor using edge purging
KR20230037057A (ko) 2019-08-16 2023-03-15 램 리써치 코포레이션 웨이퍼 내에서 차동 보우를 보상하기 위한 공간적으로 튜닝 가능한 증착
KR20220012999A (ko) 2020-02-11 2022-02-04 램 리써치 코포레이션 웨이퍼 베벨/에지 상의 증착을 제어하기 위한 캐리어 링 설계들
CN114686857A (zh) * 2020-12-30 2022-07-01 中微半导体设备(上海)股份有限公司 一种基片托盘及其所在的反应器
DE102021126019A1 (de) 2021-10-07 2023-04-13 Aixtron Se CVD-Reaktor mit einem Tragring beziehungsweise Tragring für ein Substrat
CN115478262B (zh) * 2022-09-19 2023-11-10 拓荆科技股份有限公司 晶圆承载结构、热力学原子层沉积设备及薄膜制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143082A (en) * 1998-10-08 2000-11-07 Novellus Systems, Inc. Isolation of incompatible processes in a multi-station processing chamber
JP2005129575A (ja) * 2003-10-21 2005-05-19 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法
US20090255901A1 (en) * 2005-10-12 2009-10-15 Shogo Okita Plasma processing apparatus, plasma processing method, and tray
CN102150251A (zh) * 2008-09-08 2011-08-10 芝浦机械电子株式会社 基板保持构件、基板处理装置、基板处理方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04365317A (ja) 1991-06-13 1992-12-17 Nec Corp 半導体成長装置
KR0152324B1 (ko) 1994-12-06 1998-12-01 양승택 웨이퍼 측면파지 이송 반도체 제조장치
JPH0952792A (ja) * 1995-08-11 1997-02-25 Hitachi Cable Ltd 半導体成長装置における基板ホルダ
US5746460A (en) 1995-12-08 1998-05-05 Applied Materials, Inc. End effector for semiconductor wafer transfer device and method of moving a wafer with an end effector
DE19630932A1 (de) * 1996-07-31 1998-02-05 Wacker Siltronic Halbleitermat Träger für eine Halbleiterscheibe und Verwendung des Trägers
JP2001522142A (ja) 1997-11-03 2001-11-13 エーエスエム アメリカ インコーポレイテッド 改良された低質量ウェハ支持システム
US6256555B1 (en) 1998-12-02 2001-07-03 Newport Corporation Robot arm with specimen edge gripping end effector
US6183026B1 (en) 1999-04-07 2001-02-06 Gasonics International Corporation End effector
US6344105B1 (en) * 1999-06-30 2002-02-05 Lam Research Corporation Techniques for improving etch rate uniformity
US7140655B2 (en) 2001-09-04 2006-11-28 Multimetrixs Llc Precision soft-touch gripping mechanism for flat objects
US6776849B2 (en) * 2002-03-15 2004-08-17 Asm America, Inc. Wafer holder with peripheral lift ring
US7357115B2 (en) * 2003-03-31 2008-04-15 Lam Research Corporation Wafer clamping apparatus and method for operating the same
JP2005038947A (ja) 2003-07-16 2005-02-10 Seiko Epson Corp 成膜装置、成膜方法および半導体装置の製造方法
KR101394764B1 (ko) 2003-12-03 2014-05-27 가부시키가이샤 니콘 노광 장치, 노광 방법 및 디바이스 제조 방법, 그리고 광학 부품
KR20070054766A (ko) * 2005-11-24 2007-05-30 삼성전자주식회사 기판 가공 장치
US20070283884A1 (en) 2006-05-30 2007-12-13 Applied Materials, Inc. Ring assembly for substrate processing chamber
US7669903B2 (en) 2007-10-11 2010-03-02 Crossing Automation, Inc. Ultra low contact area end effector
JP2010058403A (ja) 2008-09-04 2010-03-18 Fujifilm Corp 高分子膜および積層体
US8752872B2 (en) 2009-09-14 2014-06-17 Fabworx Solutions, Inc. Edge grip end effector
JP2011151344A (ja) 2009-12-21 2011-08-04 Showa Denko Kk Ｃｖｄ装置用ウェハトレイ、ｃｖｄ装置用加熱ユニット及びｃｖｄ装置。
US8420554B2 (en) * 2010-05-03 2013-04-16 Memc Electronic Materials, Inc. Wafer support ring
JP2012186226A (ja) * 2011-03-03 2012-09-27 Shibaura Mechatronics Corp 真空処理装置および真空処理方法
US8371567B2 (en) * 2011-04-13 2013-02-12 Novellus Systems, Inc. Pedestal covers
CN107342216B (zh) * 2011-09-23 2022-05-31 诺发系统公司 等离子体活化保形电介质膜沉积
US9403251B2 (en) * 2012-10-17 2016-08-02 Applied Materials, Inc. Minimal contact edge ring for rapid thermal processing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143082A (en) * 1998-10-08 2000-11-07 Novellus Systems, Inc. Isolation of incompatible processes in a multi-station processing chamber
JP2005129575A (ja) * 2003-10-21 2005-05-19 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法
US20090255901A1 (en) * 2005-10-12 2009-10-15 Shogo Okita Plasma processing apparatus, plasma processing method, and tray
CN102150251A (zh) * 2008-09-08 2011-08-10 芝浦机械电子株式会社 基板保持构件、基板处理装置、基板处理方法

Also Published As

Publication number Publication date
CN105702617A (zh) 2016-06-22
TWI671781B (zh) 2019-09-11
US10242848B2 (en) 2019-03-26
KR20160072056A (ko) 2016-06-22
CN105702617B (zh) 2019-10-22
JP6619639B2 (ja) 2019-12-11
KR20200022414A (ko) 2020-03-03
JP2016122837A (ja) 2016-07-07
US20160172165A1 (en) 2016-06-16
TW201635329A (zh) 2016-10-01
KR102421858B1 (ko) 2022-07-15

Similar Documents

Publication Publication Date Title
CN105702617B (zh) 承载环结构及包含该承载环结构的室系统
US11056380B2 (en) Wafer positioning pedestal for semiconductor processing
US11387136B2 (en) Pad raising mechanism in wafer positioning pedestal for semiconductor processing
US10655224B2 (en) Conical wafer centering and holding device for semiconductor processing
CN105719989A (zh) 减少在晶片边缘的背面沉积
TW201701318A (zh) 具有傾斜的限制環之電漿處理系統與結構
US20170053781A1 (en) Multi-Station Chamber Having Symmetric Grounding Plate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180914