CN108519953A - 一种基于jtag的gpgpu调试技术实现 - Google Patents

一种基于jtag的gpgpu调试技术实现 Download PDF

Info

Publication number
CN108519953A
CN108519953A CN201810340837.9A CN201810340837A CN108519953A CN 108519953 A CN108519953 A CN 108519953A CN 201810340837 A CN201810340837 A CN 201810340837A CN 108519953 A CN108519953 A CN 108519953A
Authority
CN
China
Prior art keywords
gpgpu
jjw
jtag
register
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810340837.9A
Other languages
English (en)
Inventor
杨盼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changsha In Blx Ic Design Corp
Original Assignee
Changsha In Blx Ic Design Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changsha In Blx Ic Design Corp filed Critical Changsha In Blx Ic Design Corp
Priority to CN201810340837.9A priority Critical patent/CN108519953A/zh
Publication of CN108519953A publication Critical patent/CN108519953A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G06F11/3656—Software debugging using additional hardware using a specific debug interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种基于JTAG的GPGPU调试技术实现，分为四个部分，(1)兼容IEEE1149.1协议的JTAG接口通过TAP控制器进行串并转换。（2）内部总线复用模块负责将传递到各路总线上，通过配置寄存器选通总线接口。（3）并行数据转换成JJW‑IB、JJW‑LB。由IB端口模块完成并行数据到JJW‑IB的转换，选通IB端口寄存器后，通过并行数据写选择IB端口寄存器，再依次写访问的地址寄存器，目标数据，读写操作寄存器，启动访问寄存器。LB总线也是同理。读写操作的完成需要通过状态寄存器确认读写操作是否正常完成。（4）状态监控模块，直接来源于GPGPU全芯片各模块的状态信号。

Description

一种基于JTAG的GPGPU调试技术实现
技术领域
本发明主要涉及到基于GPGPU调试技术设计领域，特指基于JTAG的GPGPU调试技术实现。
背景技术
GPGPU芯片调试技术主要依赖前期芯片设计阶段调试软件驱动程序以及特定的应用程序，项目开发过程通常市场压力大，软件应用调试通常很难在流片前完成所有应用场景的调试,流片后的软件调试需要一种独立性强，可控制性，可观察性强的调试手段。
比较通用的手段直接通过PCIE功能性通道进行访问内部可读写寄存器，探测芯片内部运行状态，这种方法有很大的局限性，依赖于PCIE本身的运行状态，可操作性受限。
发明内容
本发明要解决的问题就在于：针对现有应用的需求，本发明提供一种相对简单、硬件资源占比很小、能实时控制以及观察的调试手段。
与现有技术相比，本发明的优点就在于：1、灵活性高：本发明提出的基于JTAG接口的GPGPU调试技术实现即适用于常用的调试也适用于极限情况的调试；2、逻辑资源少，本发明支持JTAG到两种总线的转换，消耗的硬件资源比较少；3、可复用性强：本发明采用独立的测试调试逻辑实现，可重用性强，能在GPGPU高性能通用型图形芯片设计重复使用。
附图说明
图1是GPGPU调试系统的结构图。
具体实施方式
以下将结合附图和具体实线对本发明做进一步详细说明。
如图1所示，本发明的基于JTAG的GPGPU调试技术实现分为四个部分，第一部分：兼容IEEE1149.1协议的JTAG接口通过TAP控制器进行串并转换。分别由TAP转换JTAG时序，再读写寄存器，再同步处理，再启动总线操作。第二部分：内部总线复用模块负责将传递到各路总线上，本发明仅支持互联总线（JJW-IB）、本地总线（JJW-LB）两种总线，通过配置寄存器选通总线接口。第三阶段：并行数据转换成JJW-IB、JJW-LB。由IB端口模块完成并行数据到JJW-IB的转换，选通IB端口寄存器后，通过并行数据写选择IB端口寄存器，再依次写访问的地址寄存器，目标数据，读写操作寄存器，启动访问寄存器。同理选通LB端口寄存器，通过LB端口模块完成并行数据到JJW-LB总线的转换，再依次写访问的地址寄存器，目标数据，读写操作寄存器，启动访问寄存器。读写操作的完成需要通过状态寄存器确认读写操作是否正常完成。第四部分，状态监控模块，直接来源于GPGPU全芯片各模块的状态信号，此模块保证了芯片在软件错误操作下，通过JTAG也能将芯片内部状态读取出来。整个基于JTAG的GPGPU调试逻辑较简单，但为GPGPU调试增加了一种可靠性特别强的调试手段。

Claims (1)

1.GPGPU调试技术中实现方法，包括JTAG接口通过转换为互联总线（JJW-IB）、本地总线（JJW-LB）两种总线,其方法采用了JTAG通过TAP转换为内部读写总线，内部总线通过读写寄存器的方式控制总线操作，状态监控模块可通过JTAG转换为JJW-LB直接读写，本设计独立于GPGPU通用的PCIE主接口，增加了一种硬调试手段，为驱动调试带来了极大的便利。
CN201810340837.9A 2018-04-17 2018-04-17 一种基于jtag的gpgpu调试技术实现 Pending CN108519953A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810340837.9A CN108519953A (zh) 2018-04-17 2018-04-17 一种基于jtag的gpgpu调试技术实现

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810340837.9A CN108519953A (zh) 2018-04-17 2018-04-17 一种基于jtag的gpgpu调试技术实现

Publications (1)

Publication Number Publication Date
CN108519953A true CN108519953A (zh) 2018-09-11

Family

ID=63428735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810340837.9A Pending CN108519953A (zh) 2018-04-17 2018-04-17 一种基于jtag的gpgpu调试技术实现

Country Status (1)

Country Link
CN (1) CN108519953A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6311292B1 (en) * 1998-07-30 2001-10-30 Sandcraft, Inc. Circuit, architecture and method for analyzing the operation of a digital processing system
CN202534008U (zh) * 2012-03-28 2012-11-14 中国电子科技集团公司第五十八研究所 一种面向图像处理的基于同构双核结构的SoC
CN102968364A (zh) * 2012-11-16 2013-03-13 中国航天科技集团公司第九研究院第七七一研究所 一种基于通用调试接口的SoC硬件调试器
CN105550119A (zh) * 2016-01-29 2016-05-04 中国人民解放军国防科学技术大学 一种基于jtag协议的仿真装置
CN107783874A (zh) * 2016-08-26 2018-03-09 华为技术有限公司 Jtag调试装置以及jtag调试方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6311292B1 (en) * 1998-07-30 2001-10-30 Sandcraft, Inc. Circuit, architecture and method for analyzing the operation of a digital processing system
CN202534008U (zh) * 2012-03-28 2012-11-14 中国电子科技集团公司第五十八研究所 一种面向图像处理的基于同构双核结构的SoC
CN102968364A (zh) * 2012-11-16 2013-03-13 中国航天科技集团公司第九研究院第七七一研究所 一种基于通用调试接口的SoC硬件调试器
CN105550119A (zh) * 2016-01-29 2016-05-04 中国人民解放军国防科学技术大学 一种基于jtag协议的仿真装置
CN107783874A (zh) * 2016-08-26 2018-03-09 华为技术有限公司 Jtag调试装置以及jtag调试方法

Similar Documents

Publication Publication Date Title
CN108121672B (zh) 一种基于NandFlash存储器多通道的存储阵列控制方法与装置
CN107577635B (zh) 一种兼容ahb协议的非握手式jtag调试链路及其调试方法
CN102360329B (zh) 总线监控与调试控制装置及进行总线监控与总线调试的方法
US12085612B2 (en) On-chip debugging device and method
CN102103535B (zh) 多核处理器、多核处理器的调试系统和调试方法
US6115763A (en) Multi-core chip providing external core access with regular operation function interface and predetermined service operation services interface comprising core interface units and masters interface unit
US10026499B2 (en) Memory testing system
CN103218338B (zh) 一种信号处理机系统实时多dsp调试系统
CN105550119A (zh) 一种基于jtag协议的仿真装置
US20050240820A1 (en) Method and apparatus for multiprocessor debug support
CN1949723A (zh) 一种atca中jtag器件远程维护的方法及系统
US20060161818A1 (en) On-chip hardware debug support units utilizing multiple asynchronous clocks
CN115017038A (zh) 一种兼容apb协议的jtag调试系统
CN103092119A (zh) 一种基于fpga的总线状态监视系统和方法
CN114089172B (zh) 一种pcie io扩展芯片的jtag调试方法
CN115184781A (zh) 一种芯片测试方法及系统
CN202267954U (zh) 总线监控与调试控制装置
CN100395742C (zh) 可快速地于不同储存装置间传输数据的计算机系统
CN112685278B (zh) 一种芯片驱动追踪调试方法和装置
CN108519953A (zh) 一种基于jtag的gpgpu调试技术实现
CN105573954A (zh) 一种jtag接口与内部用户逻辑之间的连接装置
CN102750254A (zh) 高速高带宽ahb总线到低速低带宽ahb总线的双向转换桥
CN209765501U (zh) 一种基于jtag的多处理器仿真调试装置
CN115509834A (zh) 一种基于jtag协议的微处理器在线调试系统及调试方法
CN115328832A (zh) 一种基于pcie dma的数据调度系统与方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180911