CN108511402A

CN108511402A - 基于温度的cmos工艺器件抗辐射加固方法

Info

Publication number: CN108511402A
Application number: CN201810553481.7A
Authority: CN
Inventors: 马武英; 何振山; 丛培天; 姚志斌; 王祖军; 何宝平; 盛江坤; 董观涛; 薛院院
Original assignee: Northwest Institute of Nuclear Technology
Current assignee: Northwest Institute of Nuclear Technology
Priority date: 2018-05-31
Filing date: 2018-05-31
Publication date: 2018-09-07
Anticipated expiration: 2038-05-31
Also published as: CN108511402B

Abstract

本发明涉及一种基于温度的CMOS工艺器件抗辐射加固方法，该方法提高了CMOS工艺器件抗总剂量能力，解决了CMOS器件在空间辐射中长时间应用，使电子器件性能退变，甚至功能失效的问题。其包括1)确定待加固CMOS工艺器件的最优退火温度和最佳退火时间；2)确定调节电流及将CMOS工艺器件进行封装；2.1)在基片上制作加温电阻；2.2)对基片进行加热，将基片加热至最优退火温度值，确定此时的电流值为调节电流；2.3)将待加固的CMOS工艺器件与基片连接、封装，同时在CMOS工艺器件的管壳中增加温度控制管脚；3)根据步骤1)获得的最佳退火时间和步骤2.2)确定的调节电流对待加固的CMOS工艺器件进行加热，从而提高CMOS工艺器件的抗总剂量的能力。

Description

基于温度的CMOS工艺器件抗辐射加固方法

技术领域

本发明涉及半导体器件抗辐射加固技术领域，具体涉及一种基于温度的CMOS工艺器件抗辐射加固方法，用于CMOS工艺器件抗总剂量的加固。

背景技术

工作在航天电子系统中的电子器件不可避免地遭受环境中粒子辐射的影响，从而造成电子器件性能退变，甚至功能失效，严重威胁着航天器工作的可靠性，因此电离总剂量效应是空间电子器件面临的重要问题。目前，空间电子器件抗总剂量的加固方法主要采用屏蔽加固和工艺加固两种方法，屏蔽加固方法通过对系统抗辐射性能弱的器件增加铅等屏蔽层，阻挡射线粒子对器件的辐照，但屏蔽加固对空间高能粒子作用有限，且会额外增加航天器载荷；而工艺加固主要是通过改变氧化层工艺过程，或采用特殊的器件工艺结构，存在耗时耗力，且成本高等缺点。因此，需要一种便捷、新型的抗辐射加固方法以提高电子器件抗辐射性能，从而满足空间应用需求。

发明内容

为了更有效、更简单的提高CMOS工艺器件抗总剂量能力，解决CMOS器件在空间辐射中长时间应用，使电子器件性能退变，甚至功能失效，严重威胁航天器工作可靠性的问题，本发明提供了一种基于温度的CMOS工艺器件抗辐射加固方法。该方法能够克服现有屏蔽加固对空间高能粒子作用有限，且会额外增加航天器载荷，而现有工艺加固存在耗时耗力，且成本高等缺点。

本发明的技术方案是：

一种基于温度的CMOS工艺器件抗辐射加固方法，包括以下步骤：

1)确定待加固CMOS工艺器件的最优退火温度和最佳退火时间；

2)确定调节电流，将CMOS工艺器件进行封装；

2.1)在基片上制作加温电阻，采用电阻加温，具有很好的抗辐射性能；

2.2)对基片进行加热，将基片加热至最优退火温度，确定此时的电流值为调节电流；

2.3)将待加固的CMOS工艺器件与基片连接、封装，同时在CMOS工艺器件的管壳中增加温度控制管脚；

3)根据步骤1)获得的最佳退火时间和步骤2.2)确定的调节电流对待加固的CMOS工艺器件进行加热，从而提高CMOS工艺器件的抗总剂量。

进一步地，步骤1)具体包括以下步骤，

1.1)选取待加固的同批次CMOS工艺器件，分A、B两组，对A组和B组器件进行常规封装，并开展电学性能测试，筛选出性能稳定的器件；

1.2)对A组样品进行总剂量辐照实验，获得该批次实验样品抗总剂量辐射的能力；

1.3)对B组器件进行总剂量辐照实验，累积辐照总剂量至步骤1.2)过程中总剂量值的80％；

1.4)将步骤1.3)辐照后的样品进行再次分组，将各组样品进行不同温度的退火实验，在不同温度值的退火过程中选取数个时间点，对各组器件的电特性进行测试；

1.5)在步骤1.4)的测试结果中选取电特性测试恢复最快的温度条件为最优退火温度，性能恢复到退火前的10％以内所对应时间为最佳退火时间。

进一步地，步骤1.4)中的不同温度范围值在60℃～100℃间选择。

进一步地，步骤1.2)具体为：在辐照过程中对待加固CMOS工艺器件的电参数和功能进行测试，电参数超出规定阈值或功能失效时，对应的剂量点为该批次器件的失效阈值。

进一步地，步骤2.1)中，在加热基片上采用厚膜工艺制作加温电阻。

进一步地，步骤2.1)中，在加热基片上采用氧化铝厚膜工艺制作加温电阻。

进一步地，步骤2.3)中将待加固CMOS工艺器件与基片连接、封装的具体方法为：将待加固的CMOS工艺器件的芯片与加热基片粘接，将CMOS工艺器件的芯片与管壳键合互连。

进一步地，步骤2)还包括步骤2.4)开展电学性能测试，筛选出性能稳定的CMOS工艺器件。

本发明与现有技术相比，具有以下技术效果：

1.本发明是一种基于温度的加固技术，不改变芯片的版图设计和电路结构，仅在芯片封装过程中增加简单的工艺流程，即可提高芯片的抗总剂量辐射水平，加固芯片可直接用于替换未加固的芯片，对设计电路无需大的改动。

2.本发明提供的抗辐射加固方法，采用氧化铝厚膜工艺制作的电阻属于无源元件，具有较好的抗总剂量辐射能力，因此可以保证在元器件整个生命周期内，加热温度均能满足需求。

3.本发明提供的加固技术能有效解决CMOS工艺器件性能退变，功能失效，严重威胁航天器工作可靠性的问题，该方法简单有效、省时省力，极大降低了CMOS器件抗辐射加固的研发成本。

附图说明

图1为本发明实施例中最优温度和最佳退火时间的选择方法流程图；

图2为本发明基片安装结构示意图；

图3为本发明基于温度的抗辐射加固技术应用流程图。

附图标记：1-管壳，2-基片，3-加温电阻，4-器件，5-温控管脚。

具体实施方式

以下结合附图和具体实施例对本发明的内容作进一步详细描述：

半导体器件总剂量效应主要是通过光子或带电粒子与绝缘层的电离作用产生电子空穴对，这些电子-空穴对在输运过程中在绝缘层体内及界面处被俘获，产生氧化物陷阱电荷和界面陷阱，由于这些电离辐射感生产物的存在，半导体器件的电学性能将发生退化。然而，器件在高温环境下电离辐射感生产物会出现退火效应，性能得以恢复，若能在空间定时、定期为器件施加高温，使其总剂量效应退火，从而提高器件抗辐射性能，达到抗辐射加固的目的。

本发明解决了CMOS工艺器件在空间应用过程中抗总剂量能力不足的问题，提出了一种简单的CMOS工艺器件抗辐射加固方法，包括最优退火温度、最佳退火时间的选取方法，并给出了一种便捷的加温技术，采用该技术后，仅在封装过程中引入简单工艺流程，不需要改变器件电路设计、版图工艺、不会影响器件常规电学性能，即可提高了CMOS器件的抗辐射加固水平。

一种基于温度的CMOS工艺器件抗辐射加固方法，该方法包括：

1)确定待加固CMOS工艺器件的最优退火温度和最佳退火时间；

如图1所示，首先应获得同批次待加固样品的最优退火温度和最优退火时间，其主要通过以下方法得到；

1.1)选取待加固的同批次CMOS工艺器件(源片级)，分A、B、C三组，对其中的A和B组器件进行常规封装，对器件开展电学性能测试，筛选出性能稳定器件，将C组留存为后续处理的CMOS工艺器件；

1.2)对A组器件进行总剂量辐照实验，获得该批次实验样品抗总剂量辐射的能力；具体操作为：在辐照过程中对待加固CMOS工艺器件的电参数和功能进行测试，电参数超出规定值或功能失效时，对应的剂量点定为该批次器件失效阈值(TID_threshold)；

1.3)对B组器件进行总剂量辐照实验，累积辐照总剂量至步骤1.2)过程中总剂量值的80％，定义此时的剂量点为累积总剂量上限值(TID_High)，即累积总剂量至该批次样品失效阈值对应总剂量的80％，TID_High＝TID_threshold×80％；

1.4)对B组辐照后的样品再次进行分组(至少3组)，将各组样品进行不同温度的高温退火实验，温度范围在60℃～100℃之间选择，在不同温度值的退火过程中选取若干个时间点，对各组器件的电特性进行测试；

1.5)在步骤1.4)试验结果中选取电特性测试恢复最快的温度条件为最优退火温度TEM_opt，性能恢复到退火前的10％以内所对应时间为最优退火时间TIME_opt，将失效阈值的10％定义为总剂量下限：TID_Low，TID_Low＝TID_threshold×10％；

2)确定调节电流，将CMOS工艺器件进行封装；

采用基片加热技术，基片加热结构如图2所示，在不改变器件工艺和版图设计的基础上，仅采用在封装过程中，引入基板加热技术，即可实现对器件的加热，且加热温度和时间可控。

2.1)在基片2上采用氧化铝厚膜工艺制作加温电阻3；

2.2)通过无源器件电阻的发热实现加温；对基片进行加热，调节温控电流I_control大小，通过控制电流实现对基片的加温控制，以满足最优退火温度TEM_opt确定的电流值，确定此时的电流值为调节电流；

通过控制电流实现对基片的加温，加温电阻3作为无源器件具有天然抗辐照的优势，可以保证设计的器件在整个生命周期，均具有较好的加热能力；

2.3)将留存的C组待加固CMOS工艺器件(源片级)的芯片和加热基片粘接，对器件4的芯片和管壳1进行键合互连、封装，同时在CMOS工艺器件的管壳中增加两个温控管脚5；

2.4)对器件开展电学性能测试，筛选出性能稳定器件，即可获得抗辐射加固器件；

3)如图3所示，设计的加固器件空间应用过程中，平时正常工作时加热基片不工作，当累积总剂量达到TID_high规定总剂量时，器件停止工作，启用备份电路，通过指令控制对器件进行加温(加热退火)，调节电流和加热时间TIME_opt按照上述步骤中确定的值，待加热时间TIME_opt达到规定值后，指令控制停止加热，重新启用该器件，则系统能正常工作。重新计算累积总剂量，待到达规定总剂量TID_high时，重复上述步骤，直至器件功能出现失效，重复次数即为n，从而大大提高电子器件抗总剂量。

具体过程如图3所示，器件的抗总剂量能力TID由下式计算：

TID＝TID_high+n×(TID_high-TID_low)

本发明提出的基片加热技术，采用无源器件加热，且具有较高的抗辐射能力，能确保温度的可控与稳定。在累积一定程度总剂量后，采取高温退火，从而实现加固的目的。在应用过程中，辐照后加温退火，重复实施，多次利用高温退火，能进一步提高器件的使用寿命。

Claims

1.一种基于温度的CMOS工艺器件抗辐射加固方法，其特征在于，包括以下步骤：

1)确定待加固CMOS工艺器件的最优退火温度和最佳退火时间；

2)确定调节电流，将CMOS工艺器件进行封装；

2.1)在基片上制作加温电阻；

2.3)将待加固CMOS工艺器件与基片连接、封装，同时在CMOS工艺器件的管壳中增加温度控制管脚；

2.根据权利要求1所述的基于温度的CMOS工艺器件抗辐射加固方法，其特征在于：步骤1)具体包括以下步骤，

1.3)对B组器件进行总剂量辐照实验，累积辐照总剂量至步骤1.2)总剂量值的80％；

1.4)将步骤1.3)辐照后的样品进行再次分组，将各组样品进行不同温度的退火实验，在不同温度值的退火过程中选取多个时间点，对各组器件的电特性进行测试；

1.5)在步骤1.4)的测试结果中选取电特性测试恢复最快的温度为最优退火温度，性能恢复到退火前的10％以内所对应时间为最佳退火时间。

3.根据权利要求2所述的基于温度的CMOS工艺器件抗辐射加固方法，其特征在于：步骤1.4)中的不同温度范围值在60℃～100℃间选择。

4.根据权利要求3所述的基于温度的CMOS工艺器件抗辐射加固方法，其特征在于，步骤1.2)具体为：在辐照过程中对待加固CMOS工艺器件的电参数和功能进行测试，电参数超出规定阈值或功能失效时，对应的剂量点为该批次器件的失效阈值。

5.根据权利要求1至4任一所述的基于温度的CMOS工艺器件抗辐射加固方法，其特征在于：步骤2.1)中，在加热基片上采用厚膜工艺制作加温电阻。

6.根据权利要求5所述的基于温度的CMOS工艺器件抗辐射加固方法，其特征在于：步骤2.1)中，在加热基片上采用氧化铝厚膜工艺制作加温电阻。

7.根据权利要求6所述的基于温度的CMOS工艺器件抗辐射加固方法，其特征在于：步骤2.3)中将待加固CMOS工艺器件与基片连接、封装的具体方法为：将待加固的CMOS工艺器件的芯片与加热基片粘接，将CMOS工艺器件的芯片与管壳键合互连。

8.根据权利要求7所述的基于温度的CMOS工艺器件抗辐射加固方法，其特征在于：步骤2)还包括步骤2.4)开展电学性能测试，筛选出性能稳定的CMOS工艺器件。