CN108511030A - 记忆体测试方法 - Google Patents
记忆体测试方法 Download PDFInfo
- Publication number
- CN108511030A CN108511030A CN201710103791.4A CN201710103791A CN108511030A CN 108511030 A CN108511030 A CN 108511030A CN 201710103791 A CN201710103791 A CN 201710103791A CN 108511030 A CN108511030 A CN 108511030A
- Authority
- CN
- China
- Prior art keywords
- data
- content
- reading
- data reading
- memory body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Dram (AREA)
Abstract
一种记忆体测试方法,包含下列步骤。使记忆体控制器对记忆体模组进行资料写入及读取。当读取的资料数目不符时,校准资料触发致能讯号。再次进行资料读取,当资料读取内容包含小于或等于一笔负缘资料读取内容时,触发取样单元。资料读取数目增加时,判断未接收到资料触发讯号。资料读取数目未增加时,检查记忆体控制器。当资料读取内容包含大于一笔负缘资料读取内容时,检查记忆体模组的突发模式设定。当资料数目相符但内容不符时,检查记忆体控制器的传送模组设定及检查取样单元。当资料数目相符且内容相符时,结束测试。
Description
技术领域
本发明是有关于一种测试技术,且特别是有关于一种记忆体测试方法。
背景技术
现在的电路设计常采用多晶片模组(multi-chip module;MCM)的封装技术,以在一个封装内容纳两个或两个以上的裸晶。但是这样的封装技术并无法以探针量测多晶片模组内的记忆体装置的波形。部分量测技术采用聚焦离子束(focus ion beam;FIB)来撷取讯号。但是使用一次聚焦离子束技术能观察的讯号数目有限,并且并非所有讯号都可以经由聚焦离子束技术撷取。
因此,如何设计一个新的记忆体装置及其记忆体测试方法,以在不使用探针及聚焦离子束技术的情形下对记忆体装置进行测试,在其记忆体模组无法读取时找出原因,乃为此一业界亟待解决的问题。
发明内容
因此,本发明之一态样是在提供一种记忆体测试方法,应用于记忆体装置中,其中该记忆体装置包含记忆体控制器以及记忆体模组。记忆体测试方法包含下列步骤。使记忆体控制器根据资料写入内容对记忆体模组进行资料写入后,再自记忆体模组接收资料触发讯号以及资料讯号,以在突发(burst)模式下使取样单元根据资料触发讯号的正缘以及负缘取样资料讯号,俾进行资料读取产生资料读取内容;比较资料写入内容以及资料读取内容,当资料读取内容的资料数目与突发模式不符时,对资料触发致能讯号进行时序校准,俾对应于资料触发讯号的前置区段,其中资料触发致能讯号用以致能资料触发讯号的输入;再次进行资料读取,当资料读取内容的资料数目与突发模式不符且资料读取内容包含小于或等于一笔负缘资料读取内容时,由记忆体控制器触发取样单元取样资料讯号,俾于资料读取数目增加时,判断记忆体控制器实际上并未接收到资料触发讯号,且于资料读取数目并未增加时,检查记忆体控制器的设定;当资料读取内容的资料数目与突发模式不符且资料读取内容包含大于一笔负缘资料读取内容时,检查记忆体模组对突发模式的设定;当资料读取内容的资料数目与突发模式相符但内容不符时,检查记忆体控制器的传送模组的设定以及检查取样单元的运作,且当资料读取内容的资料数目与突发模式相符且内容与资料写入内容相符时,结束测试。
应用本发明的优点在于本发明的记忆体测试方法可藉由资料触发致能讯号的时序校准以及取样单元的触发,在记忆体模组无法顺利读取时,迅速找出原因,而不需要额外以探针进行讯号传输的测试。
附图说明
图1为本发明一实施例中,一种记忆体装置的方块图;
图2为本发明一实施例中,一种记忆体测试方法的流程图;
图3为本发明一实施例中,记忆体模组以及记忆体控制器间传递的讯号的波形图;以及
图4为本发明一实施例中,资料触发致能讯号以及资料触发讯号在进行时序校准时的波形图。
【符号说明】
1:记忆体装置
10:记忆体模组
12:记忆体控制器
120:传送模组
122:接收模组
124:处理模组
130:资料触发致能单元
131:资料触发闸控单元
132:取样单元
133:正缘资料读取内容储存单元
134:负缘资料读取内容储存单元
135:资料触发端口
136:资料端口
137:终端电阻校准电路
200:记忆体测试方法
201-218:步骤
CCLK、DCK:时脉讯号
DQ:资料讯号
DQS:资料触发讯号
DQS_EN:资料触发致能讯号
NDATA:负缘资料读取内容
PDATA:正缘资料读取内容
TRI:非稳态区段
tRPRE:前置区段
T1、T2:时序
WDATA:资料写入内容
具体实施方式
请参照图1。图1为本发明一实施例中,一种记忆体装置1的方块图。记忆体装置1包含:记忆体模组10以及记忆体控制器12。
于一实施例中,记忆体模组10为双倍资料率同步动态随机存取记忆体(doubledata rate synchronous dynamic random access memory;DDR SDRAM),并可选择性地为DDR2、DDR3或DDR4的记忆体。于其他实施例中,记忆体模组10亦可为低功率双倍资料率同步动态随机存取记忆体(lower power DDR SDRAM;LPDDR SDRAM),并可选择性地为LPDDR2、LPDDR3或LPDDR4的记忆体。
记忆体控制器12包含:传送模组(TX)120、接收模组(RX)122以及处理模组124。于一实施例中,记忆体装置1是设置于一个电脑系统(未绘示)中,且此电脑系统可包含中央处理器及汇流排(未绘示)。处理模组124可藉由汇流排接收来自中央处理器的指令,以根据指令,藉由传送模组120及接收模组122对记忆体模组10进行存取。
举例而言,记忆体控制器12可在处理模组124的控制下,藉由传送模组120根据资料写入内容WDATA传送资料至记忆体模组10进行资料写入,并由接收模组122接收由记忆体模组10而来的资料讯号DQ进行资料读取。
如图1所示,接收模组122包含:资料触发致能单元130、资料触发闸控单元131、取样单元132、正缘资料读取内容储存单元133、负缘资料读取内容储存单元134、资料触发端口135以及资料端口136。
请参照图2。图2为本发明一实施例中,一种记忆体测试方法200的流程图。记忆体测试方法200可应用于如图1所示的记忆体装置1中。
以下将搭配图1以及图2,对记忆体装置1的运作以及记忆体测试方法200进行更详细的说明。
于步骤201,使传送模组120根据资料写入内容WDATA对记忆体模组10进行资料写入。
于步骤202,使接收模组122在突发模式下对记忆体模组10进行资料读取,以产生资料读取内容。
请参照图3。图3为本发明一实施例中,记忆体模组10以及记忆体控制器12间传递的讯号的波形图。
于一实施例中,在进行资料读取时,资料触发致能单元130将配置以产生资料触发致能讯号DQS_EN。资料触发闸控单元132配置以根据资料触发致能讯号DQS_EN,起始透过资料触发端口135自记忆体模组10接收资料触发讯号DQS。
于本实施例中,在时序T1前,资料触发致能讯号DQS_EN为低态,此时资料触发闸控单元132并未被致能。因此,对取样单元132来说,资料触发讯号DQS将为非稳态区段TRI。
当资料触发致能讯号DQS_EN在时序T1由低态转为高态时,致能资料触发闸控单元132起始接收资料触发讯号DQS。因此,在非稳态区段TRI的结束以及资料触发讯号DQS开始出现转态的时序T2之间的区间,是资料触发讯号DQS的前置区段tRPRE。
取样单元132配置以接收记忆体模组10的资料讯号DQ,以在突发模式下,根据资料触发讯号DQS在时序T2后的正缘以及负缘取样资料讯号DQ,俾进行资料读取产生资料读取内容。取样单元132进一步将根据资料触发讯号DQS的正缘读取的正缘资料读取内容PDATA储存于正缘资料读取内容储存单元133,并将根据资料触发讯号DQS的负缘读取的负缘资料读取内容NDATA储存于负缘资料读取内容储存单元134。
于一实施例中,突发模式可为四笔突发模式或是八笔突发模式。当突发模式为四笔突发模式时,在正常的资料读取状况下,取样单元132将读取两笔正缘资料读取内容PDATA以及两笔负缘资料读取内容NDATA,并分别储存于正缘资料读取内容储存单元133以及负缘资料读取内容储存单元134。
而当突发模式为八笔突发模式时,在正常的资料读取状况下,取样单元132将读取四笔正缘资料读取内容PDATA以及四笔负缘资料读取内容NDATA,并分别储存于正缘资料读取内容储存单元133以及负缘资料读取内容储存单元134。
以上是以四笔及八笔的突发模式为范例进行说明。于其他实施例中,突发模式亦可为十六笔或是三十二笔突发模式。
需注意的是,于一实施例中,记忆体模组10是根据时脉讯号DCK运作,且此时脉讯号DCK是由记忆体控制器12所传送。因此,记忆体模组10所传送的资料触发讯号DQS的转态点将与时脉讯号DCK相对应。而记忆体控制器12的内部电路模组是根据内部的时脉讯号CCLK运作,因此资料触发致能讯号DQS_EN的转态是与时脉讯号CCLK相对应。
于步骤203,处理模组124配置以比较资料写入内容WDATA以及正缘、负缘资料读取内容PDATA、NDATA,以判断资料读取是否正常。
当正缘、负缘资料读取内容PDATA、NDATA的资料数目与突发模式相符,且资料写入内容WDATA以及正缘、负缘资料读取内容PDATA、NDATA的内容相同时,处理模组124将判断资料读取为正常,并于步骤204结束流程。
当资料读取不正常时,处理模组124将于步骤205判断正缘、负缘资料读取内容PDATA、NDATA的资料数目是否与突发模式不符。
当正缘、负缘资料读取内容PDATA、NDATA的资料数目与突发模式相符时,处理模组124将于步骤206使资料触发致能单元130对资料触发致能讯号DQS_EN进行时序校准,俾对应于资料触发讯号DQS的前置区段tRPRE。
由于资料触发致能讯号DQS_EN可能在错误的时间点致能资料触发讯号DQS的输入,而进一步造成资料取样的错误。因此,藉由资料触发致能讯号DQS_EN的时序校准,资料触发闸控单元132将可在适当的时机被致能,以使取样单元132在正确的时间点根据资料触发讯号DQS进行取样。
以下将范例性地说明本发明一实施例中,进行资料触发致能讯号DQS_EN时序校准的方式。
于一实施例中,接收模组122进一步包含终端电阻校准电路137,电性耦接于资料触发端口135,配置以控制资料触发端口135为低态或为高态。
请参照图4。图4为本发明一实施例中,资料触发致能讯号DQS_EN以及资料触发讯号DQS在进行时序校准时的波形图。
在进行资料触发致能讯号DQS_EN的时序校准时,处理模组124可使终端电阻校准电路137在资料触发讯号DQS的非稳态区段TRI,控制资料触发端口135为例如,但不限于高态。
处理模组124进一步使资料触发致能单元130改变资料触发致能讯号DQS_EN的时序,并持续根据资料触发致能讯号DQS_EN对资料触发讯号DQS进行取样。当处理模组124侦测到取样结果转态,例如图4中取样结果从“1”到“0”时,即可判断取样“0”的位置为前置区段tRPRE。因此,资料触发致能单元130将在对应的时序使资料触发致能讯号DQS_EN致能资料触发闸控单元131,使取样单元132可以在正确的时序进行取样。
处理模组124将使接收模组122再次进行资料读取,并于步骤207判断资料写入内容WDATA以及正缘、负缘资料读取内容PDATA、NDATA的内容是否相同。
当内容相同时,处理模组124将判断资料读取为正常,并进行步骤204结束流程。
当内容不同时,处理模组124将判断传送模组120的设定不正常,或是取样单元132并未正常运作。因此,处理单元124在步骤208将检查传送模组120的设定以及检查取样单元132的运作。
当步骤205中,处理模组124判断正缘、负缘资料读取内容PDATA、NDATA的资料数目与突发模式不符时,处理模组124在步骤209使资料触发致能单元130对资料触发致能讯号DQS_EN进行时序校准。
处理模组124将使接收模组122再次进行资料读取,并于步骤210判断所读取的资料是否包含小于或等于一笔负缘资料读取内容NDATA。当所读取的资料包含小于或等于一笔负缘资料读取内容NDATA时,处理模组124将在步骤211触发取样单元132取样资料讯号DQ。
于一实施例中,接收模组122进一步包含终端电阻校准电路137,电性耦接于资料触发端口135,配置以控制资料触发端口135为低态或为高态。当资料读取内容包含一笔的负缘资料读取内容NDATA时,处理模组124使终端电阻校准电路137控制资料触发端口135为低态,以触发取样单元132。而当资料读取内容包含小于一笔,亦即零笔负缘资料读取内容NDATA时,处理模组124使终端电阻校准电路137控制资料触发端口135为高态,以触发取样单元132。
处理模组124进一步于步骤212判断资料读取数目是否增加。
当资料读取数目增加时,处理模组124于步骤213判断取样单元132实际上并未接收到资料触发讯号DQS。因此,读取不正常的原因是记忆体模组10并未成功传送资料触发讯号DQS至资料触发端口135。
当资料读取数目并未增加时,处理模组124判断是记忆体控制器12的设定并未正常而导致取样单元132无法进行取样。因此,处理模组124将于步骤214检查记忆体控制器12的设定。
当步骤210中,处理模组124判断资料读取内容包含大于一笔负缘资料读取内容时,将进一步于步骤215判断正缘、负缘资料读取内容PDATA、NDATA的资料数目与突发模式是否相符。
当资料数目与突发模式不符时,处理模组124将判断是记忆体模组10对突发模式的设定有误,并于步骤216检查记忆体模组10对突发模式的设定。
当资料数目与突发模式相符时,处理模组124将使接收模组122再次进行资料读取,并于步骤217判断资料写入内容WDATA以及正缘、负缘资料读取内容PDATA、NDATA的内容是否相同。
当内容相同时,处理模组124将判断资料读取为正常,并进行步骤204结束流程。
当内容不同时,处理模组124将判断传送模组120的设定不正常,或是取样单元132并未正常运作。因此,处理单元124在步骤218将检查传送模组120的设定以及检查取样单元132的运作。
需注意的是,对记忆体装置1的测试流程可包含其他多种不同的阶段,例如,但不限于指令位址调驯(CA training)及写入均衡(write-leveling),并可在上述的记忆体测试方法200前执行。在记忆体测试方法200执行后,亦可再进行所有参数的扫瞄。
应用本发明的优点在于本发明的记忆体测试方法可藉由资料触发致能讯号DQS_EN的时序校准以及取样单元132的触发,在记忆体模组10无法顺利读取时,迅速找出原因,而不需要额外以探针进行讯号传输的测试。
虽然本案内容已以实施方式揭露如上,然其并非配置以限定本案内容,任何熟习此技艺者,在不脱离本案内容的精神和范围内,当可作各种的更动与润饰,因此本案内容的保护范围当视后附之申请专利范围所界定者为准。
Claims (8)
1.一种记忆体测试方法,应用于一记忆体装置中,其中该记忆体装置包含一记忆体控制器以及一记忆体模组,该记忆体测试方法包含:
使该记忆体控制器根据一资料写入内容对该记忆体模组进行一资料写入后,再自该记忆体模组接收一资料触发讯号以及一资料讯号,以在一突发(burst)模式下使一取样单元根据该资料触发讯号的一正缘以及一负缘取样该资料讯号,俾进行一资料读取产生一资料读取内容;
比较该资料写入内容以及该资料读取内容,当该资料读取内容的资料数目与该突发模式不符时,对一资料触发致能讯号进行一时序校准,俾对应于该资料触发讯号的一前置区段,其中该资料触发致能讯号用以致能该资料触发讯号的输入;
再次进行该资料读取,当该资料读取内容的资料数目与该突发模式不符且该资料读取内容包含小于或等于一笔的一负缘资料读取内容时,由该记忆体控制器触发该取样单元取样该资料讯号,俾于该资料读取数目增加时,判断该记忆体控制器实际上并未接收到该资料触发讯号,且于该资料读取数目并未增加时,检查该记忆体控制器的设定;
当该资料读取内容的资料数目与该突发模式不符且资料读取内容包含大于一笔的该负缘资料读取内容时,检查该记忆体模组对该突发模式的设定;
当该资料读取内容的资料数目与该突发模式相符但内容不符时,检查该记忆体控制器的一传送模组的设定以及检查该取样单元的运作,且当该资料读取内容的资料数目与该突发模式相符且内容与该资料写入内容相符时,结束测试。
2.根据权利要求1所述的记忆体测试方法,其中在第一次进行该资料读取后,当该资料读取内容的该资料读取数目与该突发模式相符且内容与该资料写入内容不符时,该记忆体测试方法更包含:
对该资料触发致能讯号进行该时序校准,俾对应于该资料触发讯号的该前置区段;
再次进行该资料读取,当该资料读取内容与该资料写入内容仍然不符时,检查该传送模组的设定以及检查该取样单元的运作,且当该资料读取内容与该资料写入内容相符时,结束测试。
3.根据权利要求1所述的记忆体测试方法,其中该记忆体控制器分别由一资料触发端口以及一资料端口自该记忆体模组接收该资料触发讯号以及该资料讯号。
4.根据权利要求3所述的记忆体测试方法,其中当该资料读取内容包含一笔的该负缘资料读取内容时,该记忆体控制器控制该资料触发端口为低态,以触发该取样单元,当该资料读取内容包含小于一笔的该负缘资料读取内容时,该记忆体控制器控制该资料触发端口为高态,以触发该取样单元。
5.根据权利要求4所述的记忆体测试方法,其中该记忆体控制器包含一终端电阻校准电路,电性耦接于该资料触发端口,以控制该资料触发端口为低态或为高态。
6.根据权利要求1所述的记忆体测试方法,更包含:
根据该资料触发讯号的该正缘取样该资料讯号,以储存一正缘资料读取内容于一正缘资料读取内容储存单元;以及
根据该资料触发讯号的该正缘取样该资料讯号,以储存该负缘资料读取内容于一负缘资料读取内容储存单元。
7.根据权利要求1所述的记忆体测试方法,其中该突发模式为四笔突发(burst4)模式或八笔突发(burst8)模式。
8.根据权利要求1所述的记忆体测试方法,其中该记忆体模组为一双倍资料率同步动态随机存取记忆体(double data rate synchronous dynamic random access memory;DDR SDRAM)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710103791.4A CN108511030B (zh) | 2017-02-24 | 2017-02-24 | 记忆体测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710103791.4A CN108511030B (zh) | 2017-02-24 | 2017-02-24 | 记忆体测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108511030A true CN108511030A (zh) | 2018-09-07 |
CN108511030B CN108511030B (zh) | 2020-12-18 |
Family
ID=63373809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710103791.4A Active CN108511030B (zh) | 2017-02-24 | 2017-02-24 | 记忆体测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108511030B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000293480A (ja) * | 1999-04-12 | 2000-10-20 | Oki Data Corp | Dma転送装置 |
US6880117B2 (en) * | 2002-06-14 | 2005-04-12 | Macronix International Co., Ltd. | Memory device test system and method |
CN1684200A (zh) * | 2004-04-12 | 2005-10-19 | 恩益禧电子股份有限公司 | 半导体存储装置 |
CN101036131A (zh) * | 2004-11-22 | 2007-09-12 | 英特尔公司 | 支持时间上多路复用的纠错编码的存储器事务猝发操作和存储器组件 |
CN101174248A (zh) * | 2006-11-03 | 2008-05-07 | 三星电子株式会社 | 利用直接存储器存取控制来传输数据的方法和装置 |
JP2010176768A (ja) * | 2009-01-30 | 2010-08-12 | Yokogawa Electric Corp | メモリテスト装置 |
US7793175B1 (en) * | 2007-01-10 | 2010-09-07 | Marvell International Ltd. | Automated scan testing of DDR SDRAM |
-
2017
- 2017-02-24 CN CN201710103791.4A patent/CN108511030B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000293480A (ja) * | 1999-04-12 | 2000-10-20 | Oki Data Corp | Dma転送装置 |
US6880117B2 (en) * | 2002-06-14 | 2005-04-12 | Macronix International Co., Ltd. | Memory device test system and method |
CN1684200A (zh) * | 2004-04-12 | 2005-10-19 | 恩益禧电子股份有限公司 | 半导体存储装置 |
CN101036131A (zh) * | 2004-11-22 | 2007-09-12 | 英特尔公司 | 支持时间上多路复用的纠错编码的存储器事务猝发操作和存储器组件 |
CN101174248A (zh) * | 2006-11-03 | 2008-05-07 | 三星电子株式会社 | 利用直接存储器存取控制来传输数据的方法和装置 |
US7793175B1 (en) * | 2007-01-10 | 2010-09-07 | Marvell International Ltd. | Automated scan testing of DDR SDRAM |
JP2010176768A (ja) * | 2009-01-30 | 2010-08-12 | Yokogawa Electric Corp | メモリテスト装置 |
Also Published As
Publication number | Publication date |
---|---|
CN108511030B (zh) | 2020-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI632554B (zh) | 記憶體測試方法 | |
US11762788B2 (en) | Memory module with timing-controlled data buffering | |
US20200321044A1 (en) | Double data rate (ddr) memory controller apparatus and method | |
US7457174B2 (en) | Semiconductor memory and method for adapting the phase relationship between a clock signal and strobe signal during the acceptance of write data to be transmitted | |
US8918686B2 (en) | Determining data valid windows in a system and method for testing an integrated circuit device | |
US7757144B2 (en) | System and method for testing integrated circuit modules comprising a plurality of integrated circuit devices | |
US6339555B1 (en) | Semiconductor memory device enabling test of timing standard for strobe signal and data signal with ease, and subsidiary device and testing device thereof | |
US7818626B1 (en) | Memory error injector and associated methods | |
TWI514402B (zh) | 記憶體測試系統以及記憶體測試方法 | |
JP2002074988A (ja) | 半導体装置および半導体装置のテスト方法 | |
CN108009372B (zh) | 一种ddr内存虚拟写电平校准响应的方法 | |
CN108874686B (zh) | 内存参数调节方法、装置及设备 | |
JPWO2007114373A1 (ja) | テスト方法、テストシステムおよび補助基板 | |
CN116384306A (zh) | 时序仿真验证方法、验证装置、电子设备和可读存储介质 | |
CN106297889B (zh) | 存储器测试系统及其测试方法 | |
CN108511030A (zh) | 记忆体测试方法 | |
US6708295B2 (en) | Circuit and method, for storing data prior to and after determining failure | |
US8489943B2 (en) | Protocol sequence generator | |
JP2010040092A (ja) | 半導体集積回路 | |
JP2007287218A (ja) | メモリインターフェース回路及びメモリ試験装置 | |
US10998076B1 (en) | Signal calibration method used in memory apparatus | |
US11906583B2 (en) | Method and measurement instrument for testing a device under test | |
US11650898B2 (en) | On-die logic analyzer | |
EP4325492A1 (en) | Control apparatus, memory, signal processing method, and electronic device | |
TWI556252B (zh) | 記憶體測試系統及其測試方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |