CN108494389A - 一种编码修调电路及修调方法 - Google Patents
一种编码修调电路及修调方法 Download PDFInfo
- Publication number
- CN108494389A CN108494389A CN201810414178.9A CN201810414178A CN108494389A CN 108494389 A CN108494389 A CN 108494389A CN 201810414178 A CN201810414178 A CN 201810414178A CN 108494389 A CN108494389 A CN 108494389A
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit
- coding
- programming
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 230000001105 regulatory effect Effects 0.000 title claims abstract description 18
- 230000008878 coupling Effects 0.000 claims abstract description 12
- 238000010168 coupling process Methods 0.000 claims abstract description 12
- 238000005859 coupling reaction Methods 0.000 claims abstract description 12
- 230000001276 controlling effect Effects 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 3
- 238000009966 trimming Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/002—Switching arrangements with several input- or output terminals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供了一种编码芯片的编码修调电路及编码修调方法。其编码芯片编码修调电路包括:第一信号输入端,用于耦接编码芯片的一第一晶片焊盘,第一信号输入端用于接收第一信号;第二信号输入端,用于耦接编码芯片的一第二晶片焊盘,第二信号输入端用于接收第二信号;N个烧写信号输出端,用于输出N个烧写信号,其中N大于2,且N个烧写信号输出端一一对应耦接N个熔断电路,其中通过接收两个信号,编码芯片编码修调电路控制N个熔断电路的状态,从而烧写入编码芯片的编码号。该方案仅采用两个信号即实现了多位编码修调,降低了晶片面积和修调操作难度,提高了成品率。
Description
技术领域
本发明涉及电子领域,具体涉及一种编码芯片的编码修调电路及修调方法。
背景技术
编码芯片中每个芯片都具有一个独特的编码号(或称地址号或ID号),如用于遥控钥匙的编码芯片,通过不同的编码号去控制不同的车锁。在现有技术中,对编码芯片的N位编码号进行设置的方法包括在编码芯片上设置N个晶片焊盘,或称N个修调点,通过对N个修调点进行信号修调,实现N位编码号的设置。当编码芯片的编码号位数很多时,需要在晶片上设置大量的晶片焊盘,这会占用晶片大量的面积,从而导致晶片本身面积的增大。另外,对晶片焊盘逐一进行修调的方式将增大操作的复杂性,容易出错,降低成品率。
发明内容
针对现有技术中的一个或多个问题,本发明的一个目的在于消除上述提出的至少部分缺陷。
为了解决上述一个或多个问题,本发明的一个方面提出了一种编码修调电路,包括:第一信号输入端,耦接编码芯片的一个第一晶片焊盘用于接收第一信号;第二信号输入端,耦接编码芯片的一个第二晶片焊盘用于接收第二信号;N个烧写信号输出端,对应耦接N个熔断电路,用于输出N个烧写信号控制N个熔断电路的状态,从而烧写入编码芯片的编码号,其中N大于2。
在一个实施例中,其中第一信号用于进行位点选择,或称位点选择信号,第二信号用于进行被选择位点的状态控制,或称烧写控制信号。
在一个实施例中,其中第一信号包括时钟信号。
在一个实施例中,其中第二信号包括包含两种状态的逻辑信号。
在一个实施例中,编码修调电路进一步包括逻辑电路,其中逻辑电路包括:位点分配电路,耦接所述第一信号输入端用于接收位点选择信号,输出N个位点信号(D1,D2...DN);以及N个门电路(L1,L2...LN),其中门电路Li具有第一输入端、第二输入端,其中第一输入端耦接所述位点分配电路用于接收对应的一个位点信号(Di,i=1,2...N),第二输入端耦接所述第二信号输入端用于接收烧写控制信号,每个门电路的输出端为对应的烧写信号输出端。
在一个实施例中,其中门电路包括与门。
在一个实施例中,编码修调电路进一步包括握手电路,握手电路的输入端用于耦接第一信号输入端或第二信号输入端,握手电路的输出端耦接逻辑电路的使能端。
本发明的另一个方面提出了一种编码芯片,编码芯片包括上述任一实施例中的编码修调电路和N个所述熔断电路,其中所述熔断电路Si包括开关管和熔断电阻,当与所述熔断电路Si耦接的烧写信号为第一电位时,开关管导通,熔断电阻被熔断,熔断电路呈第一状态,当所述熔断电路Si的烧写信号一直为第二电位时,开关管处于截止状态,熔断电路呈第二状态。
本发明的又一个方面提出了一种编码芯片的编码修调方法,包括:将第一信号通过一第一晶片焊盘输入编码芯片的第一信号输入端;将第二信号通过一第二晶片焊盘输入编码芯片的第二信号输入端;将所述第一信号转换成N个位点信号,其中N大于2;基于所述N个位点信号和第二信号,输出N个烧写信号,用于控制N个熔断电路的状态,从而烧写入编码芯片的编码号。
在一个实施例中,其中第一信号包括时钟信号,第i个位点信号在第i周期呈现高电平,在其余周期为低电平状态,所述编码修调方法进一步包括将第i个位点信号与第二信号进行与运算获得第i个烧写信号(i=1,2...N)。
在一个实施例中,修调方法进一步包括通过第i个烧写信号控制熔断电路中的开关管,从而改变或保持熔断电路中的熔断电阻状态,对N个熔断电路的输出状态进行控制,实现编码芯片的编码。
根据本发明的多个实施例,可通过仅输入两个信号就能控制编码芯片的多位编码,减少了晶片上的晶片焊盘的数量,减小了编码芯片的面积,并且修调操作简单,成品率高。
附图说明
图1示出了根据本发明一实施例的包含编码修调电路10的编码芯片100的框图示意图;
图2示出了根据本发明一实施例的编码修调电路中逻辑电路200的结构示意图;
图3示出了根据本发明一实施例的信号波形示意图;
图4示出了根据本发明一实施例的熔断电路Si的示意图;
图5示出了根据本发明一实施例的编码修调电路600的框图示意图;以及
图6示出了根据本发明一实施例的编码芯片的编码修调方法600流程示意图。
不同示意图中相同的标号代表相同或相似的部件或组成。
具体实施方式
为了进一步理解本发明,下面结合实施例对本发明优选实施方案进行描述,但是应当理解,这些描述只是为进一步说明本发明的特征和优点,而不是对本发明权利要求的限制。
该部分的描述只针对几个典型的实施例,本发明并不仅局限于实施例描述的范围。相同或相近的现有技术手段与实施例中的一些技术特征进行相互替换也在本发明描述和保护的范围内。
说明书中的“耦接”包含直接连接,也包含间接连接,如通过电传导媒介如导体的连接,其中该电传导媒介可含有寄生电感或寄生电容。还可包括本领域技术人员公知的在可实现相同或相似功能目的的基础上通过其他有源器件或无源器件的连接,如通过开关、跟随电路等电路或部件的连接。
图1示出了根据本发明一实施例的包含编码修调电路10的编码芯片100的框图示意图。该编码芯片的编码号修调可通过两个晶片焊盘、对两个输入信号进行编程来实现,可实现位数大于2的多位编码号修调。编码芯片100包含了编码修调电路10,其中编码修调电路10包括第一信号输入端111,第二信号输入端112以及N个烧写信号输出端121,122...12N。第一信号输入端111耦接编码芯片100的一第一晶片焊盘,用于接收第一信号A。在一个优选的实施例中,第一信号用于选择位点,或称位点选择信号。第二信号输入端112耦接编码芯片的第二晶片焊盘,用于接收第二信号B。在一个优选的实施例中,第二信号用于进行被选择位点的状态控制,实现对所有位点的状态控制,第二信号可称烧写控制信号。N个烧写信号输出端121,122...12N输出N个烧写信号C1,C2...CN,其中N大于2。N个烧写信号C1,C2...CN分别用于控制N个熔断电路131,132...13N的状态。其中第i个烧写信号输出端12i耦接第i个熔断电路13i(i=1,2...N)。该实施例中的编码修调电路10通过两个晶片焊盘来接收满足编码修调电路修调协议的经编程的第一信号A和第二信号B,即可输出N个烧写信号C1,C2...CN,来控制N个熔断电路的状态,即烧写入编码芯片的编码号。
本申请中的第一信号和第二信号可不分别限于位点选择和烧写控制这两种功能。例如,将位点选择信号和烧写控制信号中某部分时间段的功能相互调换,或者第一信号包括烧写控制信号中的部分功能等,或者将位点选择信号或烧写控制信号的功能分解成两个信号进行输入,也可在本申请的保护范围内,实现本申请相同的效果。然而需要指出的是,N个烧写信号是根据信号输入端的满足修调协议的经编程的信号经过编码修调电路处理后生成,除地电位输入信号端和电源输入端外,本发明的编码修调电路的信号输入端的数量少于烧写信号输出端的数量。在优选的实施例中,在不考虑地电位输入信号端、电源输入端和使能控制端数量的情况下,编码修调电路的信号输入端的总数量为两个,用于通过两个晶片焊盘接收两个满足编码修调电路修调协议的经计算机编程的编程信号,来实现多位编码的修调。
在一个实施例中,位点选择信号A包括时钟信号。在另一个实施例中,位点选择信号A也可以为其他类型的信号,如正弦波信号,或者代表某个数字如总位数N的数字表达信号,例如通过输入包含3个高电平脉冲的信号表示对8位编码号进行编码等。
在一个实施例中,烧写控制信号B为包括两个状态的逻辑信号。在另一个实施例中,烧写控制信号B可为其他波形的信号,该信号经过编码修调电路的转换可转换成两个状态的逻辑信号。
编码芯片100可进一步具有电源输入端Vcc、接地端等。编码芯片100进一步包括N个熔断电路131,132...13N。编码芯片100还可包括其他功能电路,如无线收发电路,其他类型的控制电路等,在这里不具体示出。
在另一个实施例中,编码芯片编码修调电路10进一步包括N个熔断电路131,132...13N,即熔断电路可视为编码修调电路10的一部分。
通过上述结构,减少了用于对编码号进行编码修调的晶片焊盘的数量,有效地降低了晶片面积。而且可以防止修调中晶片焊盘过多造成的修调操作复杂,成品率不高的问题。
图2示出了根据本发明一实施例的编码修调电路中逻辑电路200的结构示意图。编码修调电路包括逻辑电路200,且逻辑电路200为编码修调电路主要的功能组成部分。逻辑电路200包括:位点分配电路20和N个门电路211,212...21N。位点分配电路20耦接编码芯片的第一信号输入端用于接收位点选择信号A,输出N个位点信号D1,D2...DN。在一个实施例中,位点选择信号A为图3所示的时钟信号A。位点信号D1,D2...DN分别在对应的周期呈现第一电平状态如高电平,在其余周期保持不同于第一电平状态的第二电平状态如低电平,如位点信号D1在第一个周期呈现高电平,在其余周期保持低电平,位点信号D2在第二个周期呈现高电平,在其余周期呈现低电平,依次类推。位点分配电路可为任何可以实现上述功能或上述等同、类似功能的电路。其中位点信号Di在对应周期呈现的高电平宽度可以和时钟信号对应的周期的高电平宽度相同,也可以和时钟信号对应的周期的高电平宽度不同。在图3所示的实施例中,位点信号Di在第i个周期呈现的高电平和时钟信号对应的周期的高电平完全相同,或可理解为位点信号Di为选择第i个周期的时钟信号波形后产生的信号(i=1,2...N)。
N个门电路211,212...21N,(L1,L2...LN)中的每个门电路Li具有第一输入端、第二输入端和输出端,其中第一输入端耦接所述位点分配电路20用于接收对应的一个位点信号Di,第二输入端耦接所述第二信号输入端用于接收烧写控制信号B,每个门电路的输出端作为编码修调电路对应的烧写信号输出端用于输出烧写信号Ci(i=1,2...N)。在如图2所示的实施例中,所述门电路211,212...21N
包括与门,对位点信号Di和烧写控制信号B进行与运算获得烧写信号Ci。然而本领域的人应当知道,门电路也可以采取或非门或其他类型的门电路,配合不同的信号逻辑来实现相同的逻辑功能。
再次参见图3的信号示意图,烧写控制信号B可为高低电平的逻辑信号。当需要将第i个熔断电路设置为第一状态或者改变状态时,在第i个时钟周期,烧写控制信号B呈现第一电平或有效电平,如高电平;当需要将第i个熔断电路设置为第二状态时或保持原状态时,在第i个时钟周期,烧写控制信号B呈现或保持第二电平或无效电平,如低电平。例如,若需要设置101101的编码值,其中编码值中的1对应高阻输出状态的熔断电路,编码值中的0对应低电平输出状态的熔断电路,可将烧写控制信号B设置为高-低-高-高-低-高的逻辑信号。
图3示出了根据本发明一实施例的信号波形示意图。信号的名称与图1、图2中的信号名称对应。其中位点信号Di为选择时钟信号A中第i个周期的波形后产生的信号(i=1,2...N),在其他周期保持低电平。在第一个周期,位点信号D1与烧写控制信号B进行与运算,输出烧写信号C1,C1=1*1=1,呈现高电平波形。在第二个时钟周期,位点信号D2与烧写控制信号B进行与运算,获得第二个烧写信号C2,C2=1*0=0,呈现低电平。依次类推,烧写信号CN为第N个位点信号DN与烧写控制信号B的与运算,CN=1*1=1,呈现高电平。其中烧写信号C1控制第一个熔断电路的状态,因烧写信号C1出现高电平,为有效状态,使得熔断电路将处以第一状态或原有状态被改变。烧写信号C2控制第二个熔断电路的状态,因烧写信号C2一直为低电平,C2为无效状态,第二个熔断电路将处于第二状态或保持原有状态,依次类推。
图4示出了根据本发明一实施例的熔断电路Si的示意图。第i个熔断电路Si接收第i个烧写信号Ci的控制。熔断电路Si包括开关管Ki和熔断电阻Ri,开关管Ki和熔断电阻Ri串联相接,其中开关管Ki的关断和导通由烧写信号Ci进行控制。其中熔断电路中开关管Ki和熔断电阻Ri的连接点作为输出端41,进行后续状态检测和应用。当与所述熔断电路Si耦接的烧写信号Ci为第一电位或有效电位,如高电平时,开关管Ki导通,熔断电阻Ri一端耦接地电位,另一端为高电平电位Vcc,在高电压的作用下,熔断电阻Ri被熔断,熔断电路Si由此改变原有状态,或称呈第一状态。当烧写信号Ci重新变为低电平时,输出端41呈现悬空状态;当所述熔断电路Si的烧写信号Ci一直为第二电位或无效电位,如低电平时,开关管Ki处于截止状态,熔断电阻Ri保持原状,输出端41电压为地电位,熔断电路Si保持原状态或称为呈现第二状态。通过对N个熔断电路状态的修调,实现编码芯片的编码。在一个优选的实施例中,开关管Ki为MOSFET(金属氧化物半导体场效应晶体管)管。当然开关管Ki也可选用其它类型的开关。在一种实施例中,熔断电阻为多晶电阻(poly电阻)。在另一个实施例中,熔断电阻为金属电阻。
从图3的波形图实施例中可见,烧写控制信号B的宽度比位点信号的高电平宽度更宽。然而,在其他的实施例中,烧写控制信号B的有效值电平(高电平)宽度可窄于位点信号有效值电平宽度,仅需保证在门电路对位点信号Di和烧写控制信号B进行运算时,输出的烧写信号Ci的有效值电平宽度足以使得熔断电阻Ri熔断即可,即开关管Ki导通的时间足以保证在电源电压Vcc作用下熔断电阻Ri熔断即可。
图5示出了根据本发明一实施例的编码修调电路500的框图示意图。编码修调电路500包括逻辑电路200和握手电路51。握手电路51的输入端耦接编码修调电路的第一信号输入端用于接收第一信号A或耦接编码修调电路的第二信号输入端用于接收第二信号B,握手电路51的输出端耦接逻辑电路200的使能端EN。当接收到的信号A或信号B满足预定条件即符合握手协议时,如出现特定波形等,握手电路51使能逻辑电路200,使得逻辑电路能控制烧写信号Ci根据第一信号A和第二信号B输出受控制的波形。若握手电路51未获得预定条件的波形,不满足握手协议,则逻辑电路200未被使能,信号C1、C2...CN保持无效状态,如均处于低电平,则不会对编码芯片的编码号进行修调。在一个实施例中,当接收到的信号A或信号B满足握手协议时,逻辑电路200被永久使能。在另一个实施例中,逻辑电路200被使能后,当经过预定时间后,使能失效,使得编码芯片的第一晶片焊盘和第二晶片焊盘可被复用为其他的功能。在又一个实施例中,当接收到的信号A或信号B满足第一握手协议时,逻辑电路200被使能,当接收到的信号A或信号B满足第二握手协议时,逻辑电路200由使能状态转变为非使能状态,和/或进一步使能其他电路,使得编码芯片的第一晶片焊盘和第二晶片焊盘可被复用为其他功能。
图6示出了根据本发明一实施例的编码芯片的编码修调方法600流程示意图。该编码修调方法包括在步骤601中将第一信号通过一第一晶片焊盘输入编码芯片的第一信号输入端,如将图1中的位点选择信号A通过编码芯片的第一晶片焊盘输入编码芯片或编码修调电路的第一信号输入端;在步骤602中将第二信号通过一第二晶片焊盘输入编码芯片的第二信号输入端,如将图1中的烧写控制信号B通过编码芯片的第二晶片焊盘输入编码芯片或编码修调电路的第二信号输入端;在步骤603中将所述第一信号转换成N个位点信号,其中N大于2,如图3所示的将信号A转换为N个位点信号D1,D2...DN;在步骤604中基于N个位点信号和第二信号,输出N个烧写信号,用于控制N个熔断电路的状态,从而烧写入编码芯片的编码号,如图3所示的基于位点信号Di和第二信号B,输出烧写信号Ci(i=1,2...N),其中烧写信号Ci控制第i个熔断电路的状态。当个烧写信号Ci为第一状态时,熔断电路被修调为第一状态。当烧写信号Ci为第二状态时,熔断电路被修调为第二状态。
在一个实施例中,第一信号包括时钟信号。
在一个实施例中,第i个位点信号在第i周期呈现第一电平状态如高电平,在其余周期保持第二电平状态如低电平状态。
在一个实施例中,编码修调方法进一步包括将第i个位点信号与第二信号进行与运算获得第i个烧写信号(i=1,2...N)。
在一个实施例中,编码修调方法要求8所述的编码修调方法,进一步包括通过第i个烧写信号控制熔断电路中的开关管,从而改变或保持熔断电路中的熔断电阻状态,对N个熔断电路的输出电平进行控制,实现编码芯片的编码。
通过上述实施例中的修调方法,在对编码芯片进行编码修调时,仅需在编码芯片上设置两个晶片焊盘,通过输入两个信号即可实现多位编码的修调,节省了晶片的面积,提高了修调操作的简便性和修调成品率。此外,通过握手电路的握手协议,防止了芯片的误修调触发,提高了编码修调的可靠性,并可使得用于修调的输入端口可被复用为其他功能,进一步降低了晶片面积。
以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (10)
1.一种编码修调电路,包括:
第一信号输入端,耦接编码芯片的一个第一晶片焊盘用于接收第一信号;
第二信号输入端,耦接编码芯片的一个第二晶片焊盘用于接收第二信号;以及
N个烧写信号输出端,一一对应耦接N个熔断电路,用于输出N个烧写信号控制N个熔断电路的状态,其中N大于2。
2.如权利要求1所述的编码修调电路,其中第一信号用于进行位点选择,第二信号用于进行位点状态控制。
3.如权利要求1所述的编码修调电路,其中第一信号包括时钟信号。
4.如权利要求1所述的编码修调电路,包括逻辑电路,其中逻辑电路包括:
位点分配电路,耦接第一信号输入端用于接收第一信号,输出N个位点信号(D1,D2...DN);以及
N个门电路(L1,L2...LN),其中门电路Li具有第一输入端、第二输入端和输出端,其中第一输入端耦接位点分配电路用于接收对应的一个位点信号(Di,i=1,2...N),第二输入端耦接第二信号输入端用于接收第二信号,每个门电路的输出端作为对应的烧写信号输出端。
5.如权利要求4所述的编码修调电路,其中门电路包括与门。
6.如权利要求4所述的编码修调电路,进一步包括握手电路,其中逻辑电路进一步包括使能端,握手电路的输入端用于接收第一信号或第二信号,握手电路的输出端耦接逻辑电路的使能端。
7.一种编码芯片,包括如权利要求1-6任一项所述的编码修调电路和所述熔断电路,其中每个熔断电路Si包括开关管和熔断电阻,当与熔断电路Si耦接的烧写信号为第一电位时,开关管导通,熔断电阻被熔断,熔断电路呈第一状态,当熔断电路Si的烧写信号保持第二电位时,开关管处于截止状态,熔断电路呈第二状态(i=1,2...N)。
8.一种编码芯片的编码修调方法,包括:
将第一信号通过一第一晶片焊盘输入编码芯片的第一信号输入端;
将第二信号通过一第二晶片焊盘输入编码芯片的第二信号输入端;
将第一信号转换成N个位点信号,其中N大于2;
基于N个位点信号和第二信号,输出N个烧写信号,用于控制N个熔断电路的状态,从而烧写入编码芯片的编码号。
9.如权利要求8所述的编码修调方法,其中第一信号包括时钟信号,第i个位点信号在第i周期呈现高电平,在其余周期为低电平状态,所述编码修调方法进一步包括将第i个位点信号与第二信号进行与运算获得第i个烧写信号(i=1,2...N)。
10.如权利要求8所述的编码修调方法,进一步包括通过第i个烧写信号控制熔断电路中的开关管,从而改变或保持熔断电路中的熔断电阻状态,对N个熔断电路的输出状态进行控制,实现编码芯片的编码。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810414178.9A CN108494389A (zh) | 2018-05-03 | 2018-05-03 | 一种编码修调电路及修调方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810414178.9A CN108494389A (zh) | 2018-05-03 | 2018-05-03 | 一种编码修调电路及修调方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108494389A true CN108494389A (zh) | 2018-09-04 |
Family
ID=63353674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810414178.9A Pending CN108494389A (zh) | 2018-05-03 | 2018-05-03 | 一种编码修调电路及修调方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108494389A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113162605A (zh) * | 2020-09-03 | 2021-07-23 | 成都利普芯微电子有限公司 | 一种芯片修调电路及修调方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2904301Y (zh) * | 2006-04-14 | 2007-05-23 | 苏州市华芯微电子有限公司 | 高性能、高可靠性熔丝烧条电路 |
EP1826580A2 (en) * | 2006-02-28 | 2007-08-29 | Fujitsu Limited | Testing circuit and testing method for semiconductor device and semiconductor chip |
CN101251833A (zh) * | 2008-04-11 | 2008-08-27 | 凌阳多媒体股份有限公司 | 一种具有自动校准电路的usb芯片与usb芯片校准方法 |
CN107169219A (zh) * | 2017-05-26 | 2017-09-15 | 北京伽略电子股份有限公司 | 一种高灵活度的熔丝修调电路及其使用方法 |
CN208226980U (zh) * | 2018-05-03 | 2018-12-11 | 杭州百隆电子有限公司 | 一种编码修调电路及编码芯片 |
-
2018
- 2018-05-03 CN CN201810414178.9A patent/CN108494389A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1826580A2 (en) * | 2006-02-28 | 2007-08-29 | Fujitsu Limited | Testing circuit and testing method for semiconductor device and semiconductor chip |
CN2904301Y (zh) * | 2006-04-14 | 2007-05-23 | 苏州市华芯微电子有限公司 | 高性能、高可靠性熔丝烧条电路 |
CN101251833A (zh) * | 2008-04-11 | 2008-08-27 | 凌阳多媒体股份有限公司 | 一种具有自动校准电路的usb芯片与usb芯片校准方法 |
CN107169219A (zh) * | 2017-05-26 | 2017-09-15 | 北京伽略电子股份有限公司 | 一种高灵活度的熔丝修调电路及其使用方法 |
CN208226980U (zh) * | 2018-05-03 | 2018-12-11 | 杭州百隆电子有限公司 | 一种编码修调电路及编码芯片 |
Non-Patent Citations (1)
Title |
---|
付英;: "一种基于熔丝修调的修调方案设计", 武夷学院学报, no. 06, pages 1 - 3 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113162605A (zh) * | 2020-09-03 | 2021-07-23 | 成都利普芯微电子有限公司 | 一种芯片修调电路及修调方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101779373B (zh) | 提供组合的驱动和端接的设备、装置及方法 | |
USRE35828E (en) | Anti-fuse circuit and method wherein the read operation and programming operation are reversed | |
WO2005084164A3 (en) | Nanotube-based switching elements and logic circuits | |
CN102017144A (zh) | 多电压静电放电保护 | |
US5151611A (en) | Programmable device for integrated circuits | |
DE102019119975B3 (de) | Intelligenter elektronischer schalter | |
CN109712663A (zh) | 熔丝编程单元、熔丝电路及其编程过程 | |
US6882214B2 (en) | Circuit and method for trimming locking of integrated circuits | |
CN108733128A (zh) | 一种超低功耗的修调码值产生电路 | |
CN113189478A (zh) | 一种芯片修调电路及修调方法 | |
CN108494389A (zh) | 一种编码修调电路及修调方法 | |
CN208226980U (zh) | 一种编码修调电路及编码芯片 | |
CN102169726A (zh) | 应用于fpga的通用位元电路及编程方法 | |
WO2002033707A3 (en) | Area efficient method for programming electrical fuses | |
CN111445943B (zh) | 一种片上一次可编程电路 | |
CN101420216A (zh) | 逻辑门以及使用该逻辑门的半导体集成电路装置 | |
US7764108B2 (en) | Electrical fuse circuit | |
CN204332380U (zh) | 用于反熔丝的编程烧录电路 | |
US20080062738A1 (en) | Storage element and method for operating a storage element | |
KR20090035536A (ko) | 전력 관리 회로 및 방법 | |
CN104409100A (zh) | 用于反熔丝的编程烧录电路 | |
CN207321230U (zh) | 一种用于熔断熔丝的电路和装置 | |
CN203661013U (zh) | 一种ic参数校正电路 | |
CN213276413U (zh) | 一种输出兼容hcsl时钟和lvds时钟的装置 | |
CN215895450U (zh) | 一种脱机烧录器拓展装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |