CN108475652B - 隔离件 - Google Patents

隔离件 Download PDF

Info

Publication number
CN108475652B
CN108475652B CN201680075698.0A CN201680075698A CN108475652B CN 108475652 B CN108475652 B CN 108475652B CN 201680075698 A CN201680075698 A CN 201680075698A CN 108475652 B CN108475652 B CN 108475652B
Authority
CN
China
Prior art keywords
spacer
semiconductor wafer
annular convex
convex portion
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680075698.0A
Other languages
English (en)
Other versions
CN108475652A (zh
Inventor
西岛正敬
广濑贤一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Achilles Corp
Original Assignee
Achilles Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Achilles Corp filed Critical Achilles Corp
Publication of CN108475652A publication Critical patent/CN108475652A/zh
Application granted granted Critical
Publication of CN108475652B publication Critical patent/CN108475652B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67383—Closed carriers characterised by substrate supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67369—Closed carriers characterised by shock absorbing elements, e.g. retainers or cushions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D85/00—Containers, packaging elements or packages, specially adapted for particular articles or materials
    • B65D85/30—Containers, packaging elements or packages, specially adapted for particular articles or materials for articles particularly sensitive to damage by shock or pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67353—Closed carriers specially adapted for a single substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

【课题】提供隔离件。【解决手段】在将半导体晶片上下层叠收纳的半导体晶片搬送容器中，在上下邻接的两个半导体晶片之间、并且在半导体晶片和该容器的内侧顶面或内侧底面之间介装，以使层叠的半导体晶片彼此不接触，并且，使所述半导体晶片和半导体晶片搬送容器的内侧顶面或内侧底面不接触，所述隔离件形成有环状凸部，环状凸部具有由平坦圆环体组成、涵盖所述环状凸部的外周边缘部而与半导体晶片的外周边缘接触的晶片支持面，并且，所述环状凸部在适当数量的位置处、形成有缺口部的同时，设置有与所述缺口部邻接并相对隔离件基准面斜向上或者斜向下延伸的缓冲功能片。

Description

隔离件
技术领域
本发明关于将半导体晶片上下层叠收纳搬送至半导体晶片搬送容器时，不用衬垫材等也可避免由搬送中的振动、冲击等导致的半导体晶片的损伤的隔离件。
背景技术
半导体晶片的搬送，通常使用硬币堆叠式(横置)搬送容器和纵置容器两种。
目前的搬送形态的硬币堆叠式(横置)搬送容器，在容器内的最上段及最下段设置有衬垫材，在这衬垫材中半导体晶片和层间纸(合成树脂制薄片或者无尘纸等)相互介入，抑制由输送中的振动、冲击等导致的半导体晶片的损伤(例如，参照特许文献1。)。
但是，在上述的形态中，如使用衬垫材等，也可能从该衬垫材中产生灰尘或逸气等。
并且，在具有图像传感器的盖玻璃或3DS-IC构造的上述搬送容器中搬送时，这些晶片，因为具有在其表面形成微凸起(微小的金属凸起)、露出TSV端子的非常纤细的构造，通过上述的晶片的表面和层间纸的接触，具有伴随着污染、损伤晶片的风险的问题。
为了避免由上述的晶片的表面和层纸间的接触导致的晶片的污染、损伤等风险，提出了非接触式隔离件(例如，参照特许文献2。)。另外，在纵置容器中，虽然可以确保半导体晶片的回路形成面为非接触状态，但是在背磨工序后的薄晶片的状态中，关闭容器盖时，具有随着半导体晶片处产生负载的同时，通过容器的振动等导致的半导体晶片破损的危险性也升高的问题。
现有技术文献
特许文献
特许文献1：特开平09-129719号公报
特许文献2：中国实用新型公告第201023813号说明书
发明内容
发明所要解决的课题
特许文献2记载的隔离件，虽然可以避免由晶片的表面和层间纸的接触导致的晶片的污染、损伤等的风险，但是为了抑制由输送中的振动、冲击等导致的损伤，依然有必要在容器内的最上段及最下段设置衬垫材，因此，因衬垫材等引起的灰尘或逸气等产生的问题依然没有解决。
本发明的课题是提供可以解决上述问题的隔离件，即：提供了将半导体晶片上下层叠收纳搬送至半导体晶片搬送容器时，不用衬垫材等也可避免由搬送中的振动、冲击等导致的半导体晶片的损伤的隔离件。
解决课题的手段
作为为解决上述课题而认真检讨的结果，本发明者等完成了本发明，将半导体晶片上下层叠收纳搬送至半导体晶片搬送容器中时，通过在半导体晶片之间及层叠收纳半导体晶片的上下处设置隔离件，所述隔离件形成有环状凸部，环状凸部具有由平坦圆环体组成、涵盖所述环状凸部的外周边缘部而与半导体晶片的外周边缘接触的晶片支持面，并且，在环状凸部的适当数量的位置处、形成有缺口部的同时，设置有与该缺口部邻接并相对隔离件基准面斜向上或者斜向下延伸的缓冲功能片，从而不使用衬垫材等，也可以避免由搬送中的振动、冲击等导致的半导体晶片的损伤。
因此，本发明关于
[1]在将半导体晶片上下层叠收纳的半导体晶片搬送容器中，在上下邻接的两个半导体晶片之间、并且在半导体晶片和该容器的内侧顶面或内侧底面之间介装，以使层叠的半导体晶片彼此不接触，并且，使所述半导体晶片和半导体晶片搬送容器的内侧顶面或内侧底面不接触的隔离件，所述隔离件形成有环状凸部，环状凸部具有由平坦圆环体组成、涵盖所述环状凸部的外周边缘部而与半导体晶片的外周边缘接触的晶片支持面，并且，所述环状凸部在适当数量的位置处、形成有缺口部的同时，设置有与所述缺口部邻接并相对隔离件基准面斜向上或者斜向下延伸的缓冲功能片；
[2]上述[1]记载的隔离件包含有上述环状凸部的部分，具有约为T字形或者L字形的截面部；
[3]包含半导体晶片搬送容器的本体和上述[1]或者[2]记载的隔离件的半导体晶片收纳容器。
发明效果
通过本发明，提供了将半导体晶片上下层叠收纳搬送至半导体晶片搬送容器时，不用衬垫材等也可避免由搬送中的振动、冲击等导致的半导体晶片的损伤的隔离件。
并且，本发明的隔离件的平坦圆环体的面，可成为吸盘的吸附面，通过这样，可实现容易通过自动化移载装置实现隔离件的收纳、取出的效果。
并且，在本发明的隔离件形成的缺口部，可以作为朝向半导体晶片之间形成的空间的通气口的功能，通过这样，可实现避免只取出使用自动化移载装置的隔离件或者只取出半导体晶片时难以取出的情况的效果。
并且，本发明的隔离件包含有环状凸部的部分，具有约为T字形的截面部，可以确保在搬送两面形成回路的半导体晶片时回路的非接触状态，通过这样，可实现避免半导体晶片的污染或者损伤等的良好效果。
附图说明
图1是本发明的隔离件的1种实施例的实施形态1的示意图、(A)是俯视图、(B)是剖视图(切断部位a-a)、(C)是侧视图、(D1)至(D3)是侧视图的1部分(缓冲功能片)的局部放大图。
图2是图1的(D2)处示意的部分的从斜上方观察的示意图。
图3是本发明的隔离件的1种实施例的实施形态10的示意图、(A)是俯视图、(B)是剖视图(切断部位a′-a′)、(C)是侧视图、(D1)至(D3)是侧视图的1部分(缓冲功能片)的局部放大图。
图4是本发明的隔离件的1种实施例的实施形态11的示意图、(A)是局部俯视图、(C)是剖视图(切断部位a″-a″)、(B1)及(B2)是侧视图的1部分(缓冲功能片)的局部放大图。
图5是本发明的隔离件的1种实施例的实施形态12的示意图、(A)是局部俯视图、(C)是剖视图(切断部位a″′-a″′)、(B1)及(B2)是侧视图的1部分(缓冲功能片)的局部放大图。
图6是本发明的隔离件的1实施例的实施形态13的示意图、(A)是局部俯视图、(C)是剖视图(切断部位a″″-a″″)、(B1)及(B2)是侧视图的1部分(缓冲功能片)的局部放大图。
图7是说明本发明的隔离件和半导体晶片相互层叠时的缓冲功能的概念图。
图8是在半导体晶片搬送容器中将半导体晶片和本发明的隔离件层叠收纳时的概念图。
符号的说明
1：隔离件(实施形态1)
2：平坦圆环体
3：外周边缘部
4：缺口部
5：缓冲功能片
6：环状凸部
7：晶片支持面
8：半导体晶片
9：隔离件基准面
10：隔离件(实施形态10)
11：隔离件(实施形态11)
12：隔离件(实施形态12)
13：隔离件(实施形态13)
14：半导体晶片搬送容器(盖)
15：半导体晶片搬送容器(本体)
16：隔离件
具体实施方式
本发明关于隔离件，该隔离件在将半导体晶片上下层叠收纳的半导体晶片搬送容器中，在上下邻接的两个半导体晶片之间，并且在半导体晶片和该容器的内侧顶面或内侧底面之间介装，以使层叠的半导体晶片彼此不接触，并且，使该半导体晶片和半导体晶片搬送容器的内侧顶面或内侧底面不接触；
该隔离件形成有环状凸部，环状凸部具有由平坦圆环体组成、涵盖所述环状凸部的外周边缘部而与半导体晶片的外周边缘接触的晶片支持面、并且，该环状凸部在适当数量的位置处、形成有缺口部的同时，设置有与该缺口部邻接并相对隔离件基准面斜向上或者斜向下延伸的缓冲功能片。
本发明的隔离件可以以合成树脂通过注塑成型、真空成型、加压成型等形成的方式制造。
作为上述合成树脂的例子列举有聚丙烯系树脂、聚苯乙烯系树脂、ABS系树脂、聚碳酸酯系树脂、聚缩醛系树脂、聚苯醚系树脂、聚醚腈系树脂、聚苯硫醚树脂、聚邻苯二酰胺树脂、聚芳酯系树脂、聚砜系树脂、聚醚砜系树脂、聚醚酰亚胺系树脂、液晶聚合系树脂及聚醚醚酮系树脂，优选聚丙烯系树脂及聚碳酸酯系树脂等。
进一步地，上述的合成树脂上含有导电性填料，或者也可以通过在成型后的隔离件的表面实施导电处理，使该隔离件的表面电阻值为101至1012Ω。
作为上述的导电性填料的例子列举有炭黑、石墨碳、石墨、碳素纤维、金属粉末、金属纤维、金属氧化物的粉末、金属涂布的无机质微粉末、有机质微粉末及纤维等。
作为上述的导电处理的例子列举有在成型后的隔离件的表面直接聚合导电性聚合物形成导电性的膜、或者在隔离件的表面使用包含导电性聚合物和粘合剂树脂的涂料做涂层等。
优选地，隔离件使用表面电阻值为101至1012Ω的合成树脂形成。
本发明的隔离件形成有环状凸部，环状凸部具有由平坦圆环体组成、涵盖环状凸部的外周边缘部而与半导体晶片的外周边缘接触的晶片支持面。
上述包含有环状凸部的部分，可具有约为T字形或者L字形的截面部。
此处，具有约为T字形的截面部是指，具有晶片支持面的环状凸部，在隔离件的上下两面处形成，作为结果，截面形状约为T字形；具有约为L字形的截面部是指，具有晶片支持面的环状凸部，只在隔离件的上面处形成，作为结果，截面形状约为L字形。
在两面处形成有回路的半导体晶片的搬送中，因为可以维持两面的回路的非接触状态，优选使用具有约为T字形的截面部的隔离件。
此处，具有约为T字形或者约为L字形的截面部的本发明的隔离件的直径，实质上和半导体晶片的直径相同，因此，在本发明的隔离件的外周边缘部设置的环状凸部的晶片支持面，只和半导体晶片的周边缘部接触。
另外，本发明的隔离件也可包含具有和上述的约为T字形或者约为L字形不同的截面部的实施例。
例如，采用具有比半导体晶片的直径稍大的直径的隔离件的话，在该隔离件中，具有与半导体晶片的外周边缘接触的晶片支持面的环状凸部、形成为比该隔离件的外周边缘部稍微靠向内侧，作为结果，在环状凸部在隔离件的上下两面形成的场合，该隔离件的截面形状约为十字形；在环状凸部只在隔离件的上面形成的场合，该隔离件的截面形状约为⊥字形，本发明的隔离件同样包含这种实施例。
上述的场合，隔离件的直径，具体地，可以列举为比半导体晶片的直径小1至5mm的范围。
在本发明的隔离件中，优选上述包含有环状凸部的部分，具有约为T字形或者约为L字形的截面部的隔离件。
另外，环状凸部在适当数量的位置处、形成有缺口部的同时，设置有与该缺口部邻接并相对隔离件基准面斜向上或者斜向下延伸的缓冲功能片，此处，隔离件基准面是指，平坦圆环体所成的面，具体地，是指将平坦圆环体在水平方向二等分切片时形成的面。
缺口部的形状及缓冲功能片的形状虽不做特别限定，但是缓冲功能片相对隔离件基准面斜向上或者斜向下延伸的前端，超出环状凸部的高度，即：设置为从在环状凸部形成的晶片支持面中突出，并且，缺口部通过去除为了维持缓冲功能片的前端超出环状凸部的高度的形状而不要的部分的方式而形成。
缓冲功能片，如上述的形态，其前端超出环状凸部的高度，即：从在环状凸部形成的晶片支持面中突出，通过这样在收纳半导体晶片时，首先与该半导体晶片的外周边缘部接触，并且，通过半导体晶片的重量弹性变形，尽管和晶片支持面几乎高度相同，但是通过振动、冲击等施加向上的力半导体晶片浮起时，通过该复原力，维持与半导体晶片的接触，施加向下的力半导体晶片下沉时，通过吸收弹性变形冲击，展示缓冲功能。
缓冲功能片的形状，只要可展示如上述的缓冲功能不做特别的限定，具体地，例如，可以是板状、棒状的形状。
进一步地，缓冲功能片的前端，超出环状凸部的高度的范围为0.2mm至1.0mm，即：优选地从在环状凸部形成的晶片支持面中突出0.2mm至1.0mm。
另外，隔离件的内部具有约为T字形或约为十字形的截面形状，即：在隔离件的上下两面处形成有具有晶片支持面的环状凸部的隔离件中，优选地，相对隔离件基准面斜向上延伸的缓冲功能片的前端，超出在隔离件的上面形成的环状凸部的高度0.2mm乃至1.0mm的范围；相对隔离件基准面斜向下延伸的缓冲功能片的前端，超出在隔离件的下面形成的环状凸部的高度0.2mm乃至1.0mm的范围。
另一方面，隔离件的内部具有约为L字形或约为⊥字形的截面形状，即：仅在隔离件的上面处形成有具有晶片支持面的环状凸部的隔离件中，优选地，相对隔离件基准面斜向上延伸的缓冲功能片的前端，超出在隔离件的上面形成的环状凸部的高度的范围为0.2mm至1.0mm；相对隔离件基准面斜向下延伸的缓冲功能片的前端，从隔离件的平坦圆环体的下面开始沿下方突出的范围为0.2mm至1.0mm。
设置在环状凸部的缓冲功能片的形成位置为4处以上，优选地，为6处至12处，进一步优选地，为6处至10处。
另外，缓冲功能片可以在上述形成位置处设置1处，也可以设置2处以上。
上述的缓冲功能片的形成位置，优选地在环状凸部中等间隔地形成，进一步优选地，设置为相对隔离件基准面斜向上延伸的缓冲功能片和斜向下延伸的缓冲功能片交错地排列。
另外，因为缺口部与缓冲功能片邻接形成，其形成位置的数量与缓冲功能片的形成位置的数量一样。
本发明的隔离件的实施例，使用附图说明。
图1是本发明的隔离件的1种实施例的实施形态1的示意图。
实施形态1，如俯视图(A)及切断部位a-a的剖面图(B)所示，该隔离件的上下两面形成有环状凸部6，环状凸部6具有由平坦圆环体2组成、涵盖环状凸部的外周边缘部3而与半导体晶片的外周边缘接触的晶片支持面7，环状凸部6的截面形状约为T字形，并且，该环状凸部6，等间隔地在8位置处、形成L字形的缺口部4的同时，设置有与该缺口部邻接并相对隔离件基准面9斜向上或者斜向下延伸的棒状的缓冲功能片5。
如侧视图(C)及侧视图的1部分(缓冲功能片)的局部放大图(D1)至(D3)所示，实施形态1，设置为相对隔离件基准面9斜向上延伸的缓冲功能片和斜向下延伸的缓冲功能片交错地排列。
在隔离件的上面形成的环状凸部6的晶片支持面7和在隔离件的下面形成的环状凸部6的晶片支持面7之间的垂直距离b的范围为1.5mm至3.5mm，优选范围为2.0mm至3.0mm。
环状凸部的高度c及d相等，范围为0.2mm至1mm，优选范围为0.3mm至0.9mm。
晶片支持面7的宽度e，范围为1mm至3mm，优选范围为1.5mm至2.5mm。
平坦圆环体2的宽度f，范围为7mm至11mm，优选范围为8mm至10mm。
平坦圆环体2的厚度g相比于外周边缘部的厚度薄，范围为0.8mm至2mm，优选范围为1mm乃至1.5mm。
图2是图1的(D2)处示意的部分的从斜上方观察的示意图。
此处，形成有L字形的缺口部4的同时，设置有与该缺口部邻接并相对隔离件基准面9斜向上延伸的棒状的缓冲功能片5。棒状的缓冲功能片5的长度范围为5mm至15mm，优选范围为7mm至13mm。
另外，棒状的缓冲功能片5的宽度i，与晶片支持面7的宽度e相同，棒状的缓冲功能片5的高度j，与上下的晶片支持面7之间的垂直距离b相同。
缓冲功能片5的前端超出环状凸部的高度的距离h的范围为0.2mm至1mm，优选范围为0.2mm至0.5mm。
进一步地，缺口部4形成的L字形的宽度,(对应于L字的字的粗细)的范围为0.7mm至1.3mm，优选范围为0.8mm至1.2mm。
图3是本发明的隔离件的其他实施例的实施形态10的示意图。
实施形态10，如俯视图(A)及切断部位a′-a′的剖面图(B)所示，只在隔离件的上面形成环状凸部6，环状凸部6具有由平坦圆环体2组成、涵盖环状凸部的外周边缘部3而与半导体晶片的外周边缘接触的晶片支持面7，环状凸部6的截面形状约为L字形，并且，该环状凸部6，等间隔地在8位置处、形成L字形的缺口部4的同时，设置有与该缺口部邻接并相对隔离件基准面9斜向上或者斜向下延伸的棒状的缓冲功能片5。
如侧视图(C)及侧视图的1部分(缓冲功能片)的局部放大图(D1)至(D3)所示，实施形态10，设置为相对隔离件基准面9斜向上延伸的缓冲功能片和斜向下延伸的缓冲功能片交错地排列。
在隔离件的上面形成的环状凸部6的晶片支持面7和隔离件的平坦圆环体2的下面之间的垂直距离b的范围为1.0mm至3.0mm，优选范围1.5mm至2.5mm。
环状凸部的高度c的范围为0.2mm至1mm，优选范围为0.3mm至0.9mm。
晶片支持面7的宽度e的范围为1mm至3mm，优选范围为1.5mm至2.5mm。
平坦圆环体2的宽度f的范围为7mm至11mm，优选范围为8mm至10mm。
平坦圆环体2的厚度g相比于外周边缘部的厚度薄，范围为0.8mm至2mm，优选范围为1mm至1.5mm。
棒状的缓冲功能片5的长度范围为5mm至15mm，优选范围为7mm至13mm。
另外，棒状的缓冲功能片5的宽度，与晶片支持面7的宽度e相同，棒状的缓冲功能片5的高度，与晶片支持面7和平坦圆环体2的下面之间的垂直距离b相同。
缓冲功能片5的前端超出环状凸部的高度的距离的范围为0.2mm至1mm，优选范围为0.2mm乃至0.5mm。
进一步地，缺口部4形成的L字形的宽度(对应于L字的字的粗细)的范围为0.7mm至1.3mm，优选范围为0.8mm乃至1.2mm。
图4是本发明的隔离件的其他实施例的实施形态11的示意图。
实施形态11，如局部俯视图(A)及切断部位a″-a″的剖面图(C)所示，隔离件的上下两面形成有环状凸部6，环状凸部6具有由平坦圆环体2组成、涵盖环状凸部的外周边缘部3而与半导体晶片的外周边缘接触的晶片支持面7，环状凸部6的截面形状约为T字形，并且，该环状凸部6，等间隔地在8位置处、形成T字形的缺口部4的同时，设置有与该缺口部邻接并相对隔离件基准面9斜向上或者斜向下延伸的棒状的缓冲功能片5。
如缓冲功能片的形成位置的局部放大图(B1)及(B2)所示，在实施形态11中，缓冲功能片的形成位置的每1处形成2处棒状的缓冲功能片5，该2处棒状的缓冲功能片5如(B1)所示，两者共同相对隔离件基准面9斜向上延伸或者如(B2)所示，两者共同斜向下延伸，并且，设置为(B1)的构成与(B2)的构成交错地排列。
在隔离件的上面形成的环状凸部6的晶片支持面7和在隔离件的下面形成的环状凸部6的晶片支持面7之间的垂直距离b、环状凸出部的高度c及d、晶片支持面7的宽度e、平坦圆环体2的宽度f、平坦圆环体2的厚度g的范围及优选范围，与实施形态1一样。
实施形态11，形成有T字形的缺口部4的同时，设置有与该缺口部邻接并相对隔离件基准面9斜向上延伸的2处的棒状的缓冲功能片5或者沿隔离件基准面9斜向下延伸的2处棒状的缓冲功能片5。棒状的缓冲功能片5的长度的范围为5mm至15mm，优选范围为7mm至13mm。
另外，棒状的缓冲功能片5的宽度，与晶片支持面7的宽度e相同，棒状的缓冲功能片5的高度，与上下的晶片支持面7之间的垂直距离b相同。
缓冲功能片5的前端超出环状凸部的高度的距离的范围为0.2mm至1mm，优选范围为0.2mm至0.5mm。
进一步地，缺口部4形成的T字形的宽度(对应于T字的字的粗细),范围为0.7mm至1.3mm，优选范围为0.8mm至1.2mm。
图5是本发明的隔离件的其他实施例的实施形态12的示意图。
实施形态12，如局部俯视图(A)及切断部位a″′-a″′的剖面图(C)所示，隔离件的上下两面形成有环状凸部6，环状凸部6具有由平坦圆环体2组成、涵盖环状凸部的外周边缘部3而与半导体晶片的外周边缘接触的晶片支持面7，环状凸部6的截面形状约为T字形，并且，该环状凸部6，等间隔地在8位置处、形成T字形的缺口部4的同时，设置有与该缺口部邻接并相对隔离件基准面9斜向上或者斜向下延伸的棒状的缓冲功能片5。
如缓冲功能片的形成位置的局部放大图(B1)及(B2)所示，在实施例形态12中，缓冲功能片的形成位置的每1处形成2处棒状的缓冲功能片5，该2处棒状的缓冲功能片5如(B1)所示，一处相对隔离件基准面9斜向下延伸并且另一处沿斜向上延伸或者如(B2)所示，与(B1)相反，一处相对隔离件基准面9斜向上延伸并且另一处沿斜向下延伸，并且，设置为(B1)的构成与(B2)的构成交错地排列。
在隔离件的上面形成的环状凸部6的晶片支持面7和在隔离件的下面形成的环状凸部6的晶片支持面7之间的垂直距离b、环状凸出部的高度c及d、晶片支持面7的宽度e、平坦圆环体2的宽度f、平坦圆环体2的厚度g的范围及优选范围，与实施形态1一样。
实施形态12，形成有T字形的缺口部4的同时，设置有与该缺口部邻接、一处相对隔离件基准面9斜向下延伸并且另一处沿斜向上延伸的2处的棒状的缓冲功能片5或者，与此相反，一处相对隔离件基准面9斜向上延伸并且另一处斜向下延伸的2处棒状的缓冲功能片5。棒状的缓冲功能片5的长度的范围为0.5mm至1.5mm，优选范围为0.7mm至1.3mm。
另外，棒状的缓冲功能片5的宽度，与晶片支持面7的宽度e相同，棒状的缓冲功能片5的高度，与上下的晶片支持面7之间的垂直距离b相同。
缓冲功能片5的前端超出环状凸部的高度的距离的范围为0.2mm至1mm，优选范围为0.2mm至0.5mm。
进一步地，缺口部4形成的T字形的宽度(对应于T字的字的粗细),范围为0.7mm至1.3mm，优选范围为0.8mm至1.2mm。
图6是本发明的隔离件的其他实施例的实施形态13的示意图。
实施形态13，如局部俯视图(A)及切断部位a″″-a″″的剖面图(C)所示，隔离件的上下两面形成有环状凸部6，环状凸部6具有由平坦圆环体2组成、涵盖环状凸部的外周边缘部3而与半导体晶片的外周边缘接触的晶片支持面7，环状凸部6的截面形状约为T字形，进一步地，该环状凸部6，等间隔地在8位置处、形成两处直线状的缺口部4的同时，设置有与该缺口部邻接并相对隔离件基准面9斜向上或者斜向下延伸的板状的缓冲功能片5。
如缓冲功能片的形成位置的局部放大图(B1)及(B2)所示，实施形态13，设置为如(B1)所示的相对隔离件基准面9斜向上延伸的板状的缓冲功能片和如(B2)所示的斜向下延伸的板状的缓冲功能片交错地排列。
在隔离件的上面形成的环状凸部6的晶片支持面7和在隔离件的下面形成的环状凸部6的晶片支持面7之间的垂直距离b、环状凸出部的高度c及d、晶片支持面7的宽度e、平坦圆环体2的宽度f、平坦圆环体2的厚度g的范围及优选范围，与实施形态1一样。
实施形态13，形成有2处直线状的缺口部4的同时，设置有与该缺口部邻接并相对隔离件基准面9斜向上延伸或者斜向下延伸的板状的缓冲功能片5。板状的缓冲功能片5的宽度的范围为5mm至15mm，优选范围为7mm至13mm，板状的缓冲功能片5的长度的范围为2mm至10mm，优选范围为3mm至8mm。
另外，板状的缓冲功能片5的厚度与平坦圆环体2的厚度g相同。
缓冲功能片5的前端超出环状凸部的高度的距离的范围为0.2mm至1mm，优选范围为0.2mm至0.5mm。
进一步地，2处直线状的缺口部4的长度，与板状的缓冲功能片5的长度相同，其宽度(对应于直线的粗细)的范围为0.7mm至1.3mm，优选范围为0.8mm至1.2mm。
图7是说明本发明的隔离件的1种实施形态1的实施形态1的隔离件和半导体晶片8相互层叠时的缓冲功能的概念图。
实施形态1的缓冲功能片5，其前端超出环状凸部的高度，即：因为其从在环状凸部形成的晶片支持面中突出，收纳半导体晶片8时，如(D)所示，缓冲功能片5的前端首先与半导体晶片8的外周边缘部接触，进一步地，如(E)所示，通过半导体晶片8的重量弹性变形，尽管和晶片支持面几乎高度相同，但是通过振动、冲击等施加向上的力半导体晶片8浮起时，通过该复原力，维持与(D)状态的半导体晶片8的接触；施加向下的力半导体晶片8下沉时，通过变为吸收弹性变形冲击(E)的状态，从而展示缓冲功能。
本发明还关于包含半导体晶片搬送容器的本体和上述的隔离件的半导体晶片收纳容器。
本发明的半导体晶片收纳容器的1种实施例如图8所示。
如图8所示，本发明的半导体晶片收纳容器，例如，在半导体晶片搬送容器(盖)14及半导体晶片搬送容器(本体)15之间，半导体晶片8和介装在该半导体晶片8之间的隔离件16一起上下层叠。
上述隔离件16，具体地，可以是上述实施形态1、实施形态10、实施形态12及实施形态13的隔离件。
实施例
以下虽然是对本发明相比于实施例进一步详细的说明，但是本发明并非实施例所限定的形态。
实施例1
使用聚碳酸酯树脂(帝人(株)制PanliteL-1225L)，通过一体成型制造具有如图1的实施形态1所示的形状并且具有以下尺寸的隔离件。
直径：300mm(与半导体晶片的直径相同)
上下的晶片支持面之间的垂直距离b：2.43mm
晶片支持面的宽度e：2mm
平坦圆环体的宽度f：9mm
平坦圆环体的厚度g:1.23mm
环状凸部的高度c、d：0.6mm
棒状的缓冲功能片5的长度：10mm
棒状的缓冲功能片5的宽度i:2mm
棒状的缓冲功能片5的高度j：2.43mm
缓冲功能片5的前端超出环状凸部的高度距离h：0.3mm
缺口部4形成的L字形的宽度(L字的粗细)：1.0mm。
另外，实施形态1的隔离件，如图1所示，形成有L字形的缺口部4的同时，设置有与该缺口部邻接的棒状的缓冲功能片5，该缓冲功能片5相对隔离件基准面9斜向上延伸的和斜向下延伸的交错地排列，等间隔地设置有8处。
试验例1：振动试验
将直径300mm、厚度0.75mm的半导体晶片和实施形态1制造的隔离件，以在以下条件1至条件3中记载的条件，收纳至容器内收纳高度为86.5mm的晶片收纳容器，将该收纳容器使用振动试验装置(爱美克(株)制F-1000AM08M：垂直方向加振、周波数为3Hz、加速度为±1.2G)上下振动时的声音，实施耳闻评价。
另外，作为对比，使用除不形成有缓冲功能片及缺口部外，具有和实施例1的隔离件相同的尺寸的隔离件(对比例1)实施和上述同样的评价。
[条件1]晶片数量：8枚、隔离件数量：33枚(使用的隔离件的其中9枚作为和晶片接触用、剩余的24枚作为填充间隙使用)
[条件2]晶片数量：21枚、隔离件数量：28枚(使用的隔离件的其中22枚作为和晶片接触用、剩余的6枚作为填充间隙使用)
[条件3]晶片数量：25枚、隔离件数量：27枚(使用的隔离件的其中26枚作为和晶片接触用、剩余的1枚作为填充间隙使用)
在表1总结结果。另外，评价基准使用如下方式。
○:没有异音。
×：有异音。
[表1]
Figure BDA0001704184950000111
※另外，从条件1至条件3所记载的各条件下，在将实施例1的隔离件收纳至收纳容器内的场合，收纳于该容器内的最上段的隔离件和半导体晶片搬送容器的内侧顶面(位于半导体晶片搬送容器的盖的内侧顶面)之间没有产生间隙。
另一方面，从条件1至条件3所记载的各条件下，在将对比例1的隔离件收纳至收纳容器内的场合，收纳于该容器内的最上段的隔离件和半导体晶片搬送容器的内侧顶面(位于半导体晶片搬送容器的盖的内侧顶面)之间产生了间隙。

Claims (4)

1.用于搬送容器的隔离件，所述搬送容器将半导体晶片上下层叠来收纳半导体晶片，以使层叠的半导体晶片彼此不接触，并且，使所述半导体晶片和半导体晶片搬送容器的内侧顶面或内侧底面不接触；所述隔离件适于介装于：
上下邻接的两个半导体晶片之间；并且，
半导体晶片和所述容器的内侧顶面或内侧底面之间；
其中，所述隔离件包括：
平坦圆环体；
环状凸部，所述环状凸部具有涵盖平坦圆环体的外周边缘部而与半导体晶片的外周边缘接触的晶片支持面，所述环状凸部在所述环状凸部的适当数量的位置处、形成有缺口部；
其特征在于：
所述隔离件设置有与所述缺口部邻接的缓冲功能片；所述缓冲功能片具有从形成在所述环状 凸部上的晶片支持面突出、并相对隔离件基准面斜向上或者斜向下延伸的前端；所述缓冲功能片的前端被设置为与半导体晶片的外周边缘接触。
2.根据权利要求1所述的隔离件，其特征在于：所述隔离件包含有所述环状凸部的部分，具有约为T字形或者L字形的截面部。
3.根据权利要求1所述的隔离件，其特征在于：所述缺口部通过去除为了维持缓冲功能片的前端超出环状凸部的高度的形状而不要的部分的方式而形成。
4.半导体晶片收纳容器，其特征在于：所述半导体晶片收纳容器包含：半导体晶片的搬送容器的本体和权利要求1至3中任一项所述的隔离件。
CN201680075698.0A 2015-10-23 2016-10-20 隔离件 Active CN108475652B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015208900A JP6545601B2 (ja) 2015-10-23 2015-10-23 セパレータ
JP2015-208900 2015-10-23
PCT/JP2016/081121 WO2017069205A1 (ja) 2015-10-23 2016-10-20 セパレータ

Publications (2)

Publication Number Publication Date
CN108475652A CN108475652A (zh) 2018-08-31
CN108475652B true CN108475652B (zh) 2022-11-01

Family

ID=58557357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680075698.0A Active CN108475652B (zh) 2015-10-23 2016-10-20 隔离件

Country Status (9)

Country Link
US (1) US11049748B2 (zh)
EP (1) EP3367427B1 (zh)
JP (1) JP6545601B2 (zh)
KR (1) KR102111868B1 (zh)
CN (1) CN108475652B (zh)
HK (1) HK1257000A1 (zh)
SG (1) SG11201803320YA (zh)
TW (1) TWI641541B (zh)
WO (1) WO2017069205A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6545601B2 (ja) 2015-10-23 2019-07-17 アキレス株式会社 セパレータ
US11257700B2 (en) * 2017-08-29 2022-02-22 Daewon Semiconductor Packaging Industrial Company Separators for handling, transporting, or storing semiconductor wafers
US10811292B2 (en) * 2018-09-12 2020-10-20 Texas Instruments Incorporated Transport packaging and method for expanded wafers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6848579B2 (en) * 1999-10-25 2005-02-01 Brian Cleaver Shock absorbing apparatus and method
TW200826220A (en) * 2006-06-13 2008-06-16 Entegris Inc Reusable resilient cushion for wafer container
CN102751221A (zh) * 2011-04-19 2012-10-24 硅电子股份公司 用于支承半导体晶片的基座以及在半导体晶片的正面上沉积层的方法
CN103460370A (zh) * 2011-02-16 2013-12-18 德克斯化工高新产品私人股份有限公司 单级和双级晶片衬垫

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3552548A (en) * 1968-08-05 1971-01-05 Fluroware Inc Wafer storage and shipping container
US5366079A (en) * 1993-08-19 1994-11-22 Taiwan Semiconductor Manufacturing Company Integrated circuit wafer and retainer element combination
JPH09129719A (ja) * 1995-08-30 1997-05-16 Achilles Corp 半導体ウエハの収納構造および半導体ウエハの収納・取出し方法
US5611448A (en) * 1995-09-25 1997-03-18 United Microelectronics Corporation Wafer container
JP3122364B2 (ja) * 1996-02-06 2001-01-09 東京エレクトロン株式会社 ウエハボート
JP2858567B2 (ja) 1996-09-27 1999-02-17 日本電気株式会社 半導体ウエハ用保護シート及び半導体ウエハの保管輸送方法
US6491732B1 (en) * 1996-11-15 2002-12-10 Agere Systems Inc. Wafer handling apparatus and method
US6568526B1 (en) * 1999-07-27 2003-05-27 Tdk Electronics Corporation Stackable compact disk case
JP3440243B2 (ja) * 2000-09-26 2003-08-25 株式会社アドバンストシステムズジャパン スパイラルコンタクタ
US6886696B2 (en) * 2003-01-15 2005-05-03 Taiwan Semiconductor Manufacturing Co., Ltd Wafer container with removable sidewalls
US7578392B2 (en) * 2003-06-06 2009-08-25 Convey Incorporated Integrated circuit wafer packaging system and method
US7682455B2 (en) * 2003-07-11 2010-03-23 Tec-Sem Ag Device for storing and/or transporting plate-shaped substrates in the manufacture of electronic components
JP4866836B2 (ja) * 2005-02-23 2012-02-01 京セラ株式会社 接合体とウェハ保持部材及びその取付構造並びにウェハの処理方法
TWM278030U (en) * 2005-05-27 2005-10-11 De-Shuen Ye Anti-theft CD case structure
JP4716928B2 (ja) * 2006-06-07 2011-07-06 信越ポリマー株式会社 ウェーハ収納容器
CN201023813Y (zh) 2007-04-05 2008-02-20 义柏科技（深圳）有限公司 晶圆隔离环
US8393471B2 (en) * 2008-04-18 2013-03-12 Texas Instruments Incorporated Packing insert for disc-shaped objects
JP2010023813A (ja) 2008-07-24 2010-02-04 Honda Motor Co Ltd 操舵装置
US20100224517A1 (en) * 2009-03-03 2010-09-09 Haggard Clifton C Disk separator device
JP5595716B2 (ja) * 2009-11-18 2014-09-24 株式会社ディスコ 光デバイスウエーハの加工方法
US9224627B2 (en) * 2011-02-16 2015-12-29 Texchem Advanced Products Incorporated Sdn Bhd Single and dual stage wafer cushion and wafer separator
JP5898679B2 (ja) * 2011-06-02 2016-04-06 デンカ株式会社 粘着テープおよび半導体ウエハ加工方法
EP2978682A1 (en) 2013-03-26 2016-02-03 E.pak International, Inc. Packaging insert
JP6545601B2 (ja) 2015-10-23 2019-07-17 アキレス株式会社 セパレータ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6848579B2 (en) * 1999-10-25 2005-02-01 Brian Cleaver Shock absorbing apparatus and method
TW200826220A (en) * 2006-06-13 2008-06-16 Entegris Inc Reusable resilient cushion for wafer container
CN103460370A (zh) * 2011-02-16 2013-12-18 德克斯化工高新产品私人股份有限公司 单级和双级晶片衬垫
CN102751221A (zh) * 2011-04-19 2012-10-24 硅电子股份公司 用于支承半导体晶片的基座以及在半导体晶片的正面上沉积层的方法

Also Published As

Publication number Publication date
HK1257000A1 (zh) 2019-10-11
KR102111868B1 (ko) 2020-06-26
TWI641541B (zh) 2018-11-21
CN108475652A (zh) 2018-08-31
TW201722800A (zh) 2017-07-01
KR20180070636A (ko) 2018-06-26
EP3367427A1 (en) 2018-08-29
JP6545601B2 (ja) 2019-07-17
JP2017084869A (ja) 2017-05-18
SG11201803320YA (en) 2018-05-30
EP3367427B1 (en) 2021-12-01
EP3367427A4 (en) 2019-06-12
WO2017069205A1 (ja) 2017-04-27
US11049748B2 (en) 2021-06-29
US20190013226A1 (en) 2019-01-10

Similar Documents

Publication Publication Date Title
CN108475652B (zh) 隔离件
JP6401293B2 (ja) リングスペーサー
CN106463437B (zh) 具有堆叠式支撑环的晶片运送装置
CN109727900B (zh) 基板传送机械手终端受动器
US20100307957A1 (en) Reusable resilient cushion for wafer container
KR102071120B1 (ko) 기판유지부재
TW201139236A (en) Tray for semiconductor integrated circuit
KR20090117696A (ko) 쿠션 씨트가 부착된 웨이퍼 수납용기
CN104995728B (zh) 附有带框的晶片用的托盘
JP6646385B2 (ja) セパレータ
JP7414982B2 (ja) 基板収納容器
CN107735856A (zh) 基板收纳容器
TWM501425U (zh) 半導體裝置之搬送用托盤
CN106169438B (zh) 半导体芯片托盘
JP5531523B2 (ja) 半導体素子用収容器
JP2019057612A (ja) リングスペーサー
KR102677319B1 (ko) 기판 수납 용기
JP4694345B2 (ja) 検知システム
JP7361614B2 (ja) 半導体チップトレイ及び半導体チップの収容方法
JP2008277662A (ja) 半導体ウエーハ収容トレイ
JP2009155085A (ja) 薄板状基板の梱包方法および梱包装置
KR20190117502A (ko) 기판 수납 용기
KR20090039410A (ko) 반도체 기판 이송용 캐리어 박스
KR20000066115A (ko) 반도체 웨이퍼 캐리어 박스
JP2015170671A (ja) ウエハ収納方法、ウエハ収納装置およびウエハ取り出し方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1257000

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant