CN108471317B - 低功率本机振荡器产生 - Google Patents

低功率本机振荡器产生 Download PDF

Info

Publication number
CN108471317B
CN108471317B CN201810110690.4A CN201810110690A CN108471317B CN 108471317 B CN108471317 B CN 108471317B CN 201810110690 A CN201810110690 A CN 201810110690A CN 108471317 B CN108471317 B CN 108471317B
Authority
CN
China
Prior art keywords
divider
weighting
coupled
circuit
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810110690.4A
Other languages
English (en)
Other versions
CN108471317A (zh
Inventor
大卫·帕特里克·墨菲
科比·黄
胡曼·达拉比
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies General IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies General IP Singapore Pte Ltd filed Critical Avago Technologies General IP Singapore Pte Ltd
Publication of CN108471317A publication Critical patent/CN108471317A/zh
Application granted granted Critical
Publication of CN108471317B publication Critical patent/CN108471317B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0491—Circuits with frequency synthesizers, frequency converters or modulators

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)

Abstract

本申请案涉及低功率本机振荡器产生。用于使用谐波重组提供分数除法器/乘法器的电路可包含功率放大器、耦合到功率放大器的振荡器及耦合到振荡器的除法器。在一或多个实施方案中，除法器经配置以产生来自振荡器的谐波的一或多个相位以减少来自功率放大器的信号干扰。在一或多个实施方案中，除法器包含：除以M除法器，其中M为正整数；及跨导单元阵列，其耦合到除以M除法器的输出。在一或多个实施方案中，除法器包含耦合到跨导单元阵列的输出的电感器或滤波器。在一或多个实施方案中，振荡器包含逻辑门及与多级环形振荡器串联反馈耦合的电阻器‑电容器电路。振荡器可包含耦合到多级环形振荡器的除法器。

Description

低功率本机振荡器产生
相关申请案交叉参考
本申请案依据35U.S.C.§119主张来自2017年2月23日提出申请的标题为“低功率本机振荡器产生(LOW-POWER LOCAL OSCILLATOR GENERATION)”的美国临时专利申请案62/462,894的优先权权益，所述美国临时专利申请案以全文引用方式并入本文中。
技术领域
本说明一般来说涉及无线通信系统，且更特定来说但不排他地涉及低功率本机振荡器(LO)产生。
背景技术
用于无线系统的本机振荡器(LO)产生可经历沿着LO路径起源的信号降级及来自远程电组件的信号干扰。举例来说，到振荡器(OSC)的谐波中的功率放大器(PA)耦合可导致拉动。作为所述拉动的结果，压控振荡器(VCO)输出将不再为单个频调且将具有非所需频率分量。举例来说，发射器拉动致使VCO频率围绕其中心散布且将具有非所需边带。所述非所需频率分量可使发射器性能降级。LO路径中的传统分数除法器/乘法器可缓解PA到OSC拉动。然而，由分数除法器/乘法器在LO路径中进行的工作循环校正导致LO产生的性能降级。在其它例子中，用于基带处理的I/Q信号产生通常需要电阻器-电容器-电容器-电阻器(RCCR)电路实施方案。然而，关于在RCCR电路上观察到的输入信号及输入阻抗的电阻器-电容器(RC)衰减导致LO产生的进一步性能降级。
发明内容
在本发明的一个实施例中，揭示一种电路。所述电路包括：振荡器；除法器，其耦合到所述振荡器，所述除法器经配置以产生来自所述振荡器的谐波的一或多个相位；I/Q产生器，其耦合到所述除法器，所述I/Q产生器经配置以依据所述谐波产生多个相移时钟信号；频率转换电路，其经配置以将所述多个相移时钟信号转换到出站频率；及功率放大器，其经配置以发射所述经频率转换的时钟信号。
附图说明
在所附权利要求书中陈述本技术的某些特征。然而，出于阐释目的，在以下各图中陈述本技术的数个实施例。
图1是图解说明根据一或多个实施方案的无线通信系统的图式。
图2是图解说明根据一或多个实施方案的包含主机装置及相关联无线电设备的无线通信装置的图式。
图3是图解说明根据一或多个实施方案的图2中所图解说明的无线电设备的发射器部分的图式。
图4是图解说明根据一或多个实施方案的图2中所图解说明的无线电设备的发射器部分的图式。
图5是图解说明根据一或多个实施方案的如图4中所图解说明的发射器部分的传统分数除法器/乘法器的实例的图式。
图6是图解说明根据一或多个实施方案的多相位除法器的实例的图式。
图7A是图解说明根据一或多个实施方案的具有不相等加权的多相位除法器的实例的图式。
图7B是图解说明根据一或多个实施方案的具有相等加权的多相位除法器的实例的图式。
图8A是图解说明根据一或多个实施方案的耦合到有源带通滤波器的具有不相等加权的多相位除法器的实例的图式。
图8B是图解说明根据一或多个实施方案的耦合到有源带通滤波器的具有相等加权的多相位除法器的实例的图式。
图9是图解说明根据一或多个实施方案的传统I/Q产生电路的实例的图式。
图10A是图解说明根据一或多个实施方案的使用环形振荡器电路的I/Q产生电路的实例的图式。
图10B是图解说明根据一或多个实施方案的使用多相位环形振荡器电路的I/Q产生电路的实例的图式。
经包含以提供对本技术的进一步理解而且并入于本说明书中且构成本说明书的一部分的附件图解说明本技术的若干方面且与说明一起用于阐释本技术的原理。
具体实施方式
下文陈述的详细说明打算为对本技术的各种配置的说明且不打算表示其中可实践本技术的仅有配置。附图并入本文中且构成详细说明的一部分。出于提供对本技术的透彻理解的目的，详细说明包含具体细节。然而，所属领域的技术人员将清楚且明了，本技术不限于本文中所陈述的具体细节且可使用一或多个实施方案来实践。在一或多个例子中，以框图形式展示众所周知的结构及组件以避免使本技术的概念模糊。
发射器电路包含振荡器及耦合到所述振荡器的除法器，其中所述除法器经配置以产生来自所述振荡器的谐波的一或多个相位。所述发射器电路还包含耦合到所述除法器的I/Q产生器，其中所述I/Q产生器经配置以依据所述谐波产生多个相移时钟信号。所述发射器电路还包含经配置以将所述多个相移时钟信号转换到出站频率的频率转换电路。所述发射器电路还包含经配置以发射所述经频率转换的时钟信号的功率放大器。
图1是图解说明根据一或多个实施方案的无线通信系统100的图式。然而，并非所有所描绘组件可为必需的，且一或多个实施方案可包含图中未展示的额外组件。在不背离如本文中所陈述的权利要求书的范围的情况下可做出组件的布置及类型的变化。可提供额外组件、不同组件或更少组件。
无线通信系统100包含基站及/或接入点112、116、无线通信装置118到132及网络硬件组件134。应注意，可为路由器、交换机、桥接器、调制解调器或系统控制器的网络硬件134为无线通信系统100提供广域网连接142。进一步地应注意，无线通信装置118到132可为膝上型主机计算机118及126、个人数字助理主机120及130、个人计算机主机124及132及/或蜂窝式电话主机122及128。
无线通信装置122、123及124位于独立基本服务集(IBSS)区域109内且直接(例如，点对点)通信。在此配置中，无线通信装置122、123及124可仅彼此通信。为与无线通信系统100内的其它无线通信装置通信或为在无线通信系统100外侧通信，无线通信装置122、123及/或124可与基站或接入点112或116中的一者关联。
基站或接入点112、116分别位于基本服务集(BSS)区域111及113内，且经由局域网连接136、138以操作方式耦合到网络硬件134。此连接使基站或接入点112、116具备与无线通信系统100内的其它装置的连接性且经由WAN连接142提供与其它网络的连接性。为与BSS111及113内的无线通信装置118到132通信，基站或接入点112、116中的每一者具有相关联天线或天线阵列。在一或多个实施方案中，基站或接入点112与无线通信装置118及120以无线方式通信而基站或接入点116与无线通信装置126到132以无线方式通信。无线通信装置118到132可向特定基站或接入点112、116登记以从无线通信系统100接收服务。
根据一些实施方案，基站用于蜂窝式电话系统(例如，长期演进(LTE)、先进移动电话服务(AMPS)、数字AMPS、全球移动通信系统(GSM)、码分多址(CDMA)、区域多点分配系统(LMDS)、多信道多点分配系统(MMDS)、GSM演进增强型数据速率(EDGE)、通用分组无线业务(GPRS)、高速下行链路分组接入(HSDPA)、高速上行链路分组接入(HSUPA及/或其变化形式)及相似类型系统，而接入点用于家用或建筑物内无线网络(例如，IEEE 802.11、蓝牙(Bluetooth)、紫蜂(ZigBee)、任何其它类型的基于无线电频率的网络协议及/或其变化形式)。不管特定类型的通信系统，每一无线通信装置包含内置式无线电设备及/或耦合到无线电设备。
图2是图解说明包含主机装置202(例如，无线通信装置118到132)及相关联无线电设备260的无线通信装置200的图式。对于蜂窝式电话主机，无线电设备260为内置式组件。对于个人数字助理主机、膝上型主机及/或个人计算机主机，无线电设备260可为内置式组件或外部耦合式组件。然而，并非所有所描绘组件可为必需的，且一或多个实施方案可包含图中未展示的额外组件。在不背离如本文中所陈述的权利要求书的范围的情况下可做出组件的布置及类型的变化。可提供额外组件、不同组件或更少组件。
如所图解说明，主机装置202包含处理模块250、存储器252、无线电设备接口254、输入接口258及输出接口256。处理模块250经配置以执行可由主机装置202执行的存储于存储器275中的对应指令。举例来说，对于蜂窝式电话主机装置，处理模块250根据特定蜂窝式电话标准执行对应通信功能。
无线电设备接口254允许从无线电设备260接收数据且将数据发送到无线电设备260。对于从无线电设备260接收的数据(例如，入站数据)，无线电设备接口254将数据提供到处理模块250以用于进一步处理及/或路由到输出接口256。输出接口256提供与输出显示装置(例如显示器、监视器或扬声器)的连接性，使得可呈现所接收数据。无线电设备接口254还将数据从处理模块250提供到无线电设备260。处理模块250可经由输入接口258从输入装置(例如键盘、小键盘或麦克风)接收出站数据或产生数据自身。对于经由输入接口258接收的数据，处理模块250可对所述数据执行对应主机功能及/或经由无线电设备接口254将所述数据路由到无线电设备260。
无线电设备260包含主机接口262、数字基带(BB)接收器处理模块264、模/数转换器266、高通及低通滤波器模块268、中间频率(IF)混频降频转换级270、接收器滤波器模块271、低噪声放大器272、发射器/接收器交换机273、本机振荡模块274(其可至少部分地使用压控振荡器(VCO)来实施)、存储器275、数字BB发射器处理模块276、数/模转换器278、滤波/增益模块280、中间频率(IF)混频升频转换级282、功率放大器284、发射器滤波器模块285、信道带宽调整模块287及天线286。天线286可为如由Tx/Rx交换机模块273调节的被发射路径及接收路径共享的单个天线，或可包含用于发射路径及接收路径的单独天线。所述天线实施方案将取决于无线通信装置所符合的特定标准。
数字接收器处理模块264及数字发射器处理模块276与存储于存储器275中的操作指令组合来分别执行数字接收器功能及数字发射器功能。所述数字接收器功能包含但不限于数字中间频率到基带转换、解调制、星座解映射、解码及/或解扰。所述数字发射器功能包含但不限于加扰、编码、星座映射、调制及/或数字基带到IF转换。
数字接收器处理模块264及数字发射器处理模块276可使用共享处理装置、个别处理装置或多个处理装置来实施。此处理装置可为微处理器、微控制器、数字信号处理器、微型计算机、中央处理单元、现场可编程门阵列、可编程逻辑装置、状态机、逻辑电路、模拟电路、数字电路及/或基于操作指令而操纵信号(模拟及/或数字)的任何装置。
存储器275可为单个存储器装置或多个存储器装置。此存储器装置可为只读存储器、随机存取存储器、易失性存储器、非易失性存储器、静态存储器、动态存储器、快闪存储器及/或存储数字信息的任何装置。应注意，当处理模块264及/或276经由状态机、模拟电路、数字电路及/或逻辑电路实施其功能中的一或多者时，存储对应操作指令的存储器与包含所述状态机、模拟电路、数字电路及/或逻辑电路的电路嵌在一起。
在操作中，无线电设备260经由主机接口262从主机装置202接收出站数据294。主机接口262将出站数据294路由到数字发射器处理模块276，数字发射器处理模块276根据特定无线通信标准(例如，IEEE 802.11、蓝牙、紫蜂、WiMAX(微波存取全球互通)或任何其它类型的基于无线电频率的网络协议及/或其变化形式)处理出站数据294以产生出站基带信号296。出站基带信号296可为数字基带信号(例如，具有零IF)或数字低IF信号，其中低IF可在100kHz(千赫)到几MHz(兆赫)的频率范围内。
数/模转换器278将出站基带信号296从数字域转换到模拟域。滤波/增益模块280在将模拟信号提供到IF混频级282之前对所述信号的增益进行滤波及/或调整。IF混频级282基于由本机振荡模块274提供的发射器本机振荡283而将模拟基带或低IF信号转换为无线电频率(RF)信号。功率放大器284放大RF信号以产生出站RF信号298，由发射器滤波器模块285对出站RF信号298进行滤波。天线286将出站RF信号298发射到目标装置，例如基站、接入点及/或另一无线通信装置。
无线电设备260还经由天线286接收入站RF信号288，入站RF信号288由基站、接入点或另一无线通信装置发射。天线286经由Tx/Rx交换机273将入站RF信号288提供到接收器滤波器模块271，其中Rx滤波器271对入站RF信号288进行带通滤波。Rx滤波器271将经滤波RF信号提供到低噪声放大器272，低噪声放大器272放大入站RF信号288以产生经放大入站RF信号。低噪声放大器272将经放大入站RF信号提供到IF混频模块270，IF混频模块270基于由本机振荡模块274提供的接收器本机振荡281而将经放大入站RF信号直接转换为入站低IF信号或基带信号。降频转换模块270将入站低IF信号或基带信号提供到滤波/增益模块268。高通及低通滤波器模块268基于由信道带宽调整模块287提供的设定而对入站低IF信号或入站基带信号进行滤波以产生经滤波入站信号。
模/数转换器266将经滤波入站信号从模拟域转换到数字域以产生入站基带信号290，其中入站基带信号290将为数字基带信号或数字低IF信号，其中低IF通常将在100kHz到几MHz的频率范围内。数字接收器处理模块264基于由信道带宽调整模块287提供的设定而对入站基带信号290进行解码、解扰、解映射及/或解调制以根据正由无线电设备260实施的特定无线通信标准重获入站数据292。主机接口262经由无线电设备接口254将所重获入站数据292提供到主机装置202。
可使用一或多个集成电路来实施无线通信装置200。举例来说，可在第一集成电路上实施主机装置202，可在第二集成电路上实施数字接收器处理模块264、数字发射器处理模块276及存储器275，且可在第三集成电路上实施无线电设备260、较少天线286的剩余组件。替代地，可在单个集成电路上实施无线电设备260。作为再一实例，主机装置202的处理模块250以及数字接收器处理模块264及数字发射器处理模块276可为在单个集成电路上实施的共同处理装置。进一步地，可在单个集成电路上及/或在与处理模块250以及数字接收器处理模块264及数字发射器处理模块276的共同处理模块相同的集成电路上实施存储器252及存储器275。
可在各种通信系统内实施的无线通信装置200的各种实施例中的任一者可并入经由一个以上标准、协议或其它预定通信手段执行通信的功能性。举例来说，实施为单个通信装置的无线通信装置200可包含根据第一协议、第二协议及/或第三协议执行通信的功能性。这些各种协议可为WiMAX(微波存取全球互通)协议、符合无线局域网(例如，WLAN/WiFi)的协议(例如，例如802.11a、802.11b、802.11g、802.11n或802.11ac的IEEE(电气与电子工程师协会)802.11协议中的一者)、蓝牙协议或可借以实现无线通信的任何其它预定手段。
根据其中无线通信装置200内的无线电设备260可起始通信(例如，例如包)的发射的一些实施方案，无线电设备260内的某些组件(例如，功率放大器(PA)及/或任何其它组件，例如汲取相对高电流量的那些组件)可不合意地导致无线电设备260内的一或多个组件中的跳频。特定来说，无线电设备260内的一些组件可相对更易于受正在无线电设备260内执行的此类操作(例如，PA及/或例如汲取高电流的那些组件的任何其它组件的通电)不利影响。可受无线电设备260中的某些组件的通电或操作不利影响的无线电设备260中的组件的一个此类实例为无线电设备260中的压控振荡器(VCO)。举例来说，无线电设备260中的PA的通电可不幸地导致无线电设备260的发射路径的载波信号中的“频率尖峰”。在一些方面中，分数除法器耦合到VCO及PA以缓解来自沿着LO路径的PA的干扰。然而，传统分数除法器中的工作循环校正增加载波信号中的相位噪声。当无线电设备260操作时，工作循环校正的此相位噪声额外开销可不幸地导致通信(例如，包)由于其中的载波相位误差而在远程无线电设备内经不正确地解码。
图3图解说明根据一或多个实施方案的无线电设备260的发射器部分300。然而，并非所有所描绘组件可为必需的，且一或多个实施方案可包含图中未展示的额外组件。在不背离如本文中所陈述的权利要求书的范围的情况下可做出组件的布置及类型的变化。可提供额外组件、不同组件或更少组件。
发射器部分300包含同相(I)分量路径302及正交(Q)分量路径304以输出经升频转换RF信号306以用于经由天线286发射(图2)。发射器部分300还包含一或多个频率控制电路310(例如，锁相回路)。对于I分量路径302及Q分量路径304中的每一者，发射器部分300包含数/模转换器(DAC)312、低通滤波器(LPF)314及混频器316。发射器电路300进一步包含耦合到功率放大器330的功率放大器(PA)驱动器328。
在操作中，发射器部分300接收包含用于在相应路径(例如，I分量路径302及Q分量路径304)上进行处理的I分量信号及Q分量信号(例如，XBB,I(t)、XBB,Q(t))的出站信号。在这方面，所述出站信号可以基带频率(例如，1MHz)操作。I分量路径302及Q分量路径304可表示升频转换路径，其中I分量信号及Q分量信号经升频转换到比出站信号的频率大(或基本上大)的无线电频率。
由数/模转换器312将I分量信号及Q分量信号中的每一者从数字域转换到模拟域。继而，通过低通滤波器314对出站信号的模拟版本进行滤波以使存在于经定义带宽外侧的出站信号的相应分量的任何频率分量衰减。频率控制电路310各自产生使用混频器316与出站信号的经滤波版本混频(例如，经频率转换)的频率输出。在一或多个实施方案中，由I/Q产生器326将频率控制电路310的输出除以二以提供混频器316的升频转换效应。在这方面，频率控制电路310的输出可除以任何正整数以增加转换频率。在一些实施方案中，I/Q产生器326包含RCCR电路。
接着将混频器316的输出馈送到功率放大器驱动器328以用于出站信号的放大，然后输出到功率放大器330。功率放大器330输出经升频转换RF信号306，经升频转换RF信号306为用于经由天线286发射的出站信号的所得版本。
根据一些实施方案，频率控制电路310为基于受控式振荡器的输入时钟信号(例如，参考频率)与反馈时钟信号之间的相位差的闭环系统。频率控制电路310包含相位频率检测器(PFD)318、回路滤波器320、压控振荡器(VCO)322及频率除法器324。PFD 318经配置以检测输入时钟信号(例如，ref)与反馈时钟信号之间的相位及频率差，且基于反馈频率落后于还是领先于参考频率而产生侦测信号。
在一或多个实施方案中，PFD 318包含经配置以基于侦测信号而将电流驱动到回路滤波器320中或从回路滤波器320汲取电流的电荷泵(未展示)。举例来说，如果侦测信号具有增加反馈频率的指示，那么电荷泵驱动与所指示增加成比例的电流。相反地，如果侦测信号具有减小反馈频率的指示，那么电荷泵汲取与所指示减小成比例的电流。
回路滤波器320经配置以将侦测信号转换为用于偏置VCO 322的控制电压。回路滤波器320可经配置以从电荷泵移除突波且阻止电压过冲。在一或多个实施方案中，回路滤波器320为使在给定带宽外侧的频率分量衰减的低通滤波器。所述控制电压确定VCO322需要以较高频率还是较低频率操作，此影响反馈时钟信号的相位及频率。VCO 322经配置以接收控制电压信号206且产生输出频率信号。如果侦测信号指示增加，那么VCO频率增加。相反地，如果侦测信号指示减小，那么VCO频率减小。一旦输入时钟信号及反馈时钟信号具有相同相位及频率，VCO 322便稳定化。在这方面，当输入时钟信号与反馈时钟信号被对准时频率控制电路310被视为锁定的。
频率除法器324经配置以使高于参考频率的VCO频率(或反馈频率)增加某一整数倍数(例如，N)。也就是说，VCO频率等于N乘以输入时钟信号。因此，VCO 322的施加到PFD318的一个输入的反馈时钟信号被锁定到施加到PFD 318的另一输入的经分频时钟信号。
取决于实施方案，DAC 312、LPF 314、混频器316及PA驱动器328可集成到单个芯片或裸片(例如，无线电频率集成电路)上。集成到无线电频率集成电路上的组件可使用系统单芯片(SOC)来实施且经配置以提供标准化功率放大器驱动器输出，举例来说，以达成芯片外组件的可互换性。例如PA 330的芯片外组成零件可由各种第三方供应商供应且使用砷化镓(GaAs)来实施。为促进芯片外组件的可互换性，无线电频率集成电路及尤其PA驱动器328可经配置以与具有标准化阻抗的接口(未展示)一起操作。通过实例方式，PA驱动器328可经配置以与具有介于45欧姆与55欧姆之间的阻抗的接口耦合。
功率放大器及/或功率放大器驱动器可为产生不利地影响同一无线电设备中的一或多个组件的拉动效应的高电流汲取及/或高功率组件。根据一些实施方案，PA驱动器328及PA 330为在VCO 322上唤起此拉动效应的高电流汲取及/或高功率组件。所述拉动效应由来自PA驱动器328及/或PA 330的二阶非线性的拉动分量构成，所述拉动分量可与(XBB，1(t)+jXBB，Q(t))2*ejθ成比例，其中XBB,I(t)及XBB,Q(t)为基带信号分量，j为虚数单位，t为时间，且θ为VCO 322的瞬时相位。在一或多个方面中，无线电设备260包含其它高电流汲取及/或高功率组件。
图4是图解说明根据一或多个实施方案的图2中所图解说明的无线电设备260的发射器部分400的图式。然而，并非所有所描绘组件可为必需的，且一或多个实施方案可包含图中未展示的额外组件。在不背离如本文中所陈述的权利要求书的范围的情况下可做出组件的布置及类型的变化。可提供额外组件、不同组件或更少组件。
发射器部分400包含类似于图2及3中所论述的那些组件的具有相似功能性的组件。发射器部分400包含相位频率检测器(PFD)318、回路滤波器320、压控振荡器(VCO)322、频率除法器324、I/Q产生器326、混频器316、功率放大器330及电感器332。缺乏来自无线电设备260中的高电流汲取及/或高功率组件的任何拉动效应的发射器部分400在VCO 322的输出处产生单频调信号。在这方面，单频调信号存在于提供于发射器部分400中的组件的每一输出处。
发射器部分400还包含与VCO 322及I/Q产生器326串联的分数除法器/乘法器328。LO路径中的分数除法器/乘法器328消除PA到OSC拉动，因为分数除法器/乘法器328通常将载波信号除以分数(例如，3/4)使得功率放大器330不耦合到VCO 322的谐波中。
在操作中，VCO 322从致使VCO 322的频率增加或减小的回路滤波器320接收控制电压。VCO 322以中心频率ω0输出VCO频率信号(例如，fVCO)。在这方面，VCO频率信号可由ej ω0t近似地给出。VCO频率信号由I/Q产生器326调整，使得I/Q产生器326输出频率除以二，举例来说，VCO频率信号。I/Q产生器326输出可由
Figure BDA0001569126810000091
近似地给出。然后通过复合混频器316使I/Q产生器326输出与定义为e+jωmt的复合基带输入混频。混频器316的输出表示使I/Q产生器326输出移位ωm的经升频转换RF信号。如此，可在(ω0/2)+ωm处发现单个频调。如此，经升频转换RF信号可由ej(ω0/2+ωm)t近似地给出。PA 330经给出为二次函数(e.g.，α1()+α2()2+α3()3)。如此，从二阶非线性出现的PA 330的输出可由
Figure BDA0001569126810000101
近似地给出，其中α为给定常数，j为虚数单位，ω0为中心频率，且ωm为频率偏移。如此，可在ω0+2ωm处发现单个频调。
图5是图解说明根据一或多个实施方案的如图4中所图解说明的发射器部分的传统分数除法器/乘法器328的实例的图式。然而，并非所有所描绘组件可为必需的，且一或多个实施方案可包含图中未展示的额外组件。在不背离如本文中所陈述的权利要求书的范围的情况下可做出组件的布置及类型的变化。可提供额外组件、不同组件或更少组件。
LO路径中的传统分数除法器/乘法器组件已消除及/或缓解PA到OSC拉动，其中PA(例如，330)耦合到VCO 322的一或多个谐波中，从而导致不合意拉动。分数除法器/乘法器328通常使用除法器502、工作循环校正电路504及混频器506来实施。如图5中所展示，除法器502耦合到VCO 322的输出，且可经配置以使用预定分数(例如，3/4)对VCO输出322做除法。尽管除法器502用图片展示为除以四，但在不背离本发明的范围的情况下除法器502可取决于实施方案而将输入频调信号除以任何任意数。
然而，分数除法器/乘法器328的此实施方案可导致工作循环校正电路504的相位噪声额外开销且可利用处于负载点的电感器508，因此导致沿着LO路径的性能降级。在一些例子中，通过除法器502及工作循环校正电路504观察到的相移也可导致性能降级。举例来说，输入频调信号可跨越频谱以不合意谐波的形式相移。在波形510中，不合意谐波以在处于大约5.4GHz的合意谐波(例如，处于1.8GHz、9GHz及9+GHz的谐波)周围的多个频率出现。工作循环校正电路504还消耗显著量的电力，因此导致发射器部分的进一步性能降级。
图6是图解说明根据一或多个实施方案的多相位除法器600的实例的图式。然而，并非所有所描绘组件可为必需的，且一或多个实施方案可包含图中未展示的额外组件。在不背离如本文中所陈述的权利要求书的范围的情况下可做出组件的布置及类型的变化。可提供额外组件、不同组件或更少组件。
在一或多个实施方案中，分数除法器/乘法器600安置于LO路径上，其中分数除法器/乘法器包含除法器602及加权单元604阵列。向加权单元604阵列的每一单元馈送来自除法器602的相应LO信号。分数除法器/乘法器600可在一些实施方案中安置于无线电设备260的发射器部分300中，或在其它实施方案中安置于无线电设备260的接收器部分中。
除法器602可为除以M除法器，其中M为正整数。除以M除法器602可产生2*M个相位。除法器602的多个相位可用于重建任何谐波(例如，(n/M)*Fvco，其中n为任一整数)。分数除法器600的此实施方案帮助消除对工作循环校正电路及混频器的需要，减少输入(例如，Fvco)上的负载，可能消除对电感器的需要，可能减少电流，且不存在归因于除法器600中的任何相移所致的性能降级。
加权单元604阵列经配置以使用指派给加权单元中的每一者的加权产生谐波的一或多个相位。在一或多个实施方案中，加权单元604阵列中的每一者配置有相对于彼此的跨导增益。也就是说，加权单元阵列中的每一者具有相当于Gx＝kcos(2πnx/M)的跨导加权，其中x为表示所需信号的整数倍数的整数，M为所采用的LO相位的数目，n为任一整数，且k为确定加权单元的有效跨导的任意常数。在一些方面中，常数k具有大致为10的值。在一些方面中，多个加权单元的加权及位布置基于n及M值。
假定跨导加权产生经加权电流信号，则未使与所需信号(即，非所需谐波阻止程序)的谐波倍数对应的所述电流信号通过。这是因为加权致使有效跨导针对与所需信号对应的谐波为基本上大的且针对与非所需信号对应的谐波为零。
在一或多个实施方案中，加权单元阵列可包含不相等加权，其中至少两个加权单元应用不同加权。在一或多个实施方案中，加权单元阵列可包含相等(或相同)加权，其中每一加权单元应用相同加权。不相等加权与相等加权之间的GM电流效率大约为相同效率(例如，65％对63％)。
在一或多个实施方案中，任选电感器606与加权单元阵列的输出串联电耦合。可采用电感器606来以其它频率移除非所需信号中的任一者。
在一或多个实施方案中，可用有源带通滤波器替换在加权单元阵列的输出处的任选电感器606以减少布局区域。所述有源带通滤波器可为宽带类型I锁相回路(PLL)。所述有源带通滤波器可适用于加权单元阵列的相等加权或不相等加权实施方案。
图7A是图解说明根据一或多个实施方案的具有不相等加权的多相位除法器700的实例的图式。由于图6中所描述的特征类似于图7A的特征，因此将参考图7A仅描述各图之间的差异。多相位除法器700包含加权单元之间的不相等加权布置，其中某些单元具有7的加权且其它单元具有10的加权。在一些方面中，输出电感器606跨越加权单元的输出经耦合以在多相位除法器700的输出处进一步抑制如在波形702中观察到的任何非所需谐波(例如，9GHz)。LO信号取决于n及M值而布置在某些位位置处。举例来说，在图7A中，第一加权单元群集(cluster)接收位位置0、5及2，而第二加权单元群集接收位位置4、1及6。
图7B是图解说明根据一或多个实施方案的具有相等加权的多相位除法器710的实例的图式。由于图6中所描述的特征类似于图7B的特征，因此将参考图7B仅描述各图之间的差异。多相位除法器710包含其中加权单元中的每一者具有10的加权的相等加权布置。加权单元中的每一者接收与图7A的位位置类似的位位置。在一些方面中，输出电感器606跨越加权单元的输出经耦合以在多相位除法器710的输出处进一步抑制如在波形712中观察到的任何非所需谐波(例如，1.8GHz、9GHz、9+GHz)。由于多相位除法器710的相等加权方案而在波形712中观察到额外非所需信号。
图8A是图解说明根据一或多个实施方案的耦合到有源带通滤波器的具有不相等加权的多相位除法器800的实例的图式。由于图6中所描述的特征类似于图8A的特征，因此将参考图8A仅描述各图之间的差异。多相位除法器800包含加权单元之间的不相等加权布置，其中某些单元具有7的加权且其它单元具有10的加权。加权单元中的每一者接收与图7A的位位置类似的位位置。代替电感器606，多相位除法器800包含有源带通滤波器802，有源带通滤波器802进一步抑制如在波形804中观察到的处于在所需信号外侧的谐波(例如，9GHz)的非所需信号。在不背离本发明的范围的情况下，有源带通滤波器802可为允许所需信号以特定频率通过的带通滤波器或任何其它类型的滤波器。
图8B是图解说明根据一或多个实施方案的耦合到有源带通滤波器的具有相等加权的多相位除法器810的实例的图式。由于图6中所描述的特征类似于图8B的特征，因此将参考图8B仅描述各图之间的差异。多相位除法器810包含其中加权单元中的每一者具有10的加权的相等加权布置。加权单元中的每一者接收与图7A的位位置类似的位位置。多相位除法器810还包含有源带通滤波器812，有源带通滤波器812进一步抑制如在波形814中观察到的处于在所需信号外侧的谐波(例如，1.8GHz、9GHz、9+GHz)的非所需信号。由于多相位除法器810的相等加权方案而在波形814中观察到额外非所需信号。
图9是图解说明根据一或多个实施方案的传统I/Q产生电路326的实例的图式。然而，并非所有所描绘组件可为必需的，且一或多个实施方案可包含图中未展示的额外组件。在不背离如本文中所陈述的权利要求书的范围的情况下可做出组件的布置及类型的变化。可提供额外组件、不同组件或更少组件。
传统I/Q产生电路(例如，326)可采用RCCR电路。在图9中，从包含与输入(例如，FIN)串联耦合且耦合到第一电容器的第一可变电阻器的第一路径产生同相(I)分量。所述第一电容器耦合到接地且耦合到第一输出驱动器。从包含与输入串联耦合且耦合到第二可变电阻器的第二电容器的第二路径产生正交(Q)分量。所述第二可变电阻器耦合到接地且耦合到第二输出驱动器。
这些RCCR电路可具有数个缺点，例如1)利用由电阻器及电容器支配的大布局区域，2)I/Q准确度为频率的函数借此使调谐成为必需，3)输入阻抗为电阻式的借此将不合意负载放置到先前级，及4)可观察到输入信号的RC衰减多达3dB，借此需要缓冲器来将信号传回到轨到轨摆动振幅值，此需要额外功率。
图10A是图解说明根据一或多个实施方案的使用环形振荡器电路1002的I/Q产生电路1050的实例的图式。然而，并非所有所描绘组件可为必需的，且一或多个实施方案可包含图中未展示的额外组件。在不背离如本文中所陈述的权利要求书的范围的情况下可做出组件的布置及类型的变化。可提供额外组件、不同组件或更少组件。
I/Q产生电路1000包含与电阻器1006串联耦合的逻辑门1004及与电阻器1006串联耦合的电容器1008。I/Q产生电路1000还包含与电容器1008串联耦合且经由反馈路径耦合到逻辑门1004的输入的环形振荡器1002。环形振荡器1002包含彼此串联连接的多个反相器，其中反相器中的每一者的输出产生多个相移时钟信号中的一者。环形振荡器1002可经配置以依据输入到逻辑门1004的参考信号产生多个相移时钟信号，其中从环形振荡器1002的相应输出分接出I/Q信号。在一或多个实施方案中，相移时钟信号以(360/M)度的间隔输出，其中M为正整数。在一些方面中，环形振荡器1002的输出经缓冲以具有往回上升一直到电压轨的输出电压。
在一些方面中，I/Q产生电路1000表示宽带类型I PLL。采用宽带类型I PLL来提供大带宽以抑制沿着LO路径的环形振荡器噪声。举例来说，如果电阻器1006的值是相对大的且电容器1008的电容相对较小，那么I/Q产生电路1000将在具有较小所需区域的情况下为相对较嘈杂的。另一方面，如果电阻器1006的值是相对小的且电容器1008的电容相对较大，那么I/Q产生电路1000将在具有较大所需区域的情况下为相对较安静的。采用宽带类型IPLL可提供优于传统I/O产生电路的数个优点，包含但不限于较小布局区域、经改进I/Q准确度(因为其独立于频率)、相位噪声与电流之间的经改进折中及经减小负载阻抗(因为输入阻抗为纯电容的)。
图10B是图解说明根据一或多个实施方案的使用多相位环形振荡器电路的I/Q产生电路1050的实例的图式。由于图10A中所描述的特征类似于图10B的特征，因此将参考图10B仅描述各图之间的差异。I/Q产生电路1050可在一些实施方案中安置于无线电设备260的发射器部分300中，或在其它实施方案中安置于无线电设备260的接收器部分中。
I/Q产生电路1050包含耦合到电阻器1006、电容器1008且耦合到多级环形振荡器1052的逻辑门1004(例如，XOR)。在一些实施方案中，I/Q产生电路1050包含在串联连接的反相器中的最后一个反相器的输出与逻辑门1004的输入之间的反馈路径中的除法器电路1054。在一些实施方案中，I/Q产生电路1050包含在串联连接的反相器中的最后一个反相器的输出与逻辑门1004的输入之间的反馈路径中的乘法器电路。
在一或多个实施方案中，电路1050可通过增加级(多级环形振荡器1052)的数目(M)而产生任何数目个相位，其中M为任一整数。举例来说，4级环形振荡器可以90度间隔产生4相位输出，然而8级环形振荡器可以45度间隔产生8相位输出。
由例如专用集成电路(ASIC)或现场可编程门阵列(FPGA)的一或多个集成电路执行一或多个实施方案。在一或多个实施方案中，此些集成电路执行存储于电路自身上的指令。术语“集成电路”或“半导体装置”可包含但不限于：设计工具输出文件，其作为囊括集成电路或半导体装置的总体物理设计的二进制代码；数据文件，其编码有表示集成电路或半导体装置、经封装集成电路或半导体装置或未经封装裸片的总体物理设计的代码。所述数据文件可包含集成电路或半导体装置的元件、这些元件的互连及那些元件的定时特性(包含元件的寄生现象)。
如本文中所使用，术语“芯片”、“裸片”、“集成电路”、“半导体装置”可在这些术语可在电子器件领域中互换地使用时适用于本技术。关于芯片，功率、接地及各种信号可经由物理导电连接耦合在其与其它电路元件之间。此连接点可称为输入、输出、输入/输出(I/O)、端子、线、引脚、垫、端口、接口或类似变体及组合。尽管可借助于电导体形成芯片之间的连接，但芯片及其它电路元件可替代地借助于(但不限于)光学、机械、磁性、静电及电磁接口来耦合。
在晶圆代工厂及无晶圆厂公司的半导体工业环境中，晶圆代工厂开发、规定且提供设计者用以实施其设计的物理结构。晶圆代工厂将制造服务提供给许多无晶圆厂半导体公司，但为了有益地操作，其必须优化其制造过程以实现高合格率。此些优化通常需要对可通过特定制造过程产生的各种结构施加限制。晶圆代工厂通常提供打算涵盖宽广范围的电路应用的有限晶体管结构集合。
本文中所描述的各种说明性块、元件、组件及方法可经实施为电子硬件。各种说明性块、元件、组件及方法一般已就其功能性来说在上文进行描述。此功能性是否实施为硬件取决于特定应用及强加于总体系统的设计约束。所属领域的技术人员可针对每一特定应用以变化方式实施所描述功能性。在不背离本技术的范围的情况下，各种组件及块可全部以不同方式来布置(例如，以不同次序经布置或以不同方式经分割)。
可使用编码一或多个指令的有形计算机可读存储媒体(或一或多个类型的多个有形计算机可读存储媒体)部分地或完全地实现在本发明的范围内的实施方案。有形计算机可读存储媒体还可本质上为非暂时性的。
计算机可读存储媒体可为可由通用或专用计算装置(包含能够执行指令的任何处理电子器件及/或处理电路)读取、写入或以其它方式存取的任何存储媒体。举例来说，在不具有限制的情况下，计算机可读媒体可包含任何易失性半导体存储器，例如RAM、DRAM、SRAM、T-RAM、Z-RAM及TTRAM。计算机可读媒体还可包含任何非易失性半导体存储器，例如ROM、PROM、EPROM、EEPROM、NVRAM、闪存、nvSRAM、FeRAM、FeTRAM、MRAM、PRAM、CBRAM、SONOS、RRAM、NRAM、赛道存储器、FJG及Millipede存储器。
进一步地，电脑可读存储媒体可包含任何非半导体存储器，例如光碟存储器、磁碟存储器、磁带、其它磁性存储装置或能够存储一或多个指令的任何其它媒体。在一些实施方案中，有形计算机可读存储媒体可直接耦合到计算装置，而在其它实施方案中，有形计算机可读存储媒体可间接耦合到计算装置，例如，经由一或多个有线连接、一或多个无线连接或其任何组合。
指令可为可直接执行的或可用于发展可执行指令。举例来说，指令可实现为可执行或非可执行机器代码或实现为呈可经编译以产生可执行或非可执行机器代码的高阶语言的形式的指令。进一步地，指令还可实现为或可包含数据。计算机可执行指令还可以任一格式来组织，包含例程、子例程、程序、数据结构、对象、模块、应用程序、小程序、功能等。如所属领域的技术人员所认识到，包含但不限于指令的数目、结构、顺序及组织的细节可在不使根本逻辑、功能、处理及输出变化的情况下显著变化。
所属领域的技术人员将了解，本文中所描述的各种说明性块、模块、元件、组件、方法及算法可实施为电子硬件、计算机软件或两者的组合。为图解说明硬件与软件的此可互换性，各种说明性块、模块、元件、组件、方法及算法一般已就其功能性来说在上文进行描述。此功能性是实施为硬件还是软件取决于特定应用及强加于总体系统的设计约束。所属领域的技术人员可针对每一特定应用以变化方式实施所描述功能性。在不背离本技术的范围的情况下，各种组件及块可全部以不同方式来布置(例如，以不同次序经布置，或以不同方式经分割)。
应理解，所揭示的过程中的框的任何特定次序或层次是对示范性方法的图解说明。基于设计偏好，应理解，可重新布置所述过程中的框的特定次序或层次，或执行所有所图解说明的框。可同时执行所述框中的任何框。在一或多个实施方案中，多任务及并行处理可为有利的。此外，上文所描述的实施例中的各种系统组件的分离不应被理解为在所有实施例中需要此类分离，且应理解，所描述程序组件及系统一般可共同集成于单个软件产品中或封装到多个软件产品中。
如本文中所使用，短语先前一系列物项“中的至少一者”借助用以将所述物项中的任一者分开的术语“及”或“或”修饰作为整体的列表，而非列表的每一成员(即，每一物项)。短语“…中的至少一者”不需要选择所列举的每一物项中的至少一者；而是，所述短语允许包含所述物项中的任一者中的至少一者及/或所述物项的任一组合中的至少一者及/或所述物项中的每一者中的至少一者的含义。通过实例方式，短语“A、B及C中的至少一者”或“A、B或C中的至少一者”各自是指仅A、仅B或仅C；A、B及C的任一组合；及/或A、B及C中的每一者中的至少一者。
谓语“经配置以”、“可操作以”及“经编程以”不暗示主语的任何特定有形或无形修改，而是打算互换地使用。在一或多个实施方案中，处理器经配置以监测且控制操作或组件还可意味处理器经编程以监测且控制操作或处理器可操作以监测且控制操作。同样地，处理器经配置以执行代码可被解释为处理器经编程以执行代码或可操作以执行代码。
例如“方面”的短语并不暗示此方面对于本技术为必要的或此方面适用于本技术的所有配置。与方面有关的揭示内容可适用于所有配置或者一或多个配置。方面可提供揭示内容的一或多个实例。例如“方面”的短语可指一或多个方面且反之亦然。例如“实施例”的短语并不暗示此实施例对于本技术为必要的或此实施例适用于本技术的所有配置。与实施例有关的揭示内容可适用于所有实施例或者一或多个实施例。实施例可提供揭示内容的一或多个实例。例如“实施例”的短语可指一或多个实施例且反之亦然。例如“配置”的短语不暗示此配置对于本技术为必要的或此配置适用于本技术的所有配置。与配置有关的揭示内容可适用于所有配置或者一或多个配置。配置可提供揭示内容的一或多个实例。例如“配置”的短语可指一或多个配置且反之亦然。
本文中使用词语“示范性”意指“用作实例、例子或图解说明”。在本文中描述为“示范性”的任一实施例不必理解为较其它实施例为优选或有利的。此外，就在说明或权利要求书中使用术语“包含”、“具有”等来说，此术语打算以类似于术语“包括”在“包括”用作权利要求中的过渡词时所解释的意义的方式为包含性。
所属领域的技术人员已知的或后来知晓的在本发明通篇描述的各种方面的要素的所有结构及功能等效物明确地以引用的方式并入本文中且打算由权利要求书囊括。此外，本文中所揭示的任何事物不打算奉献给公众，不管此揭示内容是否在权利要求书中明确陈述。不依据35U.S.C.§112的条款第六段解释权利要求元素，除非使用短语“用于…的构件”来明确地陈述所述元素，或在方法权利要求的情形中使用“用于…的步骤”来陈述所述元素。
提供前面的描述以使得所属领域的技术人员能够实践本文中所描述的各种方面。所属领域的技术人员将容易明了对这些方面的各种修改，且本文中所定义的通用原理可应用于其它方面。因此，权利要求书不打算限制于本文中所展示的方面，而是将被授予与语言权利要求一致的完全范围，其中除非如此具体陈述，否则以单数形式对元件的提及不打算意指“一者或仅一者”，而是“一或多者”。除非另有具体陈述，否则术语“一些”是指一或多个。男性(例如，他)的代词包含女性及中性(例如，她及它)且反之亦然。标题及子标题(如果存在)仅为了方便而使用且不限制本发明。

Claims (12)

1.一种电路，其包括：
振荡器；
除法器，其耦合到所述振荡器，所述除法器经配置以产生来自所述振荡器的谐波的一或多个相位；
I/Q产生器，其耦合到所述除法器，所述I/Q产生器经配置以依据所述谐波产生多个相移时钟信号；
频率转换电路，其经配置以将所述多个相移时钟信号转换到出站频率；及
功率放大器，其经配置以放大经频率转换的所述时钟信号，
其中所述除法器包括：
除以M除法器，其中M为所采用的本机振荡器相位的数目；及
加权单元阵列，其耦合到所述除以M除法器的输出且经配置以使用指派给所述加权单元阵列中的每一加权单元的加权产生所述谐波的所述一或多个相位，且其中所述加权对应于由Gx＝k cos(2πNx/M)限定的跨导增益，其中x为表示所需信号的整数倍数的整数，N为任意整数，且k为与所述跨导增益相关联的任意常数。
2.根据权利要求1所述的电路，其中所述除法器包括：
电感器，其耦合到所述加权单元阵列的输出。
3.根据权利要求1所述的电路，其中所述除法器包括：滤波器，其耦合到所述加权单元阵列的输出。
4.根据权利要求1所述的电路，其中所述I/Q产生器包括：
逻辑门；
电阻器-电容器电路，其与所述逻辑门串联耦合；及
多级环形振荡器，其与所述电阻器-电容器电路串联耦合。
5.根据权利要求4所述的电路，其中所述I/Q产生器包括：
除法器，其耦合到所述多级环形振荡器且耦合到所述逻辑门，所述除法器经配置以产生来自所述多级环形振荡器的输出的若干个相位。
6.一种谐波重组电路，其包括：
除法器；及
多个加权单元，其耦合到所述除法器且经配置以使用指派给所述多个加权单元中的每一者的加权产生谐波的一或多个相位，其中所述加权对应于由Gx＝k cos(2πNx/M)限定的跨导增益，其中x为表示所需信号的整数倍数的整数，M为所采用的本机振荡器相位的数目，N为任意整数，且k为与所述跨导增益相关联的任意常数。
7.根据权利要求6所述的谐波重组电路，其进一步包括与所述多个加权单元的输出串联耦合的电感器。
8.根据权利要求6所述的谐波重组电路，其中所述多个加权单元的所述加权及位布置是基于所述N值及所述M值。
9.根据权利要求6所述的谐波重组电路，其中所述加权针对所述多个加权单元中的至少两者是不同的。
10.根据权利要求6所述的谐波重组电路，其中所述多个加权单元中的每一者具有相同加权。
11.根据权利要求6所述的谐波重组电路，其进一步包括耦合到所述多个加权单元的输出的带通滤波器。
12.根据权利要求11所述的谐波重组电路，其中所述带通滤波器包括宽带类型I锁相回路。
CN201810110690.4A 2017-02-23 2018-02-05 低功率本机振荡器产生 Active CN108471317B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762462894P 2017-02-23 2017-02-23
US62/462,894 2017-02-23
US15/799,878 US10644681B2 (en) 2017-02-23 2017-10-31 Low-power local oscillator generation
US15/799,878 2017-10-31

Publications (2)

Publication Number Publication Date
CN108471317A CN108471317A (zh) 2018-08-31
CN108471317B true CN108471317B (zh) 2020-12-04

Family

ID=63168118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810110690.4A Active CN108471317B (zh) 2017-02-23 2018-02-05 低功率本机振荡器产生

Country Status (2)

Country Link
US (1) US10644681B2 (zh)
CN (1) CN108471317B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10374588B2 (en) * 2016-10-31 2019-08-06 Mediatek Inc. Quadrature clock generating mechanism of communication system transmitter
US10461723B2 (en) * 2017-11-30 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Full range realignment ring oscillator
US10348358B1 (en) * 2018-05-21 2019-07-09 Amazon Technologies, Inc. Transceivers with dual power amplifiers for wireless communications
US11601156B2 (en) * 2020-07-06 2023-03-07 Mediatek Inc. Apparatus and methods for improved transmit power
US11689226B2 (en) * 2021-03-19 2023-06-27 U-Blox Ag Methods and apparatus for transmitting signals
US20220407544A1 (en) * 2021-06-22 2022-12-22 Intel Corporation Radio communication circuit with radio frequency quadrature generation

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4091335A (en) * 1976-12-13 1978-05-23 Texas Instruments Incorporated Phase locked loop using current controlled ring oscillator
US5180994A (en) * 1991-02-14 1993-01-19 The Regents Of The University Of California Differential-logic ring oscillator with quadrature outputs
US5561398A (en) * 1995-05-16 1996-10-01 National Semiconductor Corporation LC-tuned voltage controlled ring oscillator
CN101453209A (zh) * 2007-12-05 2009-06-10 摩比俄斯微系统公司 时钟、频率参考和其它参考信号产生器
CN102301587A (zh) * 2009-02-02 2011-12-28 高通股份有限公司 集成压控振荡器电路
WO2017023479A1 (en) * 2015-08-04 2017-02-09 Qualcomm Incorporated Local oscillator signal generation circuit with harmonic current rejection

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990025790A (ko) * 1997-09-18 1999-04-06 이계철 다중궤환 루프 링발진기 및 그 지연셀
US6486830B1 (en) * 1999-08-26 2002-11-26 Toshiba Tec Kabushiki Kaisha Directional antenna apparatus
US6987966B1 (en) * 1999-10-21 2006-01-17 Broadcom Corporation Adaptive radio transceiver with polyphase calibration
JP4357538B2 (ja) * 2007-03-07 2009-11-04 株式会社日立製作所 半導体集積回路装置
US8165538B2 (en) * 2008-06-25 2012-04-24 Skyworks Solutions, Inc. Systems and methods for implementing a harmonic rejection mixer
US8237485B2 (en) * 2010-07-08 2012-08-07 Quintic Holdings System and method for multiple-phase clock generation
JP2015043536A (ja) * 2013-08-26 2015-03-05 株式会社東芝 分数分周回路及び送信機
US10200188B2 (en) * 2016-10-21 2019-02-05 Kandou Labs, S.A. Quadrature and duty cycle error correction in matrix phase lock loop
US10374588B2 (en) * 2016-10-31 2019-08-06 Mediatek Inc. Quadrature clock generating mechanism of communication system transmitter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4091335A (en) * 1976-12-13 1978-05-23 Texas Instruments Incorporated Phase locked loop using current controlled ring oscillator
US5180994A (en) * 1991-02-14 1993-01-19 The Regents Of The University Of California Differential-logic ring oscillator with quadrature outputs
US5561398A (en) * 1995-05-16 1996-10-01 National Semiconductor Corporation LC-tuned voltage controlled ring oscillator
CN101453209A (zh) * 2007-12-05 2009-06-10 摩比俄斯微系统公司 时钟、频率参考和其它参考信号产生器
CN102301587A (zh) * 2009-02-02 2011-12-28 高通股份有限公司 集成压控振荡器电路
WO2017023479A1 (en) * 2015-08-04 2017-02-09 Qualcomm Incorporated Local oscillator signal generation circuit with harmonic current rejection

Also Published As

Publication number Publication date
CN108471317A (zh) 2018-08-31
US20180241379A1 (en) 2018-08-23
US10644681B2 (en) 2020-05-05

Similar Documents

Publication Publication Date Title
CN108471317B (zh) 低功率本机振荡器产生
US9007131B2 (en) Integrated circuit with calibrated pulling effect correction
TWI474629B (zh) 無表面聲波接收器
US20110299576A1 (en) Polar-based rf receiver
US8452241B2 (en) Enhanced granularity operational parameters adjustment of components and modules in a multi-band, multi-standard communication device
US6941116B2 (en) Linearization technique for phase locked loops employing differential charge pump circuitry
US8749318B2 (en) Enhanced polar modulator for transmitter
US12124289B2 (en) Multi-phase signal generation
USRE43160E1 (en) High speed differential signaling logic gate and applications thereof
US10454509B2 (en) Communication circuit including a transmitter
JP6594457B2 (ja) 電圧制御発振器の制御されたミューティングおよび出力増減
WO2019231774A1 (en) Dual voltage controlled oscillator circuits for a broadband phase locked loop for multi-band millimeter-wave 5g communication
TWI485995B (zh) 可攜式計算裝置
KR102098944B1 (ko) 무선 센서 디바이스에서 로컬 발진기 신호들 생성
WO2019231771A1 (en) Broadband phase locked loop for multi-band millimeter-wave 5g communication
CN103780227B (zh) 本地振荡源产生器与相关通信系统及本地振荡源产生方法
Cafaro et al. Software‐Defined Transceivers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20181019

Address after: Singapore Singapore

Applicant after: Annwa high tech Limited by Share Ltd

Address before: Singapore Singapore

Applicant before: Avago Technologies Fiber IP Singapore Pte. Ltd.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant