CN108463053A - 一种pcb板设计方法及pcb板 - Google Patents

一种pcb板设计方法及pcb板 Download PDF

Info

Publication number
CN108463053A
CN108463053A CN201810385212.4A CN201810385212A CN108463053A CN 108463053 A CN108463053 A CN 108463053A CN 201810385212 A CN201810385212 A CN 201810385212A CN 108463053 A CN108463053 A CN 108463053A
Authority
CN
China
Prior art keywords
pad
pcb board
layer
size
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810385212.4A
Other languages
English (en)
Other versions
CN108463053B (zh
Inventor
马菲菲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Goertek Optical Technology Co Ltd
Original Assignee
Goertek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goertek Inc filed Critical Goertek Inc
Priority to CN201810385212.4A priority Critical patent/CN108463053B/zh
Publication of CN108463053A publication Critical patent/CN108463053A/zh
Application granted granted Critical
Publication of CN108463053B publication Critical patent/CN108463053B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明公开了一种PCB板设计方法及PCB板,涉及PCB板设计技术领域,此方法如下:根据待焊接元件上的不同管脚在多层PCB板上设计各管脚所对应的焊盘,将与尺寸不同的各管脚相对应的各焊盘分别设置在PCB板的不同走线铜层上,并且与尺寸最小的管脚相对应的焊盘设置在表层,与尺寸最大的管脚相对应的焊盘离表层最远;位于外层的走线铜层及绝缘层上与位于内层的焊盘相对应的位置均设有用于裸露该焊盘的开孔。本发明一种PCB板设计方法及PCB板,有效消除可能因多层PCB板上大的焊盘上锡膏太多引起的元件虚焊,提高SMT的可靠性,提高了产品良率。

Description

一种PCB板设计方法及PCB板
技术领域
本发明属于PCB板设计技术领域,特别涉及一种PCB板设计方法及PCB板。
背景技术
现在电子产品向轻薄化发展,更新换代速度也在加块,功能要求越来越丰富,电子器件的封装也越来越小,封装形式也越来越丰富,一些封装的管脚大小不均,有些还带有一个较大的管脚。通常情况下元件都是以SMT方式安装在多层PCB板上的,如图1所示,多层PCB板是一种常规设计、具有多层内层电路板的多层PCB板,每层电路板包括走线铜层1和绝缘层2。如图2所示,而多层PCB板上的焊盘3也都是设计在多层PCB板的表面层上(上表面层或下表面层)。如图3所示,在SMT时,下锡量与钢网厚度、钢网开口大小、印刷机参数设置、刮刀压力、印刷速度等因素有关。在钢网厚度、印刷机参数设置、刮刀压力、印刷速度等因素不变的情况下,钢网开口增大N倍时,从这个开口漏下去的锡膏5量不止增加N倍,因此有大管脚的元件4在SMT时由于有某一大管脚的存在(管脚大则多层PCB板上对应的焊盘3也大)会导致对应多层PCB板上的大的焊盘3上的锡膏5量比同元件其他的焊盘3单位面积上的锡膏5相对多,即大的焊盘3上的锡膏5高度会大于最小焊盘3上的锡膏5高度,超出的高度值为D1,当钢网厚度、印刷机参数设置、刮刀压力、印刷速度等因素一定的情况下,D1会随焊盘3的大小变化,因高度值D1的存在导致此类型的封装比其他的封装形式的封装更容易发生虚焊的情况。当然我们可以从改变钢网厚度、钢网开口大小、开口方式、调整印刷机参数等方面优化此类元件4的焊接,但这些方案始终未能有效地改善虚焊问题,而且最终浪费了大量的时间、浪费了大量的人力,增加了产品成本。
发明内容
针对以上缺陷,本发明的第一个目的是提供一种PCB板设计方法,该方法有效消除可能因多层PCB板上大焊盘上锡太多引起的元件虚焊,提高SMT的可靠性,改善因多层PCB板设计导致存在虚焊及气泡问题,降低了生产成本,提高了产品良率。
基于同样的发明构思,本发明的第二个目的是提供一种PCB板,该PCB板改善元件焊接时存在虚焊及气泡问题,降低了生产成本,提高了产品良率。
为实现上述第一个目的,本发明的技术方案是:
一种PCB板设计方法,此方法如下:
根据待焊接元件上的不同管脚在多层PCB板上设计各管脚所对应的焊盘,将与尺寸不同的各所述管脚相对应的各所述焊盘分别设置在所述PCB板的不同走线铜层上,并且与尺寸最小的管脚相对应的焊盘设置在表层,与尺寸最大的管脚相对应的焊盘离表层最远;位于外层的所述走线铜层及绝缘层上与位于内层的所述焊盘相对应的位置均设有用于裸露该所述焊盘的开孔。
作为优选,设位于内层的所述焊盘与所述PCB板表层之间的垂直距离为D2,该所述焊盘上的锡膏与位于表层上的所述焊盘上的锡膏之间的厚度差为D1,则满足90%D1≤D2≤D1。
作为优选,若所述开孔的尺寸大于相应的所述焊盘的尺寸,则所述开孔的边缘到所述焊盘边缘的水平距离小于等于0.1mm。
作为优选,所述开孔的边缘到所述焊盘边缘的水平距离等于0.1mm。
作为优选,若所述开孔的尺寸小于相应的所述焊盘的尺寸,所述开孔的边缘到所述焊盘边缘的水平距离小于等于所述焊盘的相应边长的2%。
作为优选,所述D2等于所述D1。
为实现上述第二个目的,本发明的技术方案是:
一种PCB板,所述PCB板由一种PCB板设计方法制得。
采用了上述技术方案后,本发明的有益效果是:
由于本发明一种PCB板设计方法,此方法如下:根据待焊接元件上的不同管脚在多层PCB板上设计各管脚所对应的焊盘,将与尺寸不同的各管脚相对应的各焊盘分别设置在PCB板的不同走线铜层上,并且与尺寸最小的管脚相对应的焊盘设置在表层,与尺寸最大的管脚相对应的焊盘离表层最远;位于外层的走线铜层及绝缘层上与位于内层的焊盘相对应的位置均设有用于裸露该焊盘的开孔。将大的焊盘设置在内层,从而尺寸不同的焊盘的锡膏上表面基本上处于一个水平面上,所以有效消除元件虚焊,提高了产品良率。
由于D的取值为0.1mm,便于设备进行挖除工作,同时也避免元件在SMT时锡膏流到第n层电路板的绝缘层上。
由于D2等于D1,则大焊盘上锡膏与最小焊盘上锡膏的相对高度差值为零,更有效保证消除元件虚焊问题。
由于本发明的PCB板由一种PCB板设计方法制得,从而可以改善元件焊接时存在虚焊及气泡问题,降低了生产成本,提高了产品良率。
综上,本发明一种PCB板设计方法及PCB板解决了目前多层PCB板在SMT时,因元件的管脚大小不均,容易出现虚焊的问题。本发明一种PCB板设计方法及PCB板,有效消除可能因多层PCB板上大焊盘上锡膏太多引起的元件虚焊,提高SMT的可靠性,改善因多层PCB板设计导致存在虚焊及气泡问题,降低了生产成本,提高了产品良率。
附图说明
图1是现有技术中多层PCB板的结构示意图;
图2是现有技术中焊盘在多层PCB板上表面层电路板的结构示意图;
图3是现有技术中元件焊接在多层PCB板上的机构示意图;
图4是本发明一种PCB板设计方法的流程图;
图5是本发明一种PCB板的结构示意图;
图6是元件焊接到本发明一种PCB板的结构示意图;
图中:1-走线铜层,2-绝缘层,3-焊盘,4-元件,5-锡膏。
具体实施方式
下面结合附图和实施例,进一步阐述本发明。
如图4、图5和图6所示,一种PCB板设计方法,此方法如下:
根据待焊接元件4上的不同管脚在多层PCB板上设计各管脚所对应的焊盘3,将与尺寸不同的各管脚相对应的各焊盘3分别设置在PCB板的不同走线铜层1上,并且与尺寸最小的管脚相对应的焊盘3设置在表层,与尺寸最大的管脚相对应的焊盘3离表层最远;位于外层的走线铜层1及绝缘层2上与位于内层的焊盘3相对应的位置均设有用于裸露该焊盘3的开孔。其中表层是指多层PCB板的上表层或下表层。内层是指大的焊盘3所在的层,外层是指内层到表层之间的层以及表层。
此方法的具体实施步骤如下:
步骤一,根据待焊接元件4上的不同管脚在多层PCB板上设计各管脚所对应的焊盘3;
步骤二,将与尺寸不同的各管脚相对应的各焊盘3分别设置在PCB板的不同走线铜层1上,并且与尺寸最小的管脚相对应的焊盘3设置在表层,与尺寸最大的管脚相对应的焊盘3离表层最远,设位于内层的焊盘3与PCB板表层之间的垂直距离为D2,该焊盘3上的锡膏5与位于表层上的焊盘3上的锡膏5之间的厚度差为D1,则满足90%D1≤D2≤D1;
步骤三,位于外层的走线铜层1及绝缘层2上与位于内层的焊盘3相对应的位置均开设用于裸露该焊盘3的开孔,若开孔的尺寸大于相应的焊盘3的尺寸,则开孔的边缘到焊盘3边缘的水平距离小于等于0.1mm;若开孔的尺寸小于相应的焊盘3的尺寸,开孔的边缘到焊盘3边缘的水平距离小于等于焊盘3的相应边长的2%。
此方法的具体实施例为:
实施例一:
步骤一,根据待焊接元件4上的不同管脚在多层PCB板上设计各管脚所对应的焊盘3;
步骤二,将与尺寸不同的各管脚相对应的各焊盘3分别设置在PCB板的不同走线铜层1上,并且与尺寸最小的管脚相对应的焊盘3设置在表层,与尺寸最大的管脚相对应的焊盘3离表层最远,设位于内层的焊盘3与PCB板表层之间的垂直距离为D2,该焊盘3上的锡膏5与位于表层上的焊盘3上的锡膏5之间的厚度差为D1,则满足90%D1≤D2≤D1,本实施例中优选D1等于D2,则内层的焊盘3上锡膏5与表层的焊盘3上锡膏5的相对高度差值为零,更有效保证消除元件4虚焊问题;
步骤三,位于外层的走线铜层1及绝缘层2上与位于内层的焊盘3相对应的位置均开设用于裸露该焊盘3的开孔,且开孔的尺寸大于相应的焊盘3的尺寸,开孔的边缘到焊盘3边缘的水平距离小于等于0.1mm,本实施例中优选开孔的边缘到焊盘3边缘的水平距离等于0.1mm,则便于设备进行挖除工作,同时也避免元件4在SMT时锡膏5流到第n层电路板的绝缘层2上。
实施例二:
本实施方式与实施例一基本相同,不同之处在于:
步骤三,位于外层的走线铜层1及绝缘层2上与位于内层的焊盘3相对应的位置均开设用于裸露该焊盘3的开孔,且开孔的尺寸小于相应的焊盘3的尺寸,开孔的边缘到焊盘3边缘的水平距离小于等于焊盘3的相应边长的2%。
本发明一种PCB板设计方法,通过将大的焊盘3垂直方向移到多层PCB板内层,D2来抵消D1,使大的焊盘3上的锡膏5高度不至于高出太多,有效消除因大的焊盘3上锡膏5太多引起的元件4虚焊,提高SMT的可靠性,改善因多层PCB板设计导致存在虚焊及气泡问题,降低了生产成本,提高了产品良率。
如图5和图6所示,一种PCB板由上述任一实施例的一种PCB板设计方法制得,由于PCB板由上述实施例的方法制得,从而改善元件焊接时存在虚焊及气泡问题,降低了生产成本,提高了产品良率。
本发明不局限于上述具体的实施方式,本领域的普通技术人员从上述构思出发,不经过创造性的劳动,所做出的种种变换,均落在本发明的保护范围之内。

Claims (7)

1.一种PCB板设计方法,其特征在于,根据待焊接元件上的不同管脚在多层PCB板上设计各管脚所对应的焊盘,将与尺寸不同的各所述管脚相对应的各所述焊盘分别设置在所述PCB板的不同走线铜层上,并且与尺寸最小的管脚相对应的焊盘设置在表层,与尺寸最大的管脚相对应的焊盘离表层最远;位于外层的所述走线铜层及绝缘层上与位于内层的所述焊盘相对应的位置均设有用于裸露该所述焊盘的开孔。
2.根据权利要求1所述的一种PCB板设计方法,其特征在于,设位于内层的所述焊盘与所述PCB板表层之间的垂直距离为D2,该所述焊盘上的锡膏与位于表层上的所述焊盘上的锡膏之间的厚度差为D1,则满足90%D1≤D2≤D1。
3.根据权利要求2所述的一种PCB板设计方法,其特征在于,若所述开孔的尺寸大于相应的所述焊盘的尺寸,则所述开孔的边缘到所述焊盘边缘的水平距离小于等于0.1mm。
4.根据权利要求3所述的一种PCB板设计方法,其特征在于,所述开孔的边缘到所述焊盘边缘的水平距离等于0.1mm。
5.根据权利要求2所述的一种PCB板设计方法,其特征在于,若所述开孔的尺寸小于相应的所述焊盘的尺寸,所述开孔的边缘到所述焊盘边缘的水平距离小于等于所述焊盘的相应边长的2%。
6.根据权利要求2所述的一种PCB板设计方法,其特征在于,所述D2等于所述D1。
7.一种PCB板,其特征在于,所述PCB板由权利要求1至6任一项所述的一种PCB板设计方法制得。
CN201810385212.4A 2018-04-26 2018-04-26 一种pcb板设计方法及pcb板 Active CN108463053B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810385212.4A CN108463053B (zh) 2018-04-26 2018-04-26 一种pcb板设计方法及pcb板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810385212.4A CN108463053B (zh) 2018-04-26 2018-04-26 一种pcb板设计方法及pcb板

Publications (2)

Publication Number Publication Date
CN108463053A true CN108463053A (zh) 2018-08-28
CN108463053B CN108463053B (zh) 2020-02-18

Family

ID=63236082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810385212.4A Active CN108463053B (zh) 2018-04-26 2018-04-26 一种pcb板设计方法及pcb板

Country Status (1)

Country Link
CN (1) CN108463053B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110493954A (zh) * 2019-08-28 2019-11-22 成都傅立叶电子科技有限公司 一种qfn器件内埋pcb结构及其制作方法
CN112492755A (zh) * 2020-11-02 2021-03-12 江西旭昇电子有限公司 一种无铅喷锡板微小防焊定义焊盘的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184817A (ja) * 2000-12-12 2002-06-28 Shindo Denshi Kogyo Kk Tabテープキャリアの製造法
CN102543765A (zh) * 2012-01-13 2012-07-04 迈普通信技术股份有限公司 一种贴片元器件焊盘设计方法、焊盘结构及印刷电路板
CN102984883A (zh) * 2012-10-22 2013-03-20 广东欧珀移动通信有限公司 一种避免元件虚焊的结构和方法
CN103731983A (zh) * 2012-10-15 2014-04-16 三星电机株式会社 印刷电路板及其制造方法
US20150195912A1 (en) * 2014-01-08 2015-07-09 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Substrates With Ultra Fine Pitch Flip Chip Bumps
CN205622982U (zh) * 2016-05-26 2016-10-05 京东方科技集团股份有限公司 一种封装图案及印刷电路板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184817A (ja) * 2000-12-12 2002-06-28 Shindo Denshi Kogyo Kk Tabテープキャリアの製造法
CN102543765A (zh) * 2012-01-13 2012-07-04 迈普通信技术股份有限公司 一种贴片元器件焊盘设计方法、焊盘结构及印刷电路板
CN103731983A (zh) * 2012-10-15 2014-04-16 三星电机株式会社 印刷电路板及其制造方法
CN102984883A (zh) * 2012-10-22 2013-03-20 广东欧珀移动通信有限公司 一种避免元件虚焊的结构和方法
US20150195912A1 (en) * 2014-01-08 2015-07-09 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Substrates With Ultra Fine Pitch Flip Chip Bumps
CN205622982U (zh) * 2016-05-26 2016-10-05 京东方科技集团股份有限公司 一种封装图案及印刷电路板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110493954A (zh) * 2019-08-28 2019-11-22 成都傅立叶电子科技有限公司 一种qfn器件内埋pcb结构及其制作方法
CN110493954B (zh) * 2019-08-28 2024-03-22 成都傅立叶电子科技有限公司 一种qfn器件内埋pcb结构及其制作方法
CN112492755A (zh) * 2020-11-02 2021-03-12 江西旭昇电子有限公司 一种无铅喷锡板微小防焊定义焊盘的制作方法

Also Published As

Publication number Publication date
CN108463053B (zh) 2020-02-18

Similar Documents

Publication Publication Date Title
TWI466607B (zh) 具有內埋元件的電路板及其製作方法
CN206851157U (zh) 一种阻焊开窗结构、印刷电路板及电子设备
CN108684155B (zh) 印制电路板中埋入电阻的方法
CN101815404A (zh) 印刷电路板高频混压工艺
US7662694B2 (en) Capacitor having adjustable capacitance, and printed wiring board having the same
Niittynen et al. Reliability of ICA attachment of SMDs on inkjet-printed substrates
CN103945657B (zh) 一种在印制电路板上制作铜柱的方法
CN105578778A (zh) 一种单面局部电镀厚金pcb的制作方法
CN105764270A (zh) 一种具有整板电金及金手指表面处理的pcb的制作方法
CN108463053A (zh) 一种pcb板设计方法及pcb板
CN110944452A (zh) 高性能细线路柔性电路板阻抗控制方法
TWI609612B (zh) 電路板鋼網印刷方法
CN107734877B (zh) 一种柔性线路板及其激光制备工艺
CN101581757A (zh) 测试系统及测试方法
CN206525017U (zh) 防溢胶电路板
CN109548307B (zh) 一种碳油板及其制备方法
CN102196668A (zh) 电路板制作方法
CN102082335A (zh) 基于线路板工艺的usb插接件及其制作工艺流程
CN203691754U (zh) 基于多种样品的合拼板
CN108347829A (zh) 防连锡的电路板及其制造方法
CN104703399A (zh) 电路板及其制作方法
CN104981097A (zh) 金手指的加工方法和金手指电路板
CN105916315A (zh) 一种hdi印刷电路板的制作方法
CN201805023U (zh) 基于线路板工艺的usb插接件
CN202573249U (zh) 一种pcb丝印装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201014

Address after: 261031 north of Yuqing street, east of Dongming Road, high tech Zone, Weifang City, Shandong Province (Room 502, Geer electronic office building)

Patentee after: GoerTek Optical Technology Co.,Ltd.

Address before: 261031 Dongfang Road, Weifang high tech Industrial Development Zone, Shandong, China, No. 268

Patentee before: GOERTEK Inc.

TR01 Transfer of patent right