CN108445819A - 一种抗闩锁效应单片机系统 - Google Patents

Abstract

本发明公开了一种抗闩锁效应单片机系统，涉及电子技术领域，该系统中的电源电路设计从电源的选择到电源滤波设计方法，消除电源方面引起的单片机闩锁外部触发风险；时钟电路设计从时钟频率的选择到时钟电路布局方法，消除高频时钟信号方面引起的单片机闩锁外部触发风险；复位电路设计采用“光触发”机制设计的复位电路，具备“共电源”与“隔离电源”应用兼容性，使电源检测与泄流通道及时联动，有效避免由复位信号引起的单片机闩锁触发风险；高优先级的中断与泄流通道及时联动，保障数据安全，有序关断输出端口，有效瓦解单片机闩锁效应的外部形成条件；行之有效的I/O端口应用方法，消除I/O端口方面引起的单片机闩锁外部触发风险。

Description

一种抗闩锁效应单片机系统

技术领域

本发明涉及电子技术领域，尤其是一种抗闩锁效应单片机系统。

背景技术

CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)工艺的低功耗、无比例逻辑设计以及较大的噪声容限等优点使得其成为数字电路、模拟电路以及在同一芯片上构成模拟、数字混合电路的首选技术。但CMOS结构所固有的寄生双极型晶体管在某些条件触发下会被激活，形成正反馈，产生闩锁，导致IC(integrated circuit,集成电路)电路出现故障，造成数据或逻辑状态改变、数据丢失，严重时甚至会烧毁芯片，导致电路永久失效。

目前的IC版图工艺设计已基本可以避免芯片自身闩锁发生的几率,当前业界公认为，闩锁的产生主要还是来自于外部条件的触发，即电路应用方面。公认的容易引起IC闩锁的外部触发条件主要有：外界信号或者噪声干扰特别是芯片I/O(Input/Output，输入/输出)引脚处的信号翻转、I/O引脚电压超过器件供电电压或低于地电压、I/O引脚上的电压或电流变化太快、器件电源引脚上出现浪涌或跌落等因素。现代CMOS电路，尤其是以嵌入式控制为代表的各类微处理器应用呈几何式增长，在样机调试和系统应用过程中，经常会出现软件跑飞、数据丢失、参数改变等各类错误现象，解决这类问题时，排除软件本身错误，由于实际应用电路和外部环境的多样化和复杂性，很多工程师在采取了相当多的上面所述避免引起闩锁的措施后，仍然会存在问题。

发明内容

本发明人针对上述问题及技术需求，提出了一种抗闩锁效应单片机系统，该系统从系统电源、时钟、复位、I/O端口等多方面采取措施，有效避免外部条件引起的单片机闩锁触发风险。

本发明的技术方案如下：

一种抗闩锁效应单片机系统，该系统包括单片机、时钟电路、电源电路、复位电路以及输入信号处理电路；

时钟电路包括依次串联的第一电容、晶体振荡器和第二电容，该串联电路的两端相连，第一电容和晶体振荡器的公共端连接单片机的XTAL1引脚，晶体振荡器和第二电容的公共端连接单片机的XTAL2引脚，第一电容和第二电容的公共端连接直流稳压电源地；

电源电路包括直流稳压电源和滤波电路，滤波电路包括依次串联的第三电容、滤波电感和第四电容，该串联电路的两端相连，第三电容和滤波电感的公共端作为滤波电路的输入端连接直流稳压电源，滤波电感和第四电容的公共端作为滤波电路的输出端连接单片机的VCC引脚，第三电容和第四电容的公共端连接单片机的GND引脚并接直流稳压电源地；

复位电路包括一阶复位电路、电源检测电路和泄流通道，一阶复位电路包括第一复位元件和第二复位元件，第一复位元件连接直流稳压电源、另一端连接第二复位元件，第二复位元件的另一端连接直流稳压电源地；电源检测电路和泄流通道之间通过光耦相连，电源检测电路包括第五电容、第一二极管和光耦内部的发光二极管，第一二极管的阳极与发光二极管的阴极分别连接检测电源，第五电容的正极、第一二极管的阴极分别与发光二极管的阳极相连，第五电容的负极接检测电源地；泄流通道包括光耦内部的光敏三极管和一阶复位电路中的第二复位元件，光敏三极管的发射极连接直流稳压电源地、集电极连接第一复位元件和第二复位元件的公共端，第一复位元件和第二复位元件的公共端还连接单片机的RST引脚，第一复位元件和第二复位元件的公共端还连接CMOS缓冲器的输入端，CMOS缓冲器的输出端连接单片机的外部中断；其中，第一复位元件为复位电阻、第二复位元件为复位电容，或者，第一复位元件为复位电容、第二复位元件为复位电阻；

输入信号处理电路包括第一电阻、第二电阻、第六电容、第三电阻、第四电阻和比较器，第一电阻的一端连接输入信号、另一端分别连接第二电阻、第六电容以及比较器的正向输入端，第二电阻的另一端连接直流稳压电源，第六电容的另一端连接直流稳压电源地，第三电阻的一端连接直流稳压电源、另一端连接第四电阻，第四电阻的另一端连接直流稳压电源地，第三电阻和第四电阻的公共端连接比较器的负向输入端并提供基准电压，比较器的输出端连接单片机的信号输入端。

其进一步的技术方案为，直流稳压电源由市电处理形成，市电经过变压处理得到低电压电源，低电压电源经过整流处理得到直流电源，直流电源经过稳压处理得到直流稳压电源；

当直流稳压电源的输出变化滞后市电的输出变化的时长未达到预设时长时，检测电源为直流稳压电源，检测电源地为直流稳压电源地；

当直流稳压电源的输出变化滞后市电的输出变化的时长达到预设时长时，检测电源为直流电源，检测电源地为直流电源地。

其进一步的技术方案为，市电经过开关电源得到直流稳压电源；

或者，市电依次经过变压器和线性电源后得到直流稳压电源，变压器包括屏蔽层且屏蔽层接地，变压器的次级包括若干个绕组构成电源回路，各个电源回路不共地。

其进一步的技术方案为，时钟电路的时钟频率为测算频率加上预设余量所确定的频率，测算频率为根据单片机系统完成实时事件的最少时间所计算得到的频率。

其进一步的技术方案为，当单片机系统进行PCB布线时，时钟电路中的晶体振荡器靠近单片机且晶体振荡器的外壳接地，时钟电路外部使用地线包围且时钟电路下面不布设其他信号线。

其进一步的技术方案为，当单片机为低电平复位单片机时，一阶复位电路中的第一复位元件为复位电阻、第二复位元件为复位电容，复位电容的正极连接复位电阻、负极连接直流稳压电源地，复位电阻的另一端连接直流稳压电源，一阶复位电路形成一阶积分复位电路；

当单片机为高电平复位单片机时，一阶复位电路中的第一复位元件为复位电容、第二复位元件为复位电阻，复位电容的正极连接直流稳压电源、负极连接复位电阻，复位电阻的另一端连接直流稳压电源地，一阶复位电路形成一阶微分复位电路。

其进一步的技术方案为，单片机的输入信号和输出信号采用光耦元件进行隔离传输；单片机的一个TTL端口至多驱动8个TTL端口或10个CMOS端口，单片机的一个CMOS端口至多驱动2个TTL端口或20个CMOS端口；单片机闲置的引脚置为输出，或通过上拉电阻连接直流稳压电源，或通过下拉电阻连接直流稳压电源地。

本发明的有益技术效果是：

本申请公开的抗闩锁效应单片机系统包括单片机外部的电源电路设计、时钟电路设计、复位电路设计以及I/O端口设计，从系统电源、时钟、复位、I/O端口等多方面采取措施，有效避免外部条件引起的单片机闩锁触发风险：从电源的选择到电源滤波设计方法，消除电源方面引起的单片机闩锁外部触发风险；从时钟频率的选择到时钟电路布局方法，消除高频时钟信号方面引起的单片机闩锁外部触发风险；采用“光触发”机制设计的复位电路，具备“共电源”与“隔离电源”应用兼容性，使电源检测与泄流通道及时联动，有效避免由复位信号引起的单片机闩锁触发风险；高优先级的中断与泄流通道及时联动，保障数据安全，有序关断输出端口，有效瓦解单片机闩锁效应的外部形成条件；行之有效的I/O端口应用方法，消除I/O端口方面引起的单片机闩锁外部触发风险。

附图说明

图1是本申请公开的抗闩锁效应单片机系统的总体设计方案示意图。

图2是电源电路设计中的滤波电路的电路图。

图3是时钟电路设计中的时钟电路的电路图。

图4是电源电路、时钟电路和单片机的位置安排和布线示意图。

图5是现有的单片机复位电路的电路图。

图6是图5所示的复位电路的工作特性图。

图7是现有的单片机的另一种复位电路的电路图。

图8是复位电路设计中的复位电路的电路图。

图9是I/O端口设计中的输入信号处理电路的电路图。

具体实施方式

下面结合附图对本发明的具体实施方式做进一步说明。

本申请公开了一种抗闩锁效应单片机系统，该系统从电源电路设计、时钟电路设计、复位电路设计以及I/O端口设计等多方面采取措施来避免外部条件引起的单片机闩锁触发风险，其总体设计方案如图1所示，本申请分别对这四个方面进行介绍：

一、电源电路设计

随着半导体技术的发展和便携式应用需求的增加，目前的单片机产品工作电压范围更宽(通常1.8V～6V)，耗电更少(通常小于30mA)。某些设计者容易产生误解，对供给单片机的电源要求不严格。实际上，数据手册里所提供的工作电流只是平均值，在极端情况下，比如单片机的所有I/O口同时改变状态，将使电源输出产生很大波动，瞬间尖峰可达数百毫安。因此，本申请采用如下方法设计电源电路：

电源电路部分主要包括直流稳压电源VCC和滤波电路，其中，直流稳压电源VCC由市电处理形成，市电经过变压处理得到低电压电源VB，低电压电源VB经过整流处理得到直流电源VZ，直流电源VZ经过稳压处理得到直流稳压电源VCC，形成直流稳压电源VCC的过程中：

(1)必须提供功率充沛、幅值稳定的直流电源VZ；

(2)如果有成熟的开关电源设计把握或者可以买到合适的开关电源，则市电直接经过开关电源得到直流稳压电源VCC；

(3)如果没有成熟的开关电源设计把握、又买不到合适的开关电源，则采用传统的“变压器+线性电源”方式，市电依次经过变压器和线性电源后得到直流稳压电源VCC；在这种方式中，变压器定制或选购时要带有屏蔽层且屏蔽层引出的屏蔽端子接地；变压器的次级应根据系统对电源的的要求选择多个绕组构成电源回路，各个电源回路不能工地。

得到的直流稳压电源VCC通过图2所示的滤波电路，滤波电路包括依次串联的第三电容C3、滤波电感L1和第四电容C4，该串联电路的两端相连，第三电容C3和滤波电感L1的公共端作为滤波电路的输入端连接直流稳压电源VCC，滤波电感L1和第四电容C4的公共端作为滤波电路的输出端作为电源连接单片机的VCC引脚(主电源引脚)，本申请为了区分，以+V表示单片机的VCC引脚，该滤波电路可有效吸收直流稳压电源VCC中的尖峰脉冲信号，消除电源方面引起的单片机闩锁外部触发风险，第三电容C3和第四电容C4的公共端连接单片机的GND引脚(接地引脚)并接直流稳压电源。

二、时钟电路设计

本申请采用的时钟电路的电路图请参考图3，该时钟电路包括依次串联的第一电容C1、晶体振荡器X1和第二电容C2，该串联电路的两端相连，第一电容C1和晶体振荡器X1的公共端连接单片机的XTAL1引脚，晶体振荡器X1和第二电容C2的公共端连接单片机的XTAL2引脚，第一电容C1和第二电容C2的公共端连接直流稳压电源地。

该时钟电路在满足单片机系统功能要求的前提下，应当尽量降低时钟频率，有助于提高单片机抗闩锁效应性能，本申请确定时钟频率的方法如下：

(1)首先列出所有需要处理的事件的实时时间，如中断和定时等；

(2)测算单片机完成这些实时时间所需的时间，确认完成这些实时时间单片机系统所允许的最少时间；

(3)根据确定得到的时间测算得到所需的时钟频率，该时钟频率即为测算频率；

(4)在测算频率的基础上增加预设余量，即得到单片机系统的时钟频率，该预设余量可以自定义，比如设定在测算频率的基础上再增加20％～30％即为时钟频率。

由于时钟电路的高频特性，在单片机系统进行PCB(Printed Circuit Board，印刷电路板)布线时，应采用如下方法：

(1)晶体振荡器尽可能靠近单片机，引线要短；

(2)尽可能用地线包围时钟电路；

(3)晶体振荡器外壳接地；

(4)时钟电路下面不布设其他信号线。

以市场常用的性价比最高的DIP(Dual In-line Package)封装MCS51系列单片机为例，其电源电路和时钟电路在PCB布局和布线时所采用的位置安排和布线示意图请参考图4。

三、复位电路设计

目前常用的传统的单片机复位电路如图5所示，复位电阻R₀与复位电容CR串联，串联电路的一端接直流稳压电源VCC、另一端接直流稳压电源地，复位电阻R₀与复位电容CR的公共端连接单片机的RST引脚，如图5所示的复位电路的工作波形图如图6所示，当系统通电时，直流稳压电源VCC通过复位电阻R₀主要对复位电容CR充电，产生复位信号，此时单片机尚未进入工作状态，而在电源掉电时，复位电容CR的放电直接冲击单片机的RST引脚，由图6可以看出，电源通断电时，单片机RST引脚(复位引脚)上的电压变化符合引起单片机闩锁的外部触发条件特征。针对这种问题，现有的一种改进做法是在复位电阻R₀两端并联了二极管D₀，如图7所示，虽然图7示出的复位电路在图5所示的复位电路中增加了二极管放电回路，但受制于电源的下降特性，仍然不能避开针对单片机RST引脚的放电，当系统连续快速通断电时，这种冲击就会变得频繁起来，成为导致单片机闩锁的重要触发因素。

为了解决这一问题，本申请设计了一种新的复位电路，本申请中的复位电路主要包括三个部分：一阶复位电路、电源检测电路和泄流通道，电源检测电路和泄流通道之间通过光耦U2相连，上述各部分电路之间通过信号线相连，具体描述如下：

(1)、一阶复位电路

需要说明的是，该一阶复位电路可以认为即为图5示出复位电路，因此一阶复位电路中的复位电阻R₀和复位电容CR采用与图5相同的标记，一阶复位电路包括第一复位元件和第二复位元件，第一复位元件连接直流稳压电源VCC、另一端连接第二复位元件，第二复位元件的另一端连接直流稳压电源地。其中，第一复位元件为复位电阻R₀、第二复位元件为复位电容CR，或者，第一复位元件为复位电容CR、第二复位元件为复位电阻R₀。具体的：

当单片机为低电平复位单片机时，第一复位元件为复位电阻R₀、第二复位元件为复位电容CR，复位电容CR的正极连接复位电阻R₀、负极连接直流稳压电源地，复位电阻R₀的另一端连接直流稳压电源VCC，一阶复位电路形成一阶积分复位电路，本申请以这一情况为例进行说明，复位电路的电路图请参考图8。

当单片机为高电平复位单片机时，一阶复位电路中的第一复位元件为复位电容CR、第二复位元件为复位电阻R₀，复位电容CR的正极连接直流稳压电源、负极连接复位电阻R₀，复位电阻R₀的另一端连接直流稳压电源VCC，一阶复位电路形成一阶微分复位电路，在图8所示的电路图的基础上，本领域技术人员可以明确得到这种情况下的复位电路的电路图，本申请不再赘述。

(2)、电源检测电路

电源检测电路包括第五电容C5、第一二极管D1和光耦U2内部的发光二极管，第一二极管D1的阳极与发光二极管的阴极分别连接检测电源V₀，第五电容C5的正极、第一二极管D1的阴极分别与发光二极管的阳极相连，第五电容C5的负极接检测电源地。

(3)、泄流通道

泄流通道包括光耦U2内部的光敏三极管和一阶复位电路中的第二复位元件，光敏三极管的发射极连接直流稳压电源地、集电极连接第一复位元件和第二复位元件的公共端。第一复位元件和第二复位元件的公共端还连接单片机的RST引脚，第一复位元件和第二复位元件的公共端还连接CMOS缓冲器U3的输入端，CMOS缓冲器U3的输出端连接单片机的外部中断，该外部中断通常设置为优先级最高，可形成与中断联动的抗闩锁单片机复位电路。

在本申请的复位电路中，复位电阻R₀、复位电容CR和光耦U2内部的光敏三极管的集电极连接在一起，中间不经过任何缓冲器，直接连接至单片机的RST引脚，采用“光触发”机制，将电源检测和泄流通道联动起来，当电源掉电时，单片机复位引脚端的电荷直接通过泄流通道释放，最大程度减少对单片机复位引脚的冲击而容易导致CMOS型单片机进入闩锁状态的可能。以CMOS缓冲器U3所接入的单片机中断(假设为I0)设置为下降沿触发、优先级设置为最高为例。整个复位电路在系统通断电时的工作过程如下：

直流稳压电源VCC上电时，由于复位电容CR充电时的暂态效应，在复位电容CR正极的电压初始电位等于直流稳压电源地，经过一定时间的延迟，复位电容CR充电完成，在此过程中，复位电容CR正极的电压逐渐变为高电平，利用这个过程为单片机提供复位信号，在此过程中，单片机处于复位过程、尚未进入工作状态，CMOS缓冲器U3输出端为低电平，中断I0不起作用。在此过程中，延迟时间的长短取决于复位电阻R₀和复位电容CR的取值，其具体取值可根据设计对象的功能要求来确定延迟时间，R₀*CR被称为时间常数。

通电正常工作过程中，电源检测电路中的第一二极管D1正向导通，光耦U2内部的发光二极管由于是反向通电、不导通，因此光耦U2内部的光敏三极管也不导通，泄流通道处于断路状态，不影响一阶复位电路工作，单片机正常工作，此时CMOS缓冲器U3输出端为高电平，在此过程中，中断I0也不起作用。同时电源检测电路中的检测电源V₀通过第一二极管D1对第五电容C5充电蓄能，充电完成后，第五电容C5正极电压等于检测电源V₀。

当检测电源V₀掉电时，检测电源V₀的电压降低，此时电源检测电路中的第五电容C5正极电压高于检测电源V₀电压，第一二极管D1成了反向通电、不导通，光耦U2内部的发光二极管正向导通，第五电容C5储存的电能通过发光二极管向检测电源V₀释放形成电流，从而触发光耦U2内部的光敏三极管导通，泄流通道闭合，一阶复位电路中的复位电容CR储存的电能通过光敏三极管形成近乎直接对地的放电，从而避免了复位电容CR放电对单片机RST引脚的冲击。同时随着泄流通道的导通，CMOS缓冲器U3从高电平转为低电平，也即会产生一个下降沿，此时单片机立即进入中断I0处理进程，在此进程中，程序首先立刻保存所有运行数据，其次按序关断所有输出端口，也就是说，赶在直流稳压电源VCC真正跌落之前，中断I0与泄流通道及时联动，按序完成数据的保存和输出端口关断工作，避免了突然断电复位造成的数据丢失以及所有输出端口突然一起关断对CMOS电路造成的冲击，在一定程度上有效瓦解了闩锁效应外部条件的形成。

对于其中的检测电源V₀，其含义如下：如上所述，市电依次经过变压、整流和稳压后得到直流稳压电源VCC，其中稳压环节通常包含三端稳压器或其他形式的开关稳压技术，一般都有大量电容，因此当市电发生掉电时，直流稳压电源VCC往往要滞后市电数毫秒甚至秒级时间才开始跌落：

当直流稳压电源VCC的输出变化滞后市电的输出变化的时长未达到预设时长时，该预设时长为自定义取值，通常在滞后毫秒以下时，说明电源惯性较小，该复位电路可以采用“共电源”方式，即电源检测电路与单片机同用直流稳压电源VCC，也即检测电源V₀即为直流稳压电源VCC，检测电源地即为直流稳压电源地。

当直流稳压电源VCC的输出变化滞后市电的输出变化的时长达到预设时长时，通常在滞后数毫秒甚至秒级以上时，说明电源惯性较大，“共电源”方式并不能真正立刻检测到实际市电的掉电苗头，这时可采用“隔离电源”的方式，即电源检测电路采用整流后的直流电源VZ，实现提前检测实际的市电掉电，整流输出环节的直流电源VZ，已然成为直流电，虽然不稳定，但通过恰当选择第五电容C5，可以对此环节的电源波动不敏感。市电如果发生一般的波动，并不会触发复位电容CR的放电。只有当市电真正掉电，电压幅值降低到一定程度时，光耦U2内部的发光二极管才会触发光敏三极管导通，使复位电容CR迅速放电，大大缩短复位信号滞后直流稳压电源VCC的变化时间，避免直流稳压电源VCC跌落时，信号不稳定带来的CMOS电路进入闩锁的风险。通俗地说，采用“隔离电源”检测的方法，可起到“春江水暖鸭先知”的作用，即提前检测实际市电的掉电，进而预先打开泄流通道，使单片机的RST引脚端电平与直流稳压电源VCC同步甚至早于稳压电源VCC变化，就迅速释放电荷，进入复位状态，有效避免CMOS型单片机电路进入闩锁的风险。

本申请的复位电路具有采用“共电源技术”与“隔离电源技术”的兼容性，可以根据实际情况选择，更具有效性和适应性。

四、I/O端口设计

针对容易引起单片机闩锁的外部触发条件，采取以下措施降低I/O端口带来的外部触发闩锁风险：

(1)输入、输出信号采用光耦元件进行隔离传输，这已经是目前比较常用的做法，本申请不详细赘述；

(2)充分考虑I/O端口的驱动能力，一般一个TTL(Transistor-Transistor Logic，逻辑门电路)端口驱动8个TTL端口或10个CMOS端口，一个CMOS端口驱动2个TTL端口或20个CMOS端口，如果负载过重，会造成单片机工作不稳定；

(3)单片机闲置的引脚置为输出，或通过上拉电阻连接直流稳压电源VCC，或通过下拉电阻连接直流稳压电源地，上拉电阻和下拉电阻的阻值可以根据实际情况选择，比如选取1KΩ；

(4)采用输入信号处理电路对输入信号进行处理，通过与基准电压比较，提高输入信号的“质量”，相当于抬高输入信号的“准入门槛”，将无用外部杂乱信号拦截，提高单片机对外部输入信号的抗闩锁能力。

对于上述(4)，输入信号处理电路的电路图请参考图9，输入信号处理电路包括第一电阻R1、第二电阻R2、第六电容C6、第三电阻R3、第四电阻R4和比较器U4，第一电阻R1的一端连接输入信号、另一端分别连接第二电阻R2、第六电容C6以及比较器U4的正向输入端，第二电阻R2的另一端连接直流稳压电源VCC，第六电容C6的另一端连接直流稳压电源地，第三电阻R3的一端连接直流稳压电源VCC、另一端连接第四电阻R4，第四电阻R4的另一端连接直流稳压电源地，第三电阻R3和第四电阻R4的公共端连接比较器U4的负向输入端并提供基准电压，比较器U4的输出端连接单片机的信号输入端。

以上所述的仅是本申请的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。

Claims (7)

1.一种抗闩锁效应单片机系统，其特征在于，所述系统包括单片机、时钟电路、电源电路、复位电路以及输入信号处理电路；

所述时钟电路包括依次串联的第一电容、晶体振荡器和第二电容，该串联电路的两端相连，所述第一电容和所述晶体振荡器的公共端连接所述单片机的XTAL1引脚，所述晶体振荡器和所述第二电容的公共端连接所述单片机的XTAL2引脚，所述第一电容和所述第二电容的公共端连接直流稳压电源地；

所述电源电路包括直流稳压电源和滤波电路，所述滤波电路包括依次串联的第三电容、滤波电感和第四电容，该串联电路的两端相连，所述第三电容和所述滤波电感的公共端作为所述滤波电路的输入端连接所述直流稳压电源，所述滤波电感和所述第四电容的公共端作为所述滤波电路的输出端连接所述单片机的VCC引脚，所述第三电容和所述第四电容的公共端连接所述单片机的GND引脚并接所述直流稳压电源地；

所述复位电路包括一阶复位电路、电源检测电路和泄流通道，所述一阶复位电路包括第一复位元件和第二复位元件，所述第一复位元件连接所述直流稳压电源、另一端连接所述第二复位元件，所述第二复位元件的另一端连接所述直流稳压电源地；所述电源检测电路和所述泄流通道之间通过光耦相连，所述电源检测电路包括第五电容、第一二极管和所述光耦内部的发光二极管，所述第一二极管的阳极与所述发光二极管的阴极分别连接检测电源，所述第五电容的正极、所述第一二极管的阴极分别与所述发光二极管的阳极相连，所述第五电容的负极接检测电源地；所述泄流通道包括所述光耦内部的光敏三极管和所述一阶复位电路中的所述第二复位元件，所述光敏三极管的发射极连接所述直流稳压电源地、集电极连接所述第一复位元件和所述第二复位元件的公共端，所述第一复位元件和所述第二复位元件的公共端还连接所述单片机的RST引脚，所述第一复位元件和所述第二复位元件的公共端还连接CMOS缓冲器的输入端，所述CMOS缓冲器的输出端连接所述单片机的外部中断；其中，所述第一复位元件为复位电阻、所述第二复位元件为复位电容，或者，所述第一复位元件为复位电容、所述第二复位元件为复位电阻；

所述输入信号处理电路包括第一电阻、第二电阻、第六电容、第三电阻、第四电阻和比较器，所述第一电阻的一端连接输入信号、另一端分别连接所述第二电阻、第六电容以及所述比较器的正向输入端，所述第二电阻的另一端连接所述直流稳压电源，所述第六电容的另一端连接所述直流稳压电源地，所述第三电阻的一端连接所述直流稳压电源、另一端连接第四电阻，所述第四电阻的另一端连接所述直流稳压电源地，所述第三电阻和所述第四电阻的公共端连接所述比较器的负向输入端并提供基准电压，所述比较器的输出端连接所述单片机的信号输入端。

2.根据权利要求1所述的系统，其特征在于，所述直流稳压电源由市电处理形成，市电经过变压处理得到低电压电源，所述低电压电源经过整流处理得到直流电源，所述直流电源经过稳压处理得到所述直流稳压电源；

当所述直流稳压电源的输出变化滞后市电的输出变化的时长未达到预设时长时，所述检测电源为所述直流稳压电源，所述检测电源地为所述直流稳压电源地；

当所述直流稳压电源的输出变化滞后市电的输出变化的时长达到所述预设时长时，所述检测电源为所述直流电源，所述检测电源地为所述直流电源地。

3.根据权利要求2所述的系统，其特征在于，

所述市电经过开关电源得到所述直流稳压电源；

或者，所述市电依次经过变压器和线性电源后得到所述直流稳压电源，所述变压器包括屏蔽层且所述屏蔽层接地，所述变压器的次级包括若干个绕组构成电源回路，各个所述电源回路不共地。

4.根据权利要求1所述的系统，其特征在于，所述时钟电路的时钟频率为测算频率加上预设余量所确定的频率，所述测算频率为根据所述单片机系统完成实时事件的最少时间所计算得到的频率。

5.根据权利要求1所述的系统，其特征在于，当所述单片机系统进行PCB布线时，所述时钟电路中的晶体振荡器靠近所述单片机且所述晶体振荡器的外壳接地，所述时钟电路外部使用地线包围且所述时钟电路下面不布设其他信号线。

6.根据权利要求1所述的系统，其特征在于，

当所述单片机为低电平复位单片机时，所述一阶复位电路中的所述第一复位元件为复位电阻、所述第二复位元件为复位电容，所述复位电容的正极连接所述复位电阻、负极连接所述直流稳压电源地，所述复位电阻的另一端连接所述直流稳压电源，所述一阶复位电路形成一阶积分复位电路；

当所述单片机为高电平复位单片机时，所述一阶复位电路中的所述第一复位元件为复位电容、所述第二复位元件为复位电阻，所述复位电容的正极连接所述直流稳压电源、负极连接所述复位电阻，所述复位电阻的另一端连接所述直流稳压电源地，所述一阶复位电路形成一阶微分复位电路。

7.根据权利要求1所述的系统，其特征在于，所述单片机的输入信号和输出信号采用光耦元件进行隔离传输；所述单片机的一个TTL端口至多驱动8个TTL端口或10个CMOS端口，所述单片机的一个CMOS端口至多驱动2个TTL端口或20个CMOS端口；所述单片机闲置的引脚置为输出，或通过上拉电阻连接所述直流稳压电源，或通过下拉电阻连接所述直流稳压电源地。