CN108429546B - 一种混合型fir滤波器设计方法 - Google Patents

一种混合型fir滤波器设计方法 Download PDF

Info

Publication number
CN108429546B
CN108429546B CN201810184754.5A CN201810184754A CN108429546B CN 108429546 B CN108429546 B CN 108429546B CN 201810184754 A CN201810184754 A CN 201810184754A CN 108429546 B CN108429546 B CN 108429546B
Authority
CN
China
Prior art keywords
module
fir filter
hardware complexity
multiplier
complexity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201810184754.5A
Other languages
English (en)
Other versions
CN108429546A (zh
Inventor
叶文彬
彭湃
洪鹏达
洪鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen University
Original Assignee
Shenzhen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen University filed Critical Shenzhen University
Priority to CN201810184754.5A priority Critical patent/CN108429546B/zh
Publication of CN108429546A publication Critical patent/CN108429546A/zh
Application granted granted Critical
Publication of CN108429546B publication Critical patent/CN108429546B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0225—Measures concerning the multipliers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0227—Measures concerning the coefficients
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H2017/0072—Theoretical filter design
    • H03H2017/0081—Theoretical filter design of FIR filters

Abstract

本发明提供了一种混合型FIR滤波器设计方法，本发明首先通过混合型FIR滤波器实现结构，构建响应乘法模块与乘积累加模块的硬件复杂度模型，进而构建出总体的混合型FIR滤波器硬件复杂度模型，用所构建的硬件复杂度模型作为优化的目标函数，然后基于全局遍历搜索算法遍历所有的L值，找出复杂度最低的混合型FIR滤波器以及相应的L值，即通过乘法模块与乘积累加模块共同优化从而达到减少整个滤波器电路的全加器数量，从而得到一种低硬件复杂度与低功耗的固定系数数字FIR滤波器。

Description

一种混合型FIR滤波器设计方法
[技术领域]
本发明涉及用于处理数字输入信号的方法，具体是涉及一种FIR数字滤波器的设计方法，可用于信号处理系统。
[背景技术]
数字FIR滤波器是一种被广泛应用于各种数字信号处理电路与系统中的基本组成模块。在一些高性能的应用当中，FIR滤波器可以通过专门的电路电路来实现，比如超大规模集成电路。但相比于IIR滤波器，FIR滤波器有着更高的复杂度以及更大的芯片面积。由于FIR滤波器广泛的应用于便携式设备中，如何降低FIR滤波器的复杂度一直是研究热点。
现有的FIR滤波器结构主要是2种形式，一种是直接型(如图1)，另外一种是直接转置型(如图2)。此2种结构都可以分为2个部分，一个是乘法器模块(Multiplicationblock)，另外一个为乘法累加模块(Product accumulation block)。这两种结构各有各的优势。直接型FIR滤波器复杂度，但速度慢，不能满足很多高速应用场景。直接转置型速度高，但复杂度也相对较高。为了克服这2种类型FIR滤波器的缺点，O.Gustafsson提出了一种叫混合型的FIR滤波器结构(如图3所示)。此结构主要由3部分构成，第一部分为乘法器模块，第二部分为局部累加模块，以及全局累加模板。期中，局部累加与全局累加模块共同构成乘积累加模块。在混合型的FIR滤波器解耦股中，滤波器系数将会被拆分成L组。不同的L值，代表着不同的实现方式，也代表着不同的实现硬件复杂度。
为了近一步降低混合型的FIR滤波器的面积与功耗，O.Gustafsson教授提出了基于矩阵的多常系数乘法优化方法，从而可以有效的降低混合型FIR滤波器乘法器模块的面积与功耗。但是，此方法忽视了乘积累加部分的贡献。经过研究发现，乘积累加模块在大部分的滤波器电路中往往贡献了绝大部分的电路面积以及功耗。然而迄今仍没有针对乘法模块与乘积累加模块共同进行优化的低复杂度低功耗FIR滤波器优化方法。
[发明内容]
针对上述现有的数字FIR滤波器实现优化方法的的不足，本发明提出了基于乘法模块与乘积累加模块共同优化的混合型FIR滤波器设计方法，通过共同优化乘法模块与乘积累加模块，找出最优的L值，从而进行最优的滤波器系数分组，从而实现最优的混合型FIR滤波器。
具体技术方案如下：
一种混合型FIR滤波器，该FIR滤波器包含多常数系数乘法模块和乘积累加模块，该滤波器设计方法分为以下步骤：
步骤1：将乘法器模块中的乘法系数拆分成L组，对于此L组乘法器，每一组乘法器将会被拆分成相应的加法以及移位模块；乘法器模块的复杂度完全由所有加法器的实现复杂度来决定，根据给定的输入信号位宽Wx，第i个乘法器所需的全加器级的硬件复杂度可以表示为：
Figure BDA0001589938980000021
其中，li为移位的位数，fi为第i个乘法器的系数，假定乘法器模块总共有M个加法器，那么此模块的硬件复杂度可以表示为：
Figure BDA0001589938980000022
步骤2：乘积累加模块由2个部分构成，第一个为局部的累加模块，另外一部分为全局累加模块；将局部累加模块的2个乘法器模块加法的相加，其相应的复杂度可以通过以下公司进行计算：
Figure BDA0001589938980000023
期中k1与k2为进入此局部累加加法器的相应乘法器系数，而S1与S2则是此局部累加加法器的输入移位，N则是局部累加加法器的个数；
全局累加加法器完成的是乘积的全局相加，其硬件复杂度可以表示为：
Figure BDA0001589938980000024
其中fk第k个乘法器系数，而Sj则是此累加加法器的输入的移位，K则是局部累加加法器的个数；
基于以上模型，混合型FIR滤波器总体的硬件复杂度模型可以表示成：
WFIR＝WMBA+WLsA+WGSA
步骤3：根据以上的复杂度模型，对于每一个L值，我们都可以计算出相应的硬件复杂度值WFIR(L)，再通过遍历算法找出最优的L值，从而实现硬件复杂度最低的混合型FIR滤波器设计。
其中，找出最优的L值的步骤如图4所示：
步骤1：设置L＝1，Lopt＝1,Wopt设置一个非常大的值，通常可用100000000；
步骤2：根据硬件复杂度模型，计算此时的混合FIR滤波器的硬件复杂度WFIR(L)；
步骤3：如果WFIR(L)<Wopt,Wopt＝WFIR(L),Lopt＝L；
步骤4：如果L小于滤波器的阶数，L＝L+1，跳转到第二步；
步骤5：输出Lopt,根据Lopt，对FIR滤波器的乘法器系数进行分组，从而实现硬件复杂度最低的混合型FIR滤波器设计。
本发明首先通过混合型FIR滤波器实现结构，构建响应乘法模块与乘积累加模块的硬件复杂度模型，进而构建出总体的混合型FIR滤波器硬件复杂度模型，用所构建的硬件复杂度模型作为优化的目标函数，然后基于全局遍历搜索算法遍历所有的L值，找出复杂度最低的混合型FIR滤波器以及相应的L值，即通过乘法模块与乘积累加模块共同优化从而达到减少整个滤波器电路的全加器数量，从而得到一种低硬件复杂度与低功耗的固定系数数字FIR滤波器。
[附图说明]
图1为直接型FIR滤波器结构。
图2为直接转置型FIR滤波器结构。
图3混合型FIR滤波器结构。
图4为找出最优的L值的流程图。
[具体实施方式]
为了使本发明实现的技术手段清晰明了，下面通过实施例进一步阐述本发明。
对于混合型FIR滤波器复杂度模型的计算主要分为3个部分。
如图3所示，第一个部分为乘法器模块，在此模块中，乘法系数将会被拆分成L组，对于此L组乘法器，每一组乘法器将会被拆分成相应的加法以及移位模块。由于移位模块的硬件复杂度可以忽略不计，所以乘法器模块的复杂度完全由所有加法器的实现复杂度来决定。根据给定的输入信号位宽Wx，第i个乘法器所需的全加器级的硬件复杂度可以表示为：
Figure BDA0001589938980000031
其中，li为移位的位数，fi为第i个乘法器的系数。假定乘法器模块总共有M个加法器，那么此模块的硬件复杂度可以表示为
Figure BDA0001589938980000032
如图3所示，乘积累加模块由2个部分构成，第一个为局部的累加模块，另外一部分为全局累加模块。
局部累加模块实现的是2个乘法器模块加法的相加，其相应的复杂度可以通过以下公司进行计算
Figure BDA0001589938980000041
期中k1与k2为进入此局部累加加法器的相应乘法器系数，而S1与S2则是此局部累加加法器的输入移位，N则是局部累加加法器的个数。
全局累加加法器完成的是乘积的全局相加，其硬件复杂度可以表示为
Figure BDA0001589938980000042
期中fk第k个乘法器系数，而Sj则是此累加加法器的输入的移位，K则是局部累加加法器的个数。
基于以上模型，混合型FIR滤波器总体的硬件复杂度模型可以表示成
WFIR＝WMBA+WLSA+WGSA
根据以上的复杂度模型，对于每一个L值，我们都可以计算出相应的硬件复杂度值WFIR(L)。
如图4所示，通过以下遍历算法找出最优的L值：
1.设置L＝1，Lopt＝1,Wopt设置一个非常大的值，通常可用100000000。
2.根据硬件复杂度模型，计算此时的混合FIR滤波器的硬件复杂度WFIR(L)。
3.如果WFIR(L)<Wopt,Wopt＝WFIR(L),Lopt＝L。
4.如果L小于滤波器的阶数，L＝L+1，跳转到第二步。
5.输出Lopt,根据Lopt，对FIR滤波器的乘法器系数进行分组，从而实现硬件复杂度最低的混合型FIR滤波器。
为了验证本发明的有效性，本发明设计了2个不同指标的滤波器，分别为滤波器FA和滤波器FB，并与传统设计方法(单纯优化乘法器模块)进行对比。比较结果如表1
Figure BDA0001589938980000043
表1
表1利用以上2个FIR滤波器的设计结果展示了分别用传统传统设计方法(单纯优化乘法器模块)以及本发明提出的基于乘法模块与乘积累加模块共同优化来实现相同滤波器的电路的所需全加器的数目。越少的全加器数量代表着越低的功耗以及芯片面积。从表中可以看出，本发明所设计的滤波器在全加器数目上要明显小于传统设计方法。
本发明通过乘法模块与乘积累加模块共同优化从而达到减少整个滤波器电路的全加器数量，从而得到一种低硬件复杂度与低功耗的固定系数数字FIR滤波器。
以上所述仅为本发明的实施方式之一，本发明的保护范围并不仅限于上述实施方式，凡是属于本发明原理的技术方案均属于本发明的保护范围。对于本领域的技术人员而言，在不脱离本发明的原理的前提下进行的若干改进，这些改进也应视为本发明的保护范围。

Claims (2)

1.一种混合型FIR滤波器设计方法，其特征在于，该方法分为以下步骤：
步骤1：将乘法器模块中的乘法系数拆分成L组，对于此L组乘法器，每一组乘法器将会被拆分成相应的加法器以及移位模块；乘法器模块的复杂度完全由所有加法器的复杂度来决定，根据给定的输入信号位宽Wx，第i个乘法器所需的全加器级的硬件复杂度表示为：
Figure DEST_PATH_IMAGE001
其中，li为移位的位数，fi为第i个乘法器的系数，假定乘法器模块总共有M个加法器，那么此模块的硬件复杂度表示为：
Figure DEST_PATH_IMAGE002
步骤2：乘积累加模块由2个部分构成，第一个为局部的累加模块，另外一部分为全局累加模块；将局部累加模块的2个乘法器模块相加，其相应的复杂度通过以下公式进行计算：
Figure DEST_PATH_IMAGE003
其中k1与k2为进入此局部累加加法器的相应乘法器系数，而S1与S2则是此局部累加加法器的输入移位，N则是局部累加加法器的个数；
全局累加加法器完成的是乘积的全局相加，其硬件复杂度表示为：
Figure DEST_PATH_IMAGE004
其中，fk是第k个乘法器系数，而Sj则是全局累加加法器的输入的移位，K则是局部累加加法器的个数；
基于以上模型，混合型FIR滤波器总体的硬件复杂度模型表示成：
Figure DEST_PATH_IMAGE005
步骤3：根据以上的复杂度模型，对于每一个L值，计算出相应的硬件复杂度值WFIR（L），再通过遍历算法找出最优的L值，从而实现硬件复杂度最低的混合型FIR滤波器设计。
2.根据权利要求1所述的一种混合型FIR滤波器设计方法，其特征在于，找出最优的L值的步骤为：
步骤1：设置L=1，Lopt=1, Wopt 设置为100000000；
步骤2：根据硬件复杂度模型，计算此时的混合FIR滤波器的硬件复杂度WFIR（L）；
步骤3：如果WFIR（L）< Wopt, Wopt= WFIR（L）, Lopt=L；
步骤4：如果L小于滤波器的阶数，L=L+1，跳转到第二步；
步骤5：输出Lopt, 根据Lopt，对FIR滤波器的乘法器系数进行分组，从而实现硬件复杂度最低的混合型FIR滤波器设计。
CN201810184754.5A 2018-03-06 2018-03-06 一种混合型fir滤波器设计方法 Expired - Fee Related CN108429546B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810184754.5A CN108429546B (zh) 2018-03-06 2018-03-06 一种混合型fir滤波器设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810184754.5A CN108429546B (zh) 2018-03-06 2018-03-06 一种混合型fir滤波器设计方法

Publications (2)

Publication Number Publication Date
CN108429546A CN108429546A (zh) 2018-08-21
CN108429546B true CN108429546B (zh) 2021-11-05

Family

ID=63157442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810184754.5A Expired - Fee Related CN108429546B (zh) 2018-03-06 2018-03-06 一种混合型fir滤波器设计方法

Country Status (1)

Country Link
CN (1) CN108429546B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110705037B (zh) * 2019-09-10 2021-03-23 深圳市南方硅谷半导体有限公司 优化fir滤波器的方法、装置、设备和存储介质
CN110868196A (zh) * 2019-12-11 2020-03-06 成都鸿驰远科技有限公司 一种fir滤波器的低功耗实现方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102811036A (zh) * 2011-05-31 2012-12-05 中兴通讯股份有限公司 数字滤波方法和装置
CN104883157A (zh) * 2015-05-18 2015-09-02 华侨大学 一种可变子带数字滤波器
CN106374879A (zh) * 2016-11-21 2017-02-01 河海大学常州校区 一种基于cse有效的fir滤波器优化方法
CN106505971A (zh) * 2016-10-10 2017-03-15 深圳大学 一种基于结构加法器顺序重编排的低复杂度fir滤波器结构
CN106817106A (zh) * 2016-12-21 2017-06-09 上海华为技术有限公司 一种并行fir滤波方法及fir滤波器
CN107645287A (zh) * 2017-05-24 2018-01-30 南京大学 一种基于6并行快速有限冲激响应滤波器级联结构的尺寸可配置卷积硬件实现

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7277479B2 (en) * 2003-03-02 2007-10-02 Mediatek Inc. Reconfigurable fir filter
CN101155290A (zh) * 2006-09-29 2008-04-02 芯微技术（深圳）有限公司 Vsb滤波装置及实现vsb/dsb信号转换的方法
CN101162895B (zh) * 2006-10-11 2010-06-16 中兴通讯股份有限公司 一种高速fir滤波器实现装置
CN102751963B (zh) * 2012-07-18 2015-12-02 上海交通大学 基于乘累加器环的可配置离散小波变换电路及其实现方法
US10050607B2 (en) * 2014-12-17 2018-08-14 Stmicroelectronics International N.V. Polyphase decimation FIR filters and methods

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102811036A (zh) * 2011-05-31 2012-12-05 中兴通讯股份有限公司 数字滤波方法和装置
CN104883157A (zh) * 2015-05-18 2015-09-02 华侨大学 一种可变子带数字滤波器
CN106505971A (zh) * 2016-10-10 2017-03-15 深圳大学 一种基于结构加法器顺序重编排的低复杂度fir滤波器结构
CN106374879A (zh) * 2016-11-21 2017-02-01 河海大学常州校区 一种基于cse有效的fir滤波器优化方法
CN106817106A (zh) * 2016-12-21 2017-06-09 上海华为技术有限公司 一种并行fir滤波方法及fir滤波器
CN107645287A (zh) * 2017-05-24 2018-01-30 南京大学 一种基于6并行快速有限冲激响应滤波器级联结构的尺寸可配置卷积硬件实现

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Novel Structure for Area-Efficient Implementation of FIR Filters;叶文彬等;《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—II: EXPRESS BRIEFS》;20160930;第64卷(第10期);第1212-1216页 *

Also Published As

Publication number Publication date
CN108429546A (zh) 2018-08-21

Similar Documents

Publication Publication Date Title
CN108429546B (zh) 一种混合型fir滤波器设计方法
Mohanty et al. LUT optimization for distributed arithmetic-based block least mean square adaptive filter
CN112434801B (zh) 一种按照比特精度进行权重拆分的卷积运算加速方法
CN106374879A (zh) 一种基于cse有效的fir滤波器优化方法
US8751553B2 (en) Filtering device with a hierarchical structure, and reconfigurable filtering device
CN113556101B (zh) Iir滤波器及其数据处理方法
CN108108812B (zh) 用于卷积神经网络的高效可配置卷积计算加速器
CN106505971A (zh) 一种基于结构加法器顺序重编排的低复杂度fir滤波器结构
EP1338954B1 (en) Addition circuit for accumulating redundant binary numbers
Ye et al. Static error analysis and optimization of faithfully truncated adders for area-power efficient FIR designs
Guo et al. Truncated MCM using pattern modification for FIR filter implementation
US10114796B2 (en) Efficient implementation of cascaded biquads
Gustafsson et al. Low-complexity and high-speed constant multiplications for digital filters using carry-save arithmetic
Smith et al. Design of a fast inner product processor
CN110868196A (zh) 一种fir滤波器的低功耗实现方法
Bougerol Matsumoto–Yor Process and Infinite Dimensional Hyperbolic Space
CN114239819B (zh) 一种基于dsp的混合位宽加速器及融合计算方法
Psenicka et al. Analysis and synthesis of digital structure by matrix method
Padmapriya et al. Design of a power optimal reversible FIR filter for speech signal processing
Khoo et al. 2-D digital filter architectures without global broadcast and some symmetry applications
Sarath et al. Design of 4: 2 Compressor for Parallel Distributed Arithmetic FIR Filter
Pridhini et al. Design of Multiple Constant Multiplication algorithm for FIR filter
Xu et al. I/sup 2/CRA: contention resolution algorithm for intra-and inter-coefficient common subexpression elimination
CN117353706A (zh) 一种基于FPGA的改进Delay-FxLMS滤波器
Kaldewaij et al. The derivation of systolic computations

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20211105

CF01 Termination of patent right due to non-payment of annual fee