CN102751963B - 基于乘累加器环的可配置离散小波变换电路及其实现方法 - Google Patents

Abstract

本发明公开一种基于乘累加器环的可配置离散小波变换电路及其实现方法，电路包括：一维离散小波变换单元，包括高通滤波器及低通滤波器，高、低通滤波器均分别包括奇滤波器、偶滤波器及加法器，每个奇滤波器或偶滤波器均由乘累加器环实现，该高通滤波器及该低通滤波器的奇滤波器和偶滤波器的输出分别输入至其加法器相加得到离散小波变换的结果；存储单元，存放用户对于一维离散小波变换所需的配置信息；控制逻辑，根据参数控制奇偶缓存地址指针的变化以及奇偶滤波器的工作状态；以及接口模块，负责获取需要进行离散小波变换的数据并且在离散小波变换完成后将结果通过系统总线传回，通过本发明，可实现任意滤波器长度的一维离散小波变换电路。

Description

基于乘累加器环的可配置离散小波变换电路及其实现方法

技术领域

本发明涉及一种离散小波变换电路及其实现方法，特别是涉及一种基于乘累加器环的可配置离散小波变换电路及其实现方法。

背景技术

长久以来，对于离散信号的分析，人们总是希望能够兼顾全局与细节，全局指的是信号在较长时间尺度下的曲线包络或变化趋势，而细节则指的是信号在某些时间点的剧烈变化。传统的信号分析方法，比如傅利叶变换，由于其构造块是无始无终的周期性正弦波和余弦波，无法较好地应用于某些具有显著局部特性的信号。小波变换(WaveletTransform)的提出正好弥补了傅利叶变换不能在时域和频域同时反映信号局部特性的缺点。小波变换的本质是采用一组紧支撑且互相正交的震荡波(小波)形来表示原始信号，由于小波本身是紧支撑的或有限支撑的，所以小波变换相比傅利叶变换能够更好地关注信号的局部信息和细节变化，同时又不会丢失其全局信息。小波变换分为连续小波变换和离散小波变换两种，前者多用于模拟电路系统中，而后者则更适用于数字电路系统。

图1为现有技术中一种经典的基于多相滤波的一维离散小波变换电路的示意图，如图1所示，传统离散小波变换电路中的高通滤波器和低通滤波器被分别替换成了高通奇滤波器、高通偶滤波器、低通奇滤波器、低通偶滤波器，高(低)通奇(偶)滤波器的阶数为原来高(低)通滤波器的一半。然而，这种离散小波变换电路往往只能解决某一种滤波器结构的小波变换，无法做到通用性和可扩展性。

近年来，随着计算机科技的不断进步以及应用的不断复杂化，人们对硬件加速器的通用性和扩展性的要求越来越高。以JPEG2000标准为例，人们在使用采用该标准的设备对图像进行压缩时，往往会根据实际应用需要，提出有损压缩和无损压缩的要求，有损压缩对应9/7滤波器组，无损压缩对应5/3滤波器组。对于不同的信号处理要求，小波变换所需要的滤波器组也大不相同，而传统硬件却无法随着应用的改变而改变其工作方式，通用性较差。

发明内容

为克服上述现有技术存在的不足，本发明之目的在于提供一种基于乘累加器环的可配置离散小波变换电路及其实现方法，其可以实现任意滤波器长度的一维离散小波变换电路，解决传统离散小波变换电路结构通用性差的缺点。

为达上述及其它目的，本发明提供一种基于乘累加器环的可配置离散小波变换电路，包括：

一维离散小波变换单元，至少包括一高通滤波器及一低通滤波器，该高通滤波器及该低通滤波器均分别包括一奇滤波器、一偶滤波器及一加法器，每个奇滤波器或偶滤波器均由乘累加器环实现，该高通滤波器及该低通滤波器的奇滤波器和偶滤波器的输出分别输入至其加法器相加得到离散小波变换的结果；

存储单元，用于存放用户对于一维离散小波变换所需的配置信息；

控制逻辑，根据存储单元的参数控制奇偶缓存地址指针的变化以及奇偶滤波器的工作状态；以及

接口模块，负责从系统总线获取需要进行离散小波变换的数据并且在离散小波变换完成后将结果通过系统总线传给处理器。

进一步地，该乘累加器环由至少两个乘累加器首尾相连形成环状结构。

进一步地，每个乘累加器包括一乘法器及一加法器，乘法器的一输入端接收来自系统总线的数据，另一输入端接收一系数，输出端输出至该加法器；该加法器的输入通过一多路选择器在0和另一个乘累加器的运算结果间进行切换，输出由第三多路选择器选择最终结果。

进一步地，该一维离散小波变换单元还包括数据缓存，该数据缓存位于该接口模块与该高通滤波器及低通滤波器之间，用于暂存总线送来的数据。

进一步地，该数据缓存包括奇缓存与偶缓存，两个奇(偶)滤波器共用一个奇(偶)缓存。

进一步地，该奇缓存及该偶缓存均采用双缓存结构。

进一步地，该一维离散小波变换单元还包括两个先入先出缓存，分别连接于两个加法器的输出端，其用于暂存离散小波变换的结果，待系统总线空闲时通过系统总线传回处理器。

进一步地，该存储单元为一组配置寄存器，用于存放用户对于一维离散小波变换的级数、输入数据长度、滤波器组阶数、和滤波器系数的配置信息。

为达到上述及其他目的，本发明还提供一种基于乘累加器环的可配置离散小波变换电路的实现方法，包括如下步骤：

用户通过系统总线访问并修改存储单元的内容，设置控制器参数；

一维离散小波变换单元通过系统总线接口从总线接收从处理器传来的数据，并且将其分成奇序列和偶序列分别存放在数据缓存中；

当数据缓存中的数据足够时，该一维离散小波变换单元的四个乘累加器环启动运行，控制逻辑根据用户的设置配置寄存器参数，计算乘累加器环完成一次滤波运算需要运算的轮数，并且通过控制指向操作数和滤波器系数的地址指针对乘累加器环的工作过程进行控制；以及

加法器输出离散小波变换的结果。

进一步地，该离散小波变换的结果暂存于先入先出缓存中，当系统总线空闲时传回处理器。

与现有技术相比，本发明一种基于乘累加器环的可配置离散小波变换电路及其实现方法通过将两个乘累加器首尾相连成一个环状结构，将传统滤波器的空间复杂度转换为时间复杂度，通过控制数据在乘累加器环里流转的圈数，可以实现任意阶数的离散滤波器，通过本发明，解决了传统离散小波变换电路结构通用性差的缺点，本发明通过配置控制寄存器，可以实现任意滤波器组长度的一维离散小波变换。

附图说明

图1为现有技术中一种经典的基于多相滤波的一维离散小波变换电路的示意图；

图2为本发明一种基于乘累加器环的可配置离散小波变换电路中乘累加器环的示意图；

图3为本发明一种基于乘累加器环的可配置离散小波变换电路的结构图；

图4为本发明一种基于乘累加器环的可配置离散小波变换电路的实现方法流程图。

具体实施方式

以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。

图2为本发明一种基于乘累加器环的可配置离散小波变换电路中乘累加器环的示意图。如图2所示，乘累加器环由两个乘累加器首尾相连形成环状结构。环状结构的好处是可以通过控制乘累加器运算的轮数来等效不同长度的乘累加器链。换句话说，通过控制乘累加器环完成一次滤波操作所需运算的轮数，乘累加器可以展开为任意长度的乘累加器链。其中，乘累加器环的一轮运算包括以下步骤：

(1)乘累加器环0中的乘法器将输入数据与滤波器系数相乘，获得结果M0；

(2)乘累加器环0中的加法器将M0与前一轮的结果(如果当前不是第一轮)或0(如果当前是第一轮)相加，得到A0；

(3)乘累加器环1中的乘法器将输入数据与滤波器系数相乘，获得结果M1；

(4)乘累加器环1中的加法器将M1与A0相加得到A1。如果当前轮不是最后一轮，A1作为中间结果传递到下一轮，否则，A1作为最终结果输出。

乘累加器中加法器的输入通过多路选择器在0和另一个乘累加器的运算结果间进行切换。在每次滤波操作开始时，乘累加器0的加法器的输入切换为0。当滤波器的阶数为奇数时，则在完成每次滤波操作后，乘累加器0与乘累加器1将互换身份，即在下一个滤波操作中，原来的乘累加器1将变成乘累加器0。多路选择器2(第三多路选择器)负责从乘累加器0和乘累加器1的运算结果中选出最终结果输出(output)，在本发明较佳实施例中，各乘累加器的加法器输出还可以通过一寄存器暂存。

图3为本发明一种基于乘累加器环的可配置离散小波变换电路的结构图。如图3所示，本发明之基于乘累加器环的可配置离散小波变换电路，至少包括：一维离散小波变换单元30、存储单元31、控制逻辑32以及接口模块33。

其中一维离散小波变换单元30至少包括一高通滤波器301、一低通滤波器302以及数据缓存303，高通滤波器301及低通滤波器302均分别包括一奇滤波器、一偶滤波器及一加法器。奇滤波器和偶滤波器的输出输入至加法器相加得到离散小波变换的结果。图中的4个滤波器(奇滤波器及偶滤波器)均由图2的乘累加器环实现，因此该结构不会受到小波变换滤波器组的阶数的影响，可以处理基于任意小波函数的一维离散小波变换，数据缓存303用于暂存总线送来的数据，在本发明较佳实施例中，数据缓存303包括奇缓存和偶缓存，从图中可以看出，由于输入两个奇(偶)滤波器的数据流完全相同，两个奇(偶)滤波器共用一个奇偶缓存。若奇偶滤波器的阶数不同，两者运算的延时就会不同，无法保证结果被同时送到加法器，因此奇偶滤波器的长度需要通过填零的方式匹配，奇偶滤波器长度匹配的代价是无效计算的增加。本发明之一维离散小波变换单元30中的奇偶缓存采用了双缓存结构，每两块缓存组成一组双缓存，当其中一块缓存被乘累加器环读时，另一块从总线读取并更新数据，这样做的好处有两点：一是当任务是单级小波变换时，当一个缓存被滤波器读时，另一个可以被写，防止供数停顿的出现，二是当任务是多级小波变换时，低通滤波器的结果可以被立刻写入空闲的缓存中，既防止了相邻两级离散小波变换间的停顿，又提高了数据的复用性，降低了运算单元与外界交互数据的带宽。

存储单元31用于存放用户对于一维离散小波变换的级数、输入数据长度、滤波器组阶数、和滤波器系数的配置信息，在本发明较佳实施例中，存储单元31为一组配置寄存器；控制逻辑32根据存储单元31的参数控制奇偶缓存地址指针的变化以及奇偶滤波器的工作状态；接口模块33为系统总线接口，其负责从系统总线获取需要进行离散小波变换的数据并且在离散小波变换完成后将结果通过系统总线传给处理器。

较佳的，本发明之一维离散小波变换单元30还包括两个先入先出缓存(FIFO0及FIFO1)，其用于暂存离散小波变换的结果，待系统总线空闲时通过系统总线传回处理器。

图4为本发明一种基于乘累加器环的可配置离散小波变换电路的实现方法流程图。如图4所示，本发明一种基于乘累加器环的可配置离散小波变换电路的实现方法，包括如下步骤：

步骤S1：用户通过系统总线访问并修改存储单元31(配置寄存器组)中的内容，设置控制器参数；

步骤S2：一维离散小波变换单元30通过系统总线接口从总线接收从处理器传来的数据，并且将其分成奇序列和偶序列分别存放在数据缓存(两组双缓存)中；

步骤S3：当数据缓存(双缓存)中的数据足够时，后级的四个乘累加器环启动运行，控制逻辑32根据用户的设置配置寄存器参数，计算乘累加器环完成一次滤波运算需要运算的轮数，并且通过控制指向操作数和滤波器系数的地址指针对乘累加器环的工作过程进行控制；

步骤S4：离散小波变换的结果暂存于先入先出缓存中，当系统总线空闲时传回处理器。

可见，本发明一种基于乘累加器环的可配置离散小波变换电路及其实现方法通过将两个乘累加器首尾相连成一个环状结构，将传统滤波器的空间复杂度转换为时间复杂度，通过控制数据在乘累加器环里流转的圈数，可以实现任意阶数的离散滤波器，通过本发明，解决了传统离散小波变换电路结构通用性差的缺点，本发明通过配置控制寄存器，可以实现任意滤波器组长度的一维离散小波变换，本发明可以应用于音视频信号的编解码，离散数字信号分析，数据压缩等领域。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (8)

1.一种基于乘累加器环的可配置离散小波变换电路，包括：

一维离散小波变换单元，至少包括一高通滤波器及一低通滤波器，该高通滤波器及该低通滤波器均分别包括一奇滤波器、一偶滤波器及一加法器，每个奇滤波器或偶滤波器均由乘累加器环实现，该高通滤波器的奇滤波器和偶滤波器的输出分别输入至其加法器相加得到该高通滤波器的离散小波变换的结果，该低通滤波器的奇滤波器和偶滤波器的输出分别输入至其加法器相加得到该低通滤波器的离散小波变换的结果；

存储单元，用于存放用户对于一维离散小波变换所需的配置信息；

控制逻辑单元，根据存储单元的参数控制奇偶缓存地址指针的变化以及奇偶滤波器的工作状态；以及

接口模块，负责从系统总线获取需要进行离散小波变换的数据并且在离散小波变换完成后将结果通过系统总线传给处理器；

所述乘累加器环由至少两个乘累加器首尾相连形成环状结构；

所述每个乘累加器包括一乘法器及一加法器，乘法器的一输入端接收来自系统总线的数据，另一输入端接收一系数，输出端输出至该加法器；每个加法器的输入通过一多路选择器在0和另一个乘累加器的运算结果间进行切换，输出由第三多路选择器选择最终结果。

2.如权利要求1所述的基于乘累加器环的可配置离散小波变换电路，其特征在于：该一维离散小波变换单元还包括数据缓存，该数据缓存位于该接口模块与该高通滤波器及低通滤波器之间，用于暂存总线送来的数据。

3.如权利要求2所述的基于乘累加器环的可配置离散小波变换电路，其特征在于：该数据缓存包括奇缓存与偶缓存，两个奇滤波器共用一个奇缓存，两个偶滤波器共用一个偶缓存。

4.如权利要求3所述的基于乘累加器环的可配置离散小波变换电路，其特征在于：该奇缓存及该偶缓存均采用双缓存结构。

5.如权利要求1所述的基于乘累加器环的可配置离散小波变换电路，其特征在于：该一维离散小波变换单元还包括两个先入先出缓存，分别连接于两个加法器的输出端，其用于暂存离散小波变换的结果，待系统总线空闲时通过系统总线传回处理器。

6.如权利要求1所述的基于乘累加器环的可配置离散小波变换电路，其特征在于：该存储单元为一组配置寄存器，用于存放用户对于一维离散小波变换的级数、输入数据长度、滤波器组阶数、和滤波器系数的配置信息。

7.一种如权利要求1-6中任一项所述的基于乘累加器环的可配置离散小波变换电路的实现方法，包括如下步骤：

用户通过系统总线访问并修改存储单元的内容，设置控制器参数；

一维离散小波变换单元通过系统总线接口从总线接收从处理器传来的数据，并且将其分成奇序列和偶序列分别存放在数据缓存中；

当数据缓存中的数据足够时，该一维离散小波变换单元的四个乘累加器环启动运行，控制逻辑单元根据用户的设置配置寄存器参数，计算乘累加器环完成一次滤波运算需要运算的轮数，并且通过控制指向操作数和滤波器系数的地址指针对乘累加器环的工作过程进行控制；以及

该一维离散小波变换单元的加法器输出离散小波变换的结果；

所述乘累加器环由至少两个乘累加器首尾相连形成环状结构；

所述每个乘累加器包括一乘法器及一加法器，乘法器的一输入端接收来自系统总线的数据，另一输入端接收一系数，输出端输出至该加法器；每个加法器的输入通过一多路选择器在0和另一个乘累加器的运算结果间进行切换，输出由第三多路选择器选择最终结果。

8.如权利要求7所述的基于乘累加器环的可配置离散小波变换电路的实现方法，其特征在于：该离散小波变换的结果暂存于先入先出缓存中，当系统总线空闲时传回处理器。