CN108417539A - 半导体装置封装及其制造方法 - Google Patents

半导体装置封装及其制造方法 Download PDF

Info

Publication number
CN108417539A
CN108417539A CN201810116785.7A CN201810116785A CN108417539A CN 108417539 A CN108417539 A CN 108417539A CN 201810116785 A CN201810116785 A CN 201810116785A CN 108417539 A CN108417539 A CN 108417539A
Authority
CN
China
Prior art keywords
semiconductor device
liner
conductive layer
device packages
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810116785.7A
Other languages
English (en)
Other versions
CN108417539B (zh
Inventor
吴玫忆
赖律名
李育颖
张永宜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN108417539A publication Critical patent/CN108417539A/zh
Application granted granted Critical
Publication of CN108417539B publication Critical patent/CN108417539B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

一种半导体装置封装包含：载体；半导体装置；盖；导电柱；第一图案化导电层；导电元件，其安置于所述第一导电柱与所述第一图案化导电层之间；以及粘着层，其安置于所述盖与所述载体之间。所述导电柱电连接到所述第一图案化导电层。所述半导体装置电连接到所述第一图案化导电层。所述盖安置于所述载体上，且所述盖包含电连接到所述第一导电柱的第二图案化导电层。

Description

半导体装置封装及其制造方法
相关申请案的交叉参考
本申请案主张2017年2月10日提交的第62/457,737号美国临时申请案的权益及优先权及2018年1月2日提交的第15/860,567号美国申请案的权益及优先权，所述美国临时申请案的内容以全文引用的方式并入本文中。
技术领域
本发明涉及一种半导体装置封装，且涉及一种包含具有图案化导电层的载体及具有图案化导电层的盖的半导体装置封装，载体的图案化导电层及盖的图案化导电层形成电环路。
背景技术
在光学装置封装中，光源安置于载体上，且透明盖附接到所述载体以覆盖光源。为了在透明盖从载体拆离的情况下防止光源的光直接照射人的眼睛，可使用额外的不透明盖以将透明盖紧固到载体。然而，包含不透明盖可能增加光学装置封装的成本。此外，不透明盖可能不利地影响光学装置封装的性能(例如，可能减小光穿过的透明盖的面积)。另外，不透明盖可能增大光学装置封装的大小/尺寸。
发明内容
在一些实施例中，根据一个方面，一种半导体装置封装包含载体、半导体装置、盖、导电元件及安置于所述盖与所述载体之间的粘着层。所述载体包含第一图案化导电层及电连接到所述第一图案化导电层的第一导电柱。所述导电元件安置于所述第一导电柱与所述第一图案化导电层之间。所述半导体装置电连接到所述第一图案化导电层。所述盖安置于所述载体上，且所述盖包含电连接到所述第一导电柱的第二图案化导电层。
在一些实施例中，根据另一方面，一种半导体装置封装包含：载体，其包含图案化导电层；光源，其安置于所述载体上；以及盖，其安置于所述载体上。所述光源电连接到所述图案化导电层。所述盖覆盖所述光源，且包含导电迹线。所述图案化导电层及所述导电迹线构成电路的至少一部分。
附图说明
图1A说明根据本发明的一些实施例的半导体装置封装的透视图。
图1B说明根据本发明的一些实施例的半导体装置封装的透视图。
图1C说明根据本发明的一些实施例的半导体装置封装的透视图。
图1D说明根据本发明的一些实施例的半导体装置封装的布局。
图1E说明根据本发明的一些实施例的半导体装置封装的横截面图。
图1F说明根据本发明的一些实施例的半导体装置封装的横截面图。
图2A说明根据本发明的一些实施例的半导体装置封装的透视图。
图2B说明根据本发明的一些实施例的半导体装置封装的横截面图。
图2C说明根据本发明的一些实施例的半导体装置封装的横截面图。
图3A说明根据本发明的一些实施例的半导体装置封装的透视图。
图3B说明根据本发明的一些实施例的半导体装置封装的横截面图。
图3C说明根据本发明的一些实施例的半导体装置封装的横截面图。
图4A说明根据本发明的一些实施例的半导体装置封装的透视图。
图4B说明根据本发明的一些实施例的半导体装置封装的横截面图。
图4C说明根据本发明的一些实施例的半导体装置封装的横截面图。
图5A说明根据本发明的一些实施例的半导体装置封装的透视图。
图5B说明根据本发明的一些实施例的半导体装置封装的透视图。
图5C说明根据本发明的一些实施例的半导体装置封装的透视图。
图5D说明根据本发明的一些实施例的半导体装置封装的布局。
图5E说明根据本发明的一些实施例的半导体装置封装的横截面图。
图5F说明根据本发明的一些实施例的半导体装置封装的横截面图。
图6A说明根据本发明的一些实施例的半导体装置封装的透视图。
图6B说明根据本发明的一些实施例的半导体装置封装的透视图。
图6C说明根据本发明的一些实施例的半导体装置封装的透视图。
图6D说明根据本发明的一些实施例的半导体装置封装的布局。
图6E说明根据本发明的一些实施例的半导体装置封装的横截面图。
图6F说明根据本发明的一些实施例的半导体装置封装的横截面图。
图6G说明根据本发明的一些实施例的半导体装置封装的布局。
图7A说明根据本发明的一些实施例的制造半导体装置封装的方法。
图7B说明根据本发明的一些实施例的制造半导体装置封装的方法。
图7C说明根据本发明的一些实施例的制造半导体装置封装的方法。
图7D说明根据本发明的一些实施例的制造半导体装置封装的方法。
图7E说明根据本发明的一些实施例的制造半导体装置封装的方法。
图7F说明根据本发明的一些实施例的制造半导体装置封装的方法。
具体实施方式
贯穿图式及实施方式使用共同参考编号以指示相同或类似组件。本发明的实施例将从结合随附图式的以下详细描述而更易于理解。
对于如相关联图中所展示的组件的定向，关于某一组件或某一组组件，或一组件或一组组件的某一平面而指定空间描述，例如“在…上”、“在…下”、“上”、“左”、“右”、“下”、“顶部”、“底部”、“垂直”、“水平”、“侧”、“较高”、“下部”、“上部”、“在…上方”、“在…下方”等等。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，其限制条件为本发明的实施例的优点不因此布置而有偏差。
图1A为根据本发明的一些实施例的半导体装置封装1的透视图。半导体装置封装1包含载体10、半导体装置11、导电元件13、粘着材料16及盖12。
载体10包含囊封体10a、导电柱10b、导电层10c及图案化导电层10d。囊封体10a可包含模制化合物、陶瓷材料或其它适合的材料。囊封体10a囊封导电柱10b、导电层10c及图案化导电层10d。囊封体10a界定容纳空间(S)。导电柱10b在导电元件13与图案化导电层10d之间延伸。导电柱10b可为固态圆柱形柱、固态正方形柱或具有适合形状的固态柱。导电层10c安置于图案化导电层10d上。在一些实施例中，导电层10c为图案化导电层。导电层10c可包含热解光致抗蚀剂膜(pyrolized photoresist film，PPF)、银(Ag)、另一导电金属或其合金。导电层10c可促进光的反射。图案化导电层10d可为引线框或衬底。图案化导电层10d可为预模制引线框。图案化导电层10d包含导电衬垫101、102、103及104。衬垫103与104分别邻近于衬垫102且安置在衬垫102的相对侧上。导电柱10b安置于衬垫103上，且经由导电层10c电连接到衬垫103。导电柱10b安置于衬垫104上，且经由导电层10c电连接到衬垫104。衬垫101电连接到衬垫102。衬垫101可为阴极。衬垫102可为阳极。衬垫101与衬垫102可具有相反的电极性。衬垫103及104经配置以电连接到外部装置。外部装置可为驱动器、控制器或检测器。
半导体装置11包含或连接到电接合到半导体装置11的主动表面的导电线111。半导体装置11安置于容纳空间(S)中。半导体装置11经由粘着剂(图1A中未表示)安置于导电层10c上。半导体装置11可经由导电粘着剂(图1A中未表示)电连接到衬垫101。半导体装置11经由导电线111电连接到衬垫102。半导体装置11可包含例如微机电系统(microelectromechanical system，MEMS)封装、MEMS麦克风、MEMS、MEMS压力传感器或MEMS气体传感器。半导体装置11可包含发光装置或光源，例如垂直共振腔面射型激光(vertical-cavity surface-emitting laser，VCSEL)。在一些实施例中，可实施两个或更多个半导体装置11。两个或更多个半导体装置11可安置于衬垫101上，且电连接到衬垫102。
导电元件13及粘着材料16安置于载体10与盖12之间。导电元件13包含导电材料。导电元件13可为导电粘着剂、焊接材料或其它适合的导电材料。粘着材料16可包含非导电材料。在一些实施例中，可省略粘着材料16。
盖12覆盖载体10及半导体装置11。盖12包含图案化导电层(或导电迹线)121。图案化导电层121安置于盖12的下表面上(例如，面朝载体10)。图案化导电层121经由导电柱10b及导电元件13电连接到衬垫103及104。图案化导电层10d的衬垫103及104、导电层10c、导电柱10b、导电元件13及图案化导电层121至少构成电路的部分，且可构成开路。盖12可包含透明材料(例如，对于由半导体装置11发射或检测到的光具有约80％或更大或约90％或更大的透射率)或不透明材料(例如，对于由半导体装置11发射或检测到的光具有约20％或更小或约10％或更小的透射率)。盖12可包含导电材料或介电材料。在一些实施例中，盖可包含玻璃、透明金属(例如，氧化铟锡(indium-tin-oxide，ITO)或氧化铟锌(indium-zinc-oxide，IZO))或塑料。盖12及载体10界定与容纳空间(S)流体/空气连通的通道(C)。盖12、导电元件13及载体10界定与容纳空间(S)流体/空气连通的通道(C)。在一些实施例中，图案化导电层121可嵌入于盖12的下表面中，且由所述下表面暴露。
图1B为根据本发明的一些实施例的半导体装置封装1'的透视图。图1B的半导体装置封装1'类似于图1A的半导体装置封装1，只是粘着层14及粘着层15(其可替换粘着材料16)安置于载体10上。
粘着层14安置于载体10的两个相对侧上。粘着层14邻近于导电元件13中的一或多者。粘着层14可与导电元件13中的一或多者接触。粘着层14可与导电元件13中的一或多者间隔开。粘着层14包围导电元件13中的一或多者。粘着层14可部分地覆盖导电元件13中的一或多者。粘着层14可从衬垫103/104中的一或多者水平地延伸到衬垫101，且可安置于衬垫103/104中的一或多者及衬垫101上方。粘着层14包含导电材料。粘着层14的材料可与导电元件13的材料相同。粘着层14电连接到图案化导电层121。粘着层14电连接到导电柱10b。可根据设计规范而灵活地设定粘着层14的大小(例如，长度、宽度及/或厚度)。粘着层14可包含分别安置于载体10的两个相对侧上的两个部分，且所述部分可为非连续的。所述部分可分离或隔离。粘着层14的所述部分界定间隙。
粘着层15安置于载体10的一侧上。粘着层15可从衬垫103/104水平地延伸到衬垫101，且可安置于衬垫103/104及衬垫101上方。粘着层15可与粘着层14间隔开。粘着层15可接触粘着层14。可根据设计规范而灵活地设定粘着层15的大小(例如，长度、宽度及/或厚度)。载体10与盖12之间的粘着层15的接合力大于载体10与盖12之间的粘着层14的接合力(例如，为其约1.1倍或更多、约1.2倍或更多或约1.3倍或更多)。盖12经由导电元件13、粘着层14及粘着层15紧固到载体10。在一些实施例中，粘着层15可省略，或被粘着层14替换。
图1C为根据本发明的一些实施例的半导体装置封装1”的透视图。图1C的半导体装置封装1”类似于图1B的半导体装置封装1'，只是粘着层15'部分地包围粘着层14。粘着层15'包围半导体装置11。粘着层15'可邻近于粘着层14。粘着层15'可与粘着层14间隔开。粘着层15'可接触粘着层14。粘着层15'可沿着载体10的三个侧延伸，此可实现盖12牢固地附接到载体10。
图1D为根据本发明的一些实施例的对应于半导体装置封装1/1'/1”的布局。图案化导电层10d可为引线框。图案化导电层10d可电连接到系统板(例如，印刷电路板(printedcircuit board，PCB))。图案化导电层10d包含导电衬垫101、102、103及104。两个导电柱10b分别安置于衬垫103及104上。衬垫101电连接到衬垫102。衬垫103及104与衬垫101及102电隔离。
图1E为根据本发明的一些实施例的横越图1C中的线1E的半导体装置封装1”的横截面图。导电元件13及粘着层14安置于载体10与盖12之间。盖12经由导电元件13及粘着层14附接于载体10上。图案化导电层121电连接到导电元件13。
载体10具有上表面10a1及侧表面10a2。侧表面10a2具有斜度。容纳空间(S)由侧表面10a2界定。容纳空间(S)可在朝向盖12的方向上增大面积。导电柱10b具有上表面10b1。囊封体10a的上表面10a1与导电柱10b的上表面10b1大体上共面。
导电元件13安置于载体10上。导电元件13安置于图案化导电层121与导电柱10b之间。导电元件13由粘着层14包围。图案化导电层121由粘着层14包围。图案化导电层121由粘着层14覆盖。图案化导电层121电连接到导电柱10b。衬垫103经由图案化导电层121及导电柱10b电连接到衬垫104。图案化导电层10d的衬垫103及104以及图案化导电层121至少构成电路的部分，且可构成开路。图案化导电层10d的衬垫103及104、导电层10c、导电柱10b及图案化导电层121至少构成电路的部分，且可构成开路。衬垫103及104电连接到外部装置。一旦盖12从载体10拆离，则短路发生(例如，在衬垫103与衬垫104之间)。当短路由外部装置检测到时，可切断半导体装置11的电力。因此，如果半导体装置11为发光装置，则半导体装置11将停止操作，因此避免将光直接照射到人(例如，移除盖12的人)的眼睛中，或避免光污染或因其它原因而不合需要的光发射。
图1F为根据本发明的一些实施例的横越图1C中的线1F的半导体装置封装1”的横截面图。图案化导电层121由粘着层15'包围。图案化导电层121由粘着层15'覆盖。粘着层15'安置于载体10与盖12之间。盖12经由粘着层15'附接于载体10上。
由载体10及盖12界定的通道(C)可用作空气或液体排放通道来以流体方式释放蒸汽或湿气。通道(C)可在制造半导体装置封装的操作中有助于防止热循环期间的爆米花效应(例如，可能引起组件的非所要分离的膨胀)。
图2A为根据本发明的一些实施例的半导体装置封装2的透视图。图2A的半导体装置封装2类似于图1C的半导体装置封装1”，只是载体20安置于载体10与盖12之间。载体20经由粘着剂(图2A中未表示)附接到载体10。可根据设计规范而设定载体20的高度。
载体20包含囊封体20a、导电柱20b，且界定通孔20c。囊封体20a可包含模制化合物、陶瓷材料或其它适合的材料。囊封体20a囊封导电柱20b。囊封体10a及囊封体20a界定容纳空间(S)。导电柱20b在导电元件13与载体10之间延伸。导电柱20b与导电柱10b对准。导电柱20b可为固态圆柱形柱、固态正方形柱或具有适合形状的固态柱。导电柱20b的形状可与导电柱10b的形状相同。导电柱20b的形状可不同于导电柱10b的形状。通孔20c安置于载体20的一个侧壁上，例如与导电柱10b及20b邻近安置的侧壁相对的侧壁上。在一些实施例中，一或多个通孔20c可安置于载体20的一或多个其它侧壁上。通孔20c与容纳空间(S)流体/空气连通。通孔20c可用作空气排放孔来以流体方式释放蒸汽或湿气。通孔20c可在制造半导体装置封装的操作中有助于防止热循环期间的爆米花效应。
图2B为根据本发明的一些实施例的横越图2A中的线2B的半导体装置封装2的横截面图。载体20的囊封体20a的材料可与载体10的囊封体10a的材料相同。载体20的囊封体20a的材料可不同于载体10的囊封体10a的材料。载体20的囊封体20a具有上表面20a1、侧表面20a2及与上表面20a1相对的下表面20a3。容纳空间(S)由载体10的侧表面10a2及载体20的侧表面20a2界定。载体20的下表面20a3可与载体10的上表面10a1共形。侧表面20a2可具有斜度。侧表面20a2的斜度可小于侧表面10a2的斜度(例如，为其约0.9倍或更小、约0.8倍或更小或约0.7倍或更小)。
载体20的导电柱20b具有上表面20b1及下表面20b2。囊封体20a的上表面20a1与导电柱20b的上表面20b1大体上共面。导电柱20b的下表面20b2接触导电柱10b的上表面10b1。
盖20及载体20界定通道(C)。盖20、粘着层14及载体20界定通道(C)。
图2C为根据本发明的一些实施例的横越图2A中的线2C的半导体装置封装2的横截面图。图案化导电层121由粘着层14及粘着层15'包围。图案化导电层121由粘着层14及粘着层15'覆盖。
图3A为根据本发明的一些实施例的半导体装置封装3的透视图。图3A的半导体装置封装3类似于图1A的半导体装置封装1，只是实施了进一步包含导电板30a、30b及30c的载体30。
导电板30a、30b及30c嵌入于囊封体10a中。导电板30a、30b及30c安置于衬垫101上。导电板30a、30b及30c经由导电层10c电连接到衬垫101。导电板30a、30b及30c包围半导体装置11。导电板30a、30b及30c为用于电磁干扰(electromagnetic interference，EMI)屏蔽的屏蔽板。可根据设计规范而设定导电板30a、30b及30c的大小(例如，长度、宽度及/或高度)。导电板30a、30b及30c可包含导电材料，例如导电金属或合金。
在一些实施例中，额外的导电板可安置于衬垫102上。在一些实施例中，可省略导电板30a、30b及30c中的一者。在一些实施例中，可省略导电板30a、30b及30c中的两者。在一些实施例中，导电板30a、30b及30c可整体形成为一个导电板。
图3B为根据本发明的一些实施例的横越图3A中的线3B的半导体装置封装3的横截面图。
导电板30a、30b及30c由囊封体10a囊封。导电板30a、30b及30c由盖12覆盖。导电板30a、30b及30c可邻近于半导体装置11而安置。
图3C为根据本发明的一些实施例的横越图3A中的线3C的半导体装置封装3的横截面图。导电板30a及30c可邻近于导电柱10b而安置。
图4A为根据本发明的一些实施例的半导体装置封装4的透视图。图4A的半导体装置封装4类似于图1A的半导体装置封装1，只是载体40进一步包含多个导电柱40a。
导电柱40a嵌入于囊封体10a中。导电柱40a安置于衬垫101上。导电柱40a经由导电层10c电连接到衬垫101。导电柱40a包围半导体装置11。导电柱40a为用于EMI屏蔽的屏蔽元件。可根据设计规范而设定导电柱40a的大小(例如，长度、宽度及/或高度)。
在一些实施例中，额外导电柱40a可安置于衬垫102上。在一些实施例中，单个导电柱40a可安置于衬垫101上。在一些实施例中，可根据设计规范而设定导电柱40a的布置。
图4B为根据本发明的一些实施例的横越图4A中的线4B的半导体装置封装4的横截面图。
导电柱40a由囊封体10a囊封。导电柱40a由盖12覆盖。导电柱40a可邻近于半导体装置11而安置。
图4C为根据本发明的一些实施例的横越图4A中的线4C的半导体装置封装4的横截面图。导电柱40a可邻近于导电柱10b而安置。
图5A为根据本发明的一些实施例的半导体装置封装5的透视图。半导体装置封装5包含载体50、半导体装置11、一或多个导电元件13及盖12'。
载体50包含囊封体10a、导电柱10b、导电层10c及图案化导电层10d'。囊封体10a可包含模制化合物、陶瓷材料或其它适合的材料。囊封体10a囊封导电柱10b、导电层10c及图案化导电层10d'。囊封体10a界定容纳空间(S)。导电柱10b在一或多个导电元件13与图案化导电层10d'之间延伸。导电柱10b可为固态圆柱形柱、固态正方形柱或具有适合形状的固态柱。导电层10c安置于图案化导电层10d'上。导电层10c可包含PPF、Ag、另一导电金属或其合金。导电层10c可促进光的反射。图案化导电层10d'可为引线框或衬底。图案化导电层10d'可为预模制引线框。图案化导电层10d'包含导电衬垫101、102、103及104。衬垫103邻近于衬垫101。衬垫104邻近于衬垫102。导电柱10b安置于衬垫103上，且经由导电层10c电连接到衬垫103。导电柱10b安置于衬垫104上，且经由导电层10c电连接到衬垫104。衬垫101电连接到衬垫102。衬垫101可为阴极。衬垫102可为阳极。衬垫101与衬垫102可具有相反的电极性。衬垫103及104经配置以电连接到外部装置。外部装置可为驱动器、控制器或检测器。
半导体装置11包含或连接到电接合到半导体装置11的主动表面的导电线111。半导体装置11安置于容纳空间(S)中。半导体装置11经由粘着剂(图1A中未表示)安置于导电层10c上。半导体装置11可经由导电粘着剂(图1A中未表示)电连接到衬垫101。半导体装置11经由导电线111电连接到衬垫102。半导体装置11可包含例如MEMS封装、MEMS麦克风、MEMS、MEMS压力传感器或MEMS气体传感器。半导体装置11可包含发光装置或光源，例如VCSEL。
导电元件13安置于载体50与盖12'之间。导电元件13包含导电材料。导电元件13可包含导电粘着剂、焊接材料或其它适合的导电材料。
盖12'覆盖载体50及半导体装置11。盖12'包含图案化导电层(或导电迹线)121'。图案化导电层121'安置于盖12'的下表面上。图案化导电层121'经由导电柱10b及导电元件13电连接到衬垫103及104。图案化导电层10d'的衬垫103及104、导电层10c、导电柱10b、导电元件13及图案化导电层121'至少构成电路的部分，且可构成开路。盖12'可包含透明材料(例如，对于由半导体装置11发射或检测到的光具有约80％或更大或约90％或更大的透射率)或不透明材料(例如，对于由半导体装置11发射或检测到的光具有约20％或更小或约10％或更小的透射率)。盖12'可包含导电材料或介电材料。在一些实施例中，盖可由玻璃、透明金属(例如，ITO或IZO)或塑料制成。盖12'及载体50界定与容纳空间(S)流体/空气连通的通道(C)。盖12'、导电元件13及载体50界定与容纳空间(S)流体/空气连通的通道(C)。在一些实施例中，图案化导电层121'可嵌入于盖12'的下表面中，且由所述下表面暴露。
图5B为根据本发明的一些实施例的半导体装置封装5'的透视图。图5B的半导体装置封装5'类似于图5A的半导体装置封装5，只是粘着层14'安置于载体50上。
粘着层14'可安置于图案化导电层121'下及载体50上。粘着层14'安置于载体50的两个邻近侧上。粘着层14'与导电元件13间隔开。粘着层14'可安置于载体50的一侧上。粘着层14'包含导电材料。粘着层14'的材料可与导电元件13的材料相同。粘着层14'电连接到图案化导电层121'。可根据设计规范而设定粘着层14'的大小(例如，长度、宽度及/或厚度)。盖12'经由导电元件13及粘着层14'紧固到载体50。
图5C为根据本发明的一些实施例的半导体装置封装5”的透视图。图5C的半导体装置封装5”类似于图5A的半导体装置封装5，只是粘着层15”安置于载体50上。粘着层15”与导电元件13间隔开。
图5D为根据本发明的一些实施例的对应于半导体装置封装5/5'/5”的布局。图案化导电层10d'可为引线框。图案化导电层10d'可电连接到系统板(例如，PCB)。图案化导电层10d'包含导电衬垫101、102、103及104。两个导电柱10b对应地安置于衬垫103及104上。衬垫101电连接到衬垫102。衬垫103及104与衬垫101及102电隔离。
图5E为根据本发明的一些实施例的横越图5C中的线5E的半导体装置封装5”的横截面图。导电元件13安置于载体50与盖12'之间。盖12'经由导电元件13附接于载体50上。图案化导电层121'电连接到导电元件13。
载体50具有上表面10a1及侧表面10a2。侧表面10a2具有斜度。容纳空间(S)由侧表面10a2界定。导电柱10b具有上表面10b1。囊封体10a的上表面10a1与导电柱10b的上表面10b1大体上共面。由载体50、导电元件13及盖12'界定的通道(C)可用作空气排放通道来以流体方式释放蒸汽或湿气。
导电元件13安置于载体50上。导电元件13安置于图案化导电层121'与导电柱10b之间。图案化导电层121'由导电元件13包围。图案化导电层121'电连接到导电柱10b。衬垫103经由图案化导电层121'及导电柱10b电连接到衬垫104。图案化导电层10d'的衬垫103及104以及图案化导电层121'至少构成电路的部分，且可构成开路。图案化导电层10d'的衬垫103及104、导电柱10b及图案化导电层121'至少构成电路的部分，且可构成开路。衬垫103及104电连接到外部装置。一旦盖12'从载体50拆离，则短路发生(例如，在衬垫103与衬垫104之间)。当短路由外部装置检测到时，可切断半导体装置11的电力。因此，如果半导体装置11为发光装置，则半导体装置11将停止操作，且因此避免将光照射到人(例如，移除盖12'的人)的眼睛中，或避免光污染或因其它原因而不合需要的光发射。
图5F为根据本发明的一些实施例的横越图5C中的线5F的半导体装置封装5”的横截面图。图案化导电层121'由导电元件13包围。图案化导电层121'由导电元件13覆盖。导电元件13安置于载体50与盖12'之间。盖12'经由导电元件13附接于载体50上。
由载体50及盖12'界定的通道(C)可用作空气排放通道来以流体方式释放蒸汽或湿气。通道(C)可在制造半导体装置封装的操作中有助于防止热循环期间的爆米花效应。
图6A为根据本发明的一些实施例的半导体装置封装6的透视图。半导体装置封装6包含载体60、半导体装置11、一或多个导电元件13及盖12”。
载体60包含囊封体10a、导电柱10b、导电层10c及图案化导电层10d”。囊封体10a可包含模制化合物、陶瓷材料或其它适合的材料。囊封体10a囊封导电柱10b、导电层10c及图案化导电层10d”。囊封体10a界定容纳空间(S)。导电柱10b在导电元件13与图案化导电层10d”之间延伸。导电柱10b可为固态圆柱形柱、固态正方形柱或具有适合形状的固态柱。导电层10c安置于图案化导电层10d”上。导电层10c可包含PPF、Ag、另一导电金属或其合金。导电层10c可促进光的反射。图案化导电层10d”可为引线框或衬底。图案化导电层10d”可为预模制引线框。图案化导电层10d”包含导电衬垫101、102及105。导电柱10b安置于衬垫102上，且经由导电层10c电连接到衬垫102。导电柱10b安置于衬垫105上，且经由导电层10c电连接到衬垫105。衬垫101电连接到衬垫102。衬垫101可为阴极。衬垫102或衬垫103可为阳极。衬垫101与衬垫102可具有相反的电极性。衬垫101、102与103彼此电连接。
载体60可在囊封体10a中界定通孔60a。通孔60a邻近于衬垫101、102及105。通孔60a与容纳空间(S)流体/空气连通。载体60中的通孔60a可用作空气排放通道来以流体方式释放蒸汽或湿气，以便有助于防止爆米花效应。在一些实施例中，可省略通孔60a。
半导体装置11包含或连接到电接合到半导体装置11的主动表面的导电线111。半导体装置11安置于容纳空间(S)中。半导体装置11经由粘着剂(图6A中未表示)安置于导电层10c上。半导体装置11可经由导电粘着剂(图6A中未表示)电连接到衬垫101。半导体装置11经由导电线111电连接到衬垫102。半导体装置11可包含例如MEMS封装、MEMS麦克风、MEMS、MEMS压力传感器或MEMS气体传感器。半导体装置11可包含发光装置或光源，例如VCSEL。
导电元件13安置于载体60与盖12”之间。导电元件13包含导电材料。导电元件13可包含导电粘着剂、焊接材料或其它适合的导电材料。
盖12”覆盖载体60及半导体装置11。盖12”包含图案化导电层(或导电迹线)121”。图案化导电层121”安置于盖12”的下表面上。图案化导电层121”经由导电柱10b及导电元件13电连接到衬垫102及105。图案化导电层10d”的衬垫101、102及105、导电柱10b、导电元件13及导电迹线121至少构成电路的部分，且可构成开路。盖12”可包含透明材料(例如，对于由半导体装置11发射或检测到的光具有约80％或更大或约90％或更大的透射率)或不透明材料(例如，对于由半导体装置11发射或检测到的光具有约20％或更小或约10％或更小的透射率)。盖12”可包含导电材料或介电材料。在一些实施例中，盖12”可由玻璃、透明金属(例如，ITO或IZO)或塑料制成。盖12”及载体60界定与容纳空间(S)流体/空气连通的通道(C)。盖12”、导电元件13及载体60界定与容纳空间流体/空气连通的通道(C)。在一些实施例中，图案化导电层121”可嵌入于盖12”的下表面中，且由所述下表面暴露。
图6B为根据本发明的一些实施例的半导体装置封装6'的透视图。图6B的半导体装置封装6'类似于图6A的半导体装置封装6，只是粘着层14”安置于载体60上。
粘着层14”邻近于导电元件13而安置。粘着层14”包围导电元件13。粘着层14”可接触导电元件13。粘着层14”可与导电元件13间隔开。粘着层14”可部分地覆盖导电元件13。两个粘着层14”分离或隔离。两个粘着层14”界定间隙。粘着层14”可安置于衬垫102及105中的一或多者上方。粘着层14”包含导电材料。粘着层14”的材料可与导电元件13的材料相同。粘着层14”电连接到图案化导电层121”。粘着层14”电连接到导电柱10b。可根据设计规范而灵活地设定粘着层14”的大小(例如，长度、宽度及/或厚度)。
图6C为根据本发明的一些实施例的半导体装置封装6”的透视图。图6C的半导体装置封装6”类似于图6A的半导体装置封装6，只是粘着层15”安置于载体60上。粘着层15'部分地包围半导体装置11。粘着层15'可邻近于导电元件13。粘着层15'可与导电元件13间隔开。粘着层15'可在载体60的三个侧上延伸，此可实现盖12”牢固地附接到载体60。
在一些实施例中，粘着层14”可安置于导电元件13之间。粘着层15'可邻近于粘着层14”。粘着层15'与粘着层14”间隔开。
图6D为根据本发明的一些实施例的对应于半导体装置封装6/6'/6”的布局。图案化导电层10d”可为引线框。图案化导电层10d”可电连接到系统板(例如，PCB)。图案化导电层10d”包含导电衬垫101、102及105。两个导电柱10b对应地安置于衬垫102及105上。衬垫101可电连接到衬垫102或衬垫105。
图6E为根据本发明的一些实施例的横越图6C中的线6E的半导体装置封装6”的横截面图。导电元件13安置于载体60与盖12”之间。盖12”经由导电元件13附接于载体60上。图案化导电层121”电连接到导电元件13。载体60、导电元件13及盖12”界定通道(C)。
载体60具有上表面10a1及侧表面10a2。侧表面10a2具有斜度。容纳空间(S)由侧表面10a2界定。导电柱10b具有上表面10b1。囊封体10a的上表面10a1与导电柱10b的上表面10b1大体上共面。
导电元件13安置于载体60上。导电元件13安置于图案化导电层121”与导电柱10b之间。图案化导电层121”电连接到导电柱10b。衬垫102经由图案化导电层121”及导电柱10b电连接到衬垫105。图案化导电层10d”的衬垫102及105以及图案化导电层121”至少构成电路的部分，且可构成开路。图案化导电层10d”的衬垫102及105、导电柱10b及图案化导电层121”至少构成电路的部分，且可构成开路。图案化导电层10d”的衬垫101、102及105、导电层10c、导电柱10b及图案化导电层121”至少构成电路的部分，且可构成开路。一旦盖12”从载体60拆离，则短路发生(例如，在衬垫103与衬垫104之间)，且可切断半导体装置11的电力。因此，如果半导体装置11为发光装置，则半导体装置11将停止操作，且因此避免将光照射到人(例如，移除盖12”的人)的眼睛中，或避免光污染或因其它原因而不合需要的光发射。
图6F为根据本发明的一些实施例的横越图6C中的线6F的半导体装置封装6”的横截面图。图案化导电层121”由导电元件13包围。图案化导电层121”由导电元件13覆盖。粘着层15'安置于载体60与盖12”之间。盖12”经由粘着层15'附接于载体60上。
由载体60、粘着层15'、导电元件13及盖12”界定的通道(C)可用作空气排放通道来以流体方式释放蒸汽或湿气。通道(C)可在制造半导体装置封装的操作中有助于防止热循环期间的爆米花效应。
图6G为根据本发明的一些实施例的对应于半导体装置封装6/6'/6”的布局。图6G的结构类似于图6D的结构，只是半导体装置21安置于衬垫101上。半导体装置21具有或连接到电接合到半导体装置21的主动表面的导电线(图6G中未表示)。半导体装置21可电连接到衬垫102或衬垫105。
图7A到7F说明根据本发明的一些实施例的制造图1C的半导体装置封装1”的方法。
参考图7A，用于制造半导体装置封装1”的方法包含提供图案化导电层10d。图案化导电层10d可为预成型引线框。导电层10c可安置于图案化导电层10d上。可预处理图案化导电层10d以形成导电层10c。导电柱10b安置于导电层10c上。导电柱10b可为预成型固态导电柱。导电柱10b可包含铜(Cu)或其它适合的材料。导电柱10b可经由导电材料(例如，导电粘着剂、锡(Sn)、另一导电金属、其合金或其它适合的材料)安置于导电层10c上。
参考图7B，通过囊封体10a'对导电柱10b、导电层10c、图案化导电层10d进行模制，以在模制操作期间形成载体。随后执行柱固化操作。接着，执行去飞边操作。囊封体10a'囊封导电柱10b、导电层10c、图案化导电层10d。导电层10c可由囊封体10a'部分地暴露。可根据设计规范而设定囊封体10a'的形状。
参考图7C，通过研磨操作研磨囊封体10a'以暴露导电柱10b的上表面。在其它实施例中，通过运用激光钻孔在囊封体10a'内形成开口来暴露导电柱10b的上表面。
参考图7D，在导电层10c上安置半导体装置11。半导体装置11安置于由囊封体10a界定的容纳空间中。半导体装置11线接合到导电层10c。半导体装置11电连接到导电层10c。半导体装置11由囊封体10a包围。
随后，在囊封体10a上安置导电元件13。导电元件13接触导电柱10b的上表面。导电元件13经由导电柱10b电连接到图案化导电层10d。粘着层14安置于囊封体10a上。粘着层14邻近于导电元件13。粘着层14接触导电元件13。粘着层14包围导电元件13。粘着层14可在胶施配操作期间部分地覆盖导电元件13(例如，可展现出凝胶渗出效应)。粘着层14的材料可与导电元件13的材料相同。粘着层14的材料可不同于导电元件13的材料。可根据设计规范而设定粘着层14的大小(例如，长度、宽度及/或厚度)。可根据设计规范而设定粘着层14的布置。
任选地，粘着层15安置于囊封体10a(图7D中未表示)上。粘着层15可邻近于粘着层14。可根据设计规范而设定粘着层15的布置。粘着层15可与粘着层14间隔开。粘着层15可接触粘着层14。可根据设计规范而设定粘着层15的大小(例如，长度、宽度及/或厚度)。粘着层15可比粘着层14具有更大的粘着强度(例如，为其约1.1倍或更多、约1.2倍或更多或约1.3倍或更多)。粘着层15安置于囊封体10a上，且包围粘着层14。
参考图7E，在载体的囊封体10a上安置盖12。盖12安置于载体及半导体装置11上方。盖12覆盖半导体装置11。图案化导电层(或导电迹线)121安置于盖12的下表面上。图案化导电层121由粘着层14包围。图案化导电层121由粘着层14覆盖。盖12经由导电元件13、粘着层14及粘着层15紧固到载体。载体与盖12之间的粘着层15的接合力可大于载体与盖12之间的粘着层14的接合力(例如，为其约1.1倍或更多、约1.2倍或更多或约1.3倍或更多)。
盖12、导电元件13及载体10界定与容纳空间流体/空气连通的通道。
参考图7F，执行单体化操作以形成半导体装置封装1”。在一些实施例中，通过单体化操作单体化半导体装置封装1”的面板。可通过单体化操作单体化半导体装置封装1”的带状薄片。
如本文中所使用且不另外定义，术语“大体上”、“大体”、“大致”及“约”用以描述及解释小的变化。当与事件或情形结合使用时，所述术语可涵盖事件或情形精确发生的情况以及事件或情形极近似于发生的情况。举例来说，当结合数值使用时，术语可涵盖小于或等于彼数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。术语“大体上共面”可指沿着同一平面处于微米内的两个表面，例如沿着同一平面处于40μm内、30μm内、20μm内、10μm内或1μm内。
除非上下文另外明确规定，否则如本文所用，单数术语“一(a/an)”及“所述”可包含多个指示物。在对一些实施例的描述中，提供“在”另一组件“上”的组件可涵盖前一组件直接在后一组件上(例如与后一组件物理接触)的情况以及一或多个介入组件位于前一组件与后一组件之间的情况。
尽管本发明已参看其特定实施例进行描述及说明，但这些描述及说明并非限制性的。所属领域的技术人员应理解，在不脱离如由所附权利要求书界定的本发明的真实精神及范围的情况下，可作出各种改变且可取代等效物。说明可未必按比例绘制。归因于制造工艺及容限，本发明中的艺术再现与实际设备之间可能存在区别。可存在并未特定说明的本发明的其它实施例。应将本说明书及图式视为说明性而非限制性的。可作出修改，以使特定情形、材料、物质组成、方法或程序适应于本发明的目标、精神及范围。所有此类修改意欲在此处附加的权利要求书的范围内。尽管已参考按具体次序执行的具体操作来描述本文中所揭示的方法，但应理解，在不脱离本发明的教示的情况下，可组合、再细分或重新定序这些操作以形成等效方法。因此，除非本文中具体指示，否则操作的次序及分组并非限制。

Claims (30)

1.一种半导体装置封装，其包括：
载体，其包括第一图案化导电层及电连接到所述第一图案化导电层的第一导电柱；
半导体装置，其电连接到所述第一图案化导电层；
盖，其安置于所述载体上，所述盖包括电连接到所述第一导电柱的第二图案化导电层；
导电元件，其安置于所述第一导电柱与所述第二图案化导电层之间；以及
粘着层，其安置于所述盖与所述载体之间。
2.根据权利要求1所述的半导体装置封装，其中所述载体进一步包括第二导电柱，且所述第二图案化导电层电连接到所述第二导电柱。
3.根据权利要求2所述的半导体装置封装，其中所述粘着层包括导电材料，且其中所述粘着层电连接到所述第一导电柱及所述第二导电柱，且所述粘着层界定间隙。
4.根据权利要求2所述的半导体装置封装，其中所述第一图案化导电层为包括多个衬垫的引线框，且所述第一导电柱及所述第二导电柱分别安置于所述多个衬垫中的衬垫上。
5.根据权利要求4所述的半导体装置封装，其中所述第一图案化导电层包括第一衬垫、第二衬垫及第三衬垫，其中所述半导体装置电连接到所述第一衬垫及所述第二衬垫，所述第一导电柱安置于所述第二衬垫上，且所述第二导电柱安置于所述第三衬垫上，且其中所述第一衬垫、所述第二衬垫与所述第三衬垫彼此电连接。
6.根据权利要求4所述的半导体装置封装，其中所述第一图案化导电层包括第一衬垫、第二衬垫、第三衬垫及第四衬垫，其中所述半导体装置电连接到所述第一衬垫及所述第二衬垫，所述第一导电柱安置于所述第三衬垫上，且所述第二导电柱安置于所述第四衬垫上。
7.根据权利要求6所述的半导体装置封装，其中所述第三衬垫及所述第四衬垫经配置以电连接到外部装置。
8.根据权利要求1所述的半导体装置封装，其中所述载体进一步包括导电层，且所述第一导电柱经由所述导电层电连接到所述第一图案化导电层。
9.根据权利要求1所述的半导体装置封装，其中所述第一导电柱的上表面与所述载体的上表面大体上共面。
10.根据权利要求1所述的半导体装置封装，其中所述载体包括囊封所述第一图案化导电层及所述第一导电柱的囊封体，所述囊封体界定容纳空间，且所述半导体装置安置于所述容纳空间中。
11.根据权利要求10所述的半导体装置封装，其中所述容纳空间由所述囊封体的侧表面界定。
12.根据权利要求10所述的半导体装置封装，其中所述载体及所述盖界定与所述容纳空间流体连通的通道。
13.根据权利要求1所述的半导体装置封装，其中所述导电元件由所述粘着层至少部分地覆盖。
14.根据权利要求1所述的半导体装置封装，其中所述盖包括透明材料。
15.根据权利要求1所述的半导体装置封装，其中所述半导体装置为发光装置。
16.根据权利要求1所述的半导体装置封装，其中所述粘着层包围所述第二图案化导电层。
17.根据权利要求16所述的半导体装置封装，其中所述粘着层包围所述导电元件。
18.根据权利要求1所述的半导体装置封装，其进一步包括电连接到所述第一图案化导电层的第二半导体装置。
19.一种半导体装置封装，其包括：
载体，其包括图案化导电层；
光源，其安置于所述载体上且电连接到所述图案化导电层；以及
盖，其安置于所述载体上，所述盖覆盖所述光源且包括导电迹线，
其中所述图案化导电层及所述导电迹线至少构成电路的部分。
20.根据权利要求19所述的半导体装置封装，其中所述载体进一步包括电连接到所述图案化导电层的第一导电柱。
21.根据权利要求20所述的半导体装置封装，其中所述载体进一步包括第二导电柱，且所述导电迹线电连接所述第一导电柱与所述第二导电柱。
22.根据权利要求21所述的半导体装置封装，其进一步包括安置于所述盖与所述载体之间的粘着层。
23.根据权利要求22所述的半导体装置封装，其中所述粘着层包括导电材料，且其中所述粘着层电连接到所述第一导电柱及所述第二导电柱，且界定间隙。
24.根据权利要求22所述的半导体装置封装，其进一步包括安置于所述第一导电柱与所述导电迹线之间的导电元件。
25.根据权利要求24所述的半导体装置封装，其中所述导电元件由所述粘着层至少部分地覆盖。
26.根据权利要求21所述的半导体装置封装，其中所述图案化导电层包括多个衬垫，且所述第一导电柱及所述第二导电柱分别安置于所述多个衬垫中的衬垫上。
27.根据权利要求26所述的半导体装置封装，其中所述图案化导电层包括第一衬垫、第二衬垫及第三衬垫，其中所述光源电连接到所述第一衬垫及所述第二衬垫，所述第一导电柱安置于所述第二衬垫上，且所述第二导电柱安置于所述第三衬垫上，且其中所述第一衬垫、所述第二衬垫与所述第三衬垫彼此电连接。
28.根据权利要求26所述的半导体装置封装，其中所述图案化导电层包括第一衬垫、第二衬垫、第三衬垫及第四衬垫，其中所述光源电连接到所述第一衬垫及所述第二衬垫，所述第一导电柱安置于所述第三衬垫上，且所述第二导电柱安置于所述第四衬垫上。
29.根据权利要求28所述的半导体装置封装，其中所述第三衬垫及所述第四衬垫经配置以电连接到外部装置。
30.根据权利要求19所述的半导体装置封装，其进一步包括安置于所述载体上且电连接到所述图案化导电层的第二光源。
CN201810116785.7A 2017-02-10 2018-02-06 半导体装置封装及其制造方法 Active CN108417539B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762457737P 2017-02-10 2017-02-10
US62/457,737 2017-02-10
US15/860,567 2018-01-02
US15/860,567 US10665765B2 (en) 2017-02-10 2018-01-02 Semiconductor device package and a method of manufacturing the same

Publications (2)

Publication Number Publication Date
CN108417539A true CN108417539A (zh) 2018-08-17
CN108417539B CN108417539B (zh) 2022-03-11

Family

ID=63105460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810116785.7A Active CN108417539B (zh) 2017-02-10 2018-02-06 半导体装置封装及其制造方法

Country Status (3)

Country Link
US (3) US10665765B2 (zh)
CN (1) CN108417539B (zh)
TW (1) TWI788324B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111520619A (zh) * 2019-02-01 2020-08-11 光宝光电(常州)有限公司 光源装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM567480U (zh) * 2018-05-04 2018-09-21 復盛精密工業股份有限公司 具線路支架
JP7298225B2 (ja) * 2019-03-20 2023-06-27 セイコーエプソン株式会社 Ｍｅｍｓデバイス、及び電子機器
US10770625B1 (en) * 2019-05-15 2020-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages
US20210013375A1 (en) * 2019-07-11 2021-01-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
TW202135412A (zh) * 2020-03-02 2021-09-16 晶智達光電股份有限公司 雷射封裝結構

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853846A (zh) * 2009-03-31 2010-10-06 三洋电机株式会社 半导体模块及搭载有该模块的照相机模块
US20130181314A1 (en) * 2012-01-17 2013-07-18 Han-Sung RYU Semiconductor package and method for fabricating the same
CN104051394A (zh) * 2013-03-15 2014-09-17 联合科技(股份有限)公司 半导体封装和封装半导体装置的方法
CN106033752A (zh) * 2014-12-30 2016-10-19 日月光半导体制造股份有限公司 半导体衬底及具有半导体衬底的半导体封装结构

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404043B1 (en) * 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
KR100662844B1 (ko) * 2005-06-10 2007-01-02 삼성전자주식회사 Ｌｅｄ 패키지 및 그 제조방법과 이를 이용한 ｌｅｄ어레이 모듈
US7816697B1 (en) * 2006-02-24 2010-10-19 Cypress Semiconductor Corporation System and method for mounting an optical component to an integrated circuit package
US20070295969A1 (en) * 2006-06-26 2007-12-27 Tong-Fatt Chew LED device having a top surface heat dissipator
TWI359480B (en) * 2007-06-13 2012-03-01 Advanced Semiconductor Eng Semiconductor package structure, applications ther
US20090242923A1 (en) * 2008-03-28 2009-10-01 M/A-Com, Inc. Hermetically Sealed Device with Transparent Window and Method of Manufacturing Same
EP2609625B1 (en) 2010-08-24 2015-04-29 Koninklijke Philips N.V. Method of manufacturing an organic electroluminescent device
US9029962B1 (en) * 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
US8946875B2 (en) * 2012-01-20 2015-02-03 Intersil Americas LLC Packaged semiconductor devices including pre-molded lead-frame structures, and related methods and systems
US10689249B2 (en) * 2015-09-16 2020-06-23 Advanced Semiconductor Engineering, Inc. Semiconductor device package including a wall and a grounding ring exposed from the wall
WO2017123151A1 (en) * 2016-01-11 2017-07-20 Heptagon Micro Optics Pte. Ltd. Optoelectronic modules having features for improved alignment and reduced tilt
WO2017210078A1 (en) * 2016-06-03 2017-12-07 Princeton Optronics, Inc. Vcsel illuminator package
US9960328B2 (en) * 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10738985B2 (en) * 2018-06-12 2020-08-11 Stmicroelectronics (Research & Development) Limited Housing for light source
US10865962B2 (en) * 2018-06-12 2020-12-15 Stmicroelectronics (Grenoble 2) Sas Protection mechanism for light source
CN111446345A (zh) * 2019-01-16 2020-07-24 隆达电子股份有限公司 发光元件的封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853846A (zh) * 2009-03-31 2010-10-06 三洋电机株式会社 半导体模块及搭载有该模块的照相机模块
US20130181314A1 (en) * 2012-01-17 2013-07-18 Han-Sung RYU Semiconductor package and method for fabricating the same
CN104051394A (zh) * 2013-03-15 2014-09-17 联合科技(股份有限)公司 半导体封装和封装半导体装置的方法
CN106033752A (zh) * 2014-12-30 2016-10-19 日月光半导体制造股份有限公司 半导体衬底及具有半导体衬底的半导体封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111520619A (zh) * 2019-02-01 2020-08-11 光宝光电(常州)有限公司 光源装置

Also Published As

Publication number Publication date
US11784296B2 (en) 2023-10-10
TWI788324B (zh) 2023-01-01
TW201841395A (zh) 2018-11-16
CN108417539B (zh) 2022-03-11
US10665765B2 (en) 2020-05-26
TW202312518A (zh) 2023-03-16
US11211536B2 (en) 2021-12-28
US20180233643A1 (en) 2018-08-16
US20200259058A1 (en) 2020-08-13
US20220123192A1 (en) 2022-04-21

Similar Documents

Publication Publication Date Title
CN108417539A (zh) 半导体装置封装及其制造方法
CN106328631B (zh) 半导体装置封装
CN110829170B (zh) 光源装置
US20130248887A1 (en) Optical electronic package
US10096567B2 (en) Package substrate and package
US20200020815A1 (en) Method for manufacturing a cover for an electronic package and electronic package comprising a cover
KR20130097075A (ko) 대면적 가요성 ｏｌｅｄ 광원
US8742567B2 (en) Circuit board structure and packaging structure comprising the circuit board structure
KR101784192B1 (ko) 플렉서블 기판 상의 전기 회로
CN110444513A (zh) 半导体装置封装及其制造方法
CN110246829B (zh) 半导体封装件和半导体模块
EP1856733A2 (en) Method for micropackaging of leds and micropackage
TWI838972B (zh) 半導體裝置封裝
TW201419496A (zh) 具有感應裝置的載板封裝結構及具有感應裝置的載板封裝結構製作方法
TWI777125B (zh) 雷射元件封裝結構
CN105890630A (zh) 接近传感器帽
CN108807435A (zh) 半导体装置封装以及其制造方法
CN106688100A (zh) 发射辐射的设备和用于制造该设备的方法
TWM460404U (zh) 具有感應裝置的載板封裝結構
CN116598330A (zh) 显示面板、包含其的拼接显示装置及其制造方法
KR20110119494A (ko) 회로 보드 구조, 패키징 구조 및 이들을 만드는 방법
US20150311143A1 (en) Lead frames having metal traces with metal stubs
TWM462444U (zh) 具有感應裝置的載板封裝結構
CN106383246A (zh) 一种小型加速度计结构
TWM460405U (zh) 具有感應裝置的載板封裝結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant